CN117037738A - 一种显示面板及显示装置、显示驱动方法 - Google Patents

Abstract

本公开实施例提供一种显示面板、显示装置及显示驱动方法，该显示面板的显示区包括彼此无交叠的第一显示区和第二显示区；位于第一显示区内的第一子像素驱动电路和第一发光元件，第一子像素驱动电路连接至第一发光元件；第二发光元件及第二子像素驱动电路，第二发光元件位于第二显示区，第二子像素驱动电路连接至第二发光元件；多条第一Vdd电源线和多条第二Vdd电源线，第一Vdd电源线连接第一子像素驱动电路，第二Vdd电源线连接第二子像素驱动电路，第一Vdd电源线和第二Vdd电源线可彼此独立地为对应连接的子像素驱动电路输入不同Vdd电压信号。本公开实施例提供的显示面板能够提升产品品质，降低功耗。

Description

一种显示面板及显示装置、显示驱动方法

技术领域

本发明涉及显示技术领域，尤其涉及一种显示面板及显示装置、显示驱动方法。

背景技术

有机发光二极管(OLED，Organic Light Emitting Diode)和量子点发光二极管(QLED，Quantum-dot Light Emitting Diode)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度、轻薄、可弯曲和成本低等优点。屏下摄像技术是为了提高显示装置的屏占比所提出的一种全新的技术。

发明内容

本公开实施例提供了一种显示面板及显示装置、显示驱动方法，能够提升显示效果，降低功耗。

本公开实施例所提供的技术方案如下：

根据本公开的第一方面，提供一种显示面板，包括：

衬底基板，包括显示区及至少位于显示区一侧的外围区，所述显示区包括彼此无交叠的第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧；

第一子像素驱动电路和第一发光元件，所述第一子像素驱动电路和所述第一发光元件均位于所述第一显示区内，且所述第一子像素驱动电路连接至所述第一发光元件；

第二子像素驱动电路和第二发光元件，所述第二发光元件位于第二显示区内，所述第二子像素驱动电路电连接至所述第二发光元件；

多条第一Vdd电源线和多条第二Vdd电源线，所述第一Vdd电源线连接至所述第一子像素驱动电路，所述第二Vdd电源线连接至所述第二子像素驱动电路，所述第一Vdd电源线和所述第二Vdd电源线能够彼此独立地向各自对应连接的子像素驱动电路上输入不同的Vdd电压信号。

示例性的，所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号为第二Vdd电压信号，所述第一Vdd电源线向所述第一子像素驱动电路所输入的Vdd电压信号为第一Vdd电压信号，所述第二Vdd电压信号高于所述第一Vdd电压信号。

示例性的，所述外围区至少一侧为连接有绑定电路的绑定侧，在所述绑定侧设置有驱动集成电路；所述第一Vdd电源线和所述第二Vdd电源线分别接入至所述驱动集成电路的不同信号输出端上。

示例性的，所述第一Vdd电源线和所述第二Vdd电源线均包括：

多条第一子信号线段，所述第一子信号线段一部分位于所述显示区内、且与对应的子像素驱动电路在所述衬底基板上的正投影部分交叠，以连接至对应的子像素驱动电路上；及

第二子信号线段，所述外围区包括位于所述绑定侧、且位于所述驱动集成电路与所述显示区之间的第一走线区，所述第二子信号线段布设于所述第一走线区内，且所述第二子信号线段至少部分沿第二方向延伸，所述第一方向与所述第二方向交叉，多条所述第一子信号线段自所述显示区引出并连接至所述第二子信号线段上，以通过该第二子信号段连接至所述驱动集成电路的信号输出端上；其中，所述第一Vdd电源线的第二子信号线段与所述第二Vdd电源线的第二子信号线段彼此绝缘。

示例性的，所述第一Vdd电源线与所述第二Vdd电源线中至少一者的至少一条所述第一子信号线段与另一者的所述第二子信号线段交叠以形成交叠区后，延伸连接至对应的所述第二子信号线段上，其中，所述第一Vdd电源线和所述第二Vdd电源线至少在所述交叠区不同层设置。

示例性的，所述第一显示区的像素密度大于或等于所述第二显示区的像素密度。

示例性的，对于同一颜色子像素，所述第一显示区的像素开口尺寸大于或等于所述第二显示区的像素开口尺寸。

示例性的，在所述第一显示区内，一个所述第一子像素驱动电路至少驱动N1个所述第一发光元件；在所述第二显示区内，一个所述第一子像素驱动电路至少驱动N2个所述第二发光元件；其中，N1和N2均为大于或等于1的正整数，且N1小于或等于N2。

根据本公开的第二方面，提供了一种显示装置，其包括如上所述的显示面板。

根据本公开的第三方面，提供了一种显示面板的显示驱动方法，应用于如上所述的显示面板，所述方法包括如下步骤：

通过所述第一Vdd电源线为所述第一子像素驱动电路输入Vdd电压信号，以驱动所述第一显示区内的所述第一发光元件发光；

通过所述第二Vdd电源线为所述第二子像素驱动电路输入Vdd电压信号，以驱动所述第二显示区内的所述第二发光元件发光，其中，所述第一Vdd电源线向所述第一子像素驱动电路输入的Vdd电压信号与所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号不同。

示例性的，所述方法中，所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号为第二Vdd电压信号，所述第一Vdd电源线向所述第一子像素驱动电路所输入的Vdd电压信号为第一Vdd电压信号，所述第二Vdd电压信号高于所述第一Vdd电压信号。

本公开实施例所带来的有益效果如下：

本公开实施例所提供的显示面板及显示装置、显示驱动方法中，该显示面板的显示区包括第一显示区和第二显示区，且第一显示区内设置有第一像素驱动电路和第一发光元件，第一像素驱动电路连接至第一发光元件，以驱动第一发光元件发光；在第二显示区内设置有第二发光元件，第二发光元件与第二子像素驱动电路连接，由第二子像素驱动电路驱动发光；显示面板中还包括多条第一Vdd电源线和多条第二Vdd电源线，第一Vdd电源线连接至至少一个第一子像素驱动电路，第二Vdd电源线连接至第二子像素驱动电路，第一Vdd电源线和第二Vdd电源线能够彼此独立地向对应连接的子像素驱动电路输入不同Vdd电压信号。

这样，可对第一显示区和第二显示区内的子像素驱动电路输入的Vdd电压信号进行优化，以使第一显示区和第二显示区实现预期显示效果，提升显示品质。例如：在第一显示区与第二显示区内的像素存在差异的情况下，可向第一子像素驱动电路和第二子像素驱动电路施加不同Vdd电压信号，以降低第一显示区和第二显示区的显示差异；相较于将第一子像素驱动电路和第二子像素驱动电路施加相同的Vdd电压信号的方案来说，在第一子像素驱动电路所施加的Vdd电压信号在小于第二子像素驱动电路上所施加的Vdd电压信号时，可降低第一子像素驱动电路上的Vdd电压信号，以降低功耗。

附图说明

图1为本公开至少一实施例的显示面板的立体图；

图2为本公开至少一实施例的显示面板的示意图；

图3为本公开至少一实施例的像素驱动电路的等效电路图；

图4为本公开至少一实施例的显示面板的局部示意图；

图5为本公开至少一实施例的显示面板中第一显示区的像素排列示意图；

图6为本公开至少一实施例的显示面板中第二显示区的像素排列示意图；

图7为本公开至少另一实施例的显示面板中第二显示区的像素排列示意图；

图8为显示面板中第一显示区与第二显示区内薄膜晶体管输出曲线的饱和点与工作点的允许范围示意图；

图9为本公开至少另一实施例的显示装置的结构示意图；

图10为本公开至少零一实施例的像素驱动电路的等效电路图；

图11为本公开至少一实施例的显示面板的膜层堆叠结构示意图；

图12为本公开至少一实施例的显示面板中第一Vdd电源线与第二Vdd电源线的分布示意图；

图13为本公开至少一实施例的显示面板中第一Vdd电源线与第二Vdd电源线的分布示意图；

图14为本公开实施例提供的一种显示基板的布局示意图。

具体实施方式

下面将结合附图对本公开的实施例进行详细说明。实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为其他形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在附图中，有时为了明确起见，夸大表示了一个或多个构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中一个或多个部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。

本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。本公开中的“多个”表示两个及以上的数量。

在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述的构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。

在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。

在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的传输，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有多种功能的元件等。

在本说明书中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。在本说明书中，沟道区域是指电流主要流过的区域。

在本说明书中，第一极可以为漏极、第二极可以为源极，或者第一极可以为源极、第二极可以为漏极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。另外，栅极还可以称为控制极。

在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。

本说明书中三角形、矩形、梯形、五边形或六边形等并非严格意义上的，可以是近似三角形、矩形、梯形、五边形或六边形等，可以存在公差导致的一些小变形，可以存在导角、弧边以及变形等。

本公开中的“光透过率”指的是光线透过介质的能力，是透过透明或半透明体的光通量与其入射光通量的百分率。

本公开中的“约”、“大致”，是指不严格限定界限，允许工艺和测量误差范围内的情况。在本公开中，“大致相同”是指数值相差10％以内的情况。

本公开至少一实施例提供一种显示装置，包括显示面板。显示装置可以为具有图像(包括静态图像或动态图像，其中，动态图像可以是视频)显示功能的产品。例如，显示装置可以是：显示器、电视机、广告牌、数码相框、具有显示功能的激光打印机、电话、手机、画屏、个人数字助理(PDA，Personal Digital Assistant)、数码相机、便携式摄录机、取景器、导航仪、车辆、大面积墙壁、信息查询设备(比如电子政务、银行、医院、电力等部门的业务查询设备)、监视器等中的任一种产品。又如，显示装置还可以是微显示器，包含微显示器的VR设备或AR设备等中的任一种产品。

图1为本公开至少一实施例的显示装置的立体图。图2为本公开至少一实施例的显示面板的示意图。在一些示例性实施方式中，如图1和图2所示，显示装置可以包括：显示面板100和传感器200。显示面板100可以为显示图像的平板。例如，显示面板100可以称为屏幕，比如可以是液晶显示面板、OLED显示面板等。例如，传感器200可以是红外线传感器、超声波传感器、激光雷达(LIDAR，Light Detection and Ranging)传感器、雷达(Radar)传感器、摄像头传感器等。

在一些示例中，如图1所示，显示面板100可以具有显示侧100A和非显示侧100B。其中，显示侧100A可以为显示面板100能够显示图像的一侧。人眼在显示侧100A时，可以观看到显示面板100显示的图像。非显示侧100B与显示侧100A相对。传感器200可以设置于显示面板100的非显示侧100B，因此，传感器200可以称为屏下传感器。由于传感器200需要接收外界穿过显示面板100透过的光信号，因此，显示面板100在对应传感器200的区域需要有较高的光线透过率。显示面板100可以具有显示区AA和外围区SA，图1中的X方向可以为显示区AA的其中一条边的延伸方向，例如长边的延伸方向。Y方向可以为显示区AA的另一条边的延伸方向，例如短边的延伸方向。图1中的Z方向可以为显示区AA的垂直方向。

在一些示例中，如图2所示，外围区SA可以位于显示区AA外的至少一侧(例如，一侧；又如，四周，即包括上下两侧和左右两侧)。显示区AA可以包括相互不交叠的传感器对应区(为全文统一表述，下文称为第二显示区)AA2和传感器非对应区AA1(为全文统一表述，下文称为第一显示区)。第二显示区AA2的光线透过率高于第一显示区AA1的光线透过率。传感器200在显示面板100的正投影与第二显示区AA2交叠，以使得较多的光线能够穿过显示面板100而被传感器200接收。例如，传感器200在显示面板100的正投影的一部分位于第二显示区AA2以内。又如，传感器200在显示面板100的正投影的全部位于第二显示区AA2以内。又如，传感器200的感光窗口在显示面板100的正投影位于第二显示区AA2以内。第一显示区AA1为显示区AA中除了第二显示区AA2以外的区域。

在一些示例中，如图2所示，第二显示区AA2可以位于显示区AA的顶部正中间位置。第一显示区AA1可以围绕在第二显示区AA2的四周。然而，本实施例对此并不限定。例如，第二显示区AA2可以位于显示区AA的左上角或者右上角等其他位置。又如，第一显示区AA1可以围绕在第二显示区AA2的至少一侧。

在一些示例中，如图2所示，显示区AA可以为矩形，例如圆角矩形。第二显示区AA2可以为圆形。然而，本实施例对此并不限定。例如，第二显示区AA2可以为矩形、其他五边形或六边形等形状。

在一些示例中，显示区AA可以设置有多个子像素。一个子像素可以为亮度可控的最小部分。至少一个子像素可以包括子像素驱动电路和发光元件。

子像素驱动电路可以与发光元件电连接，被配置为驱动所连接的发光元件发光。子像素驱动电路可以包括多个晶体管(用T表示)和至少一个电容器(用C表示)，例如，子像素驱动电路可以为3T1C(即3个晶体管和1个电容)结构、7T1C(即7个晶体管和1个电容)结构、5T1C(即5个晶体管和1个电容)结构、8T1C(即8个晶体管和1个电容)结构或者8T2C(即8个晶体管和2个电容)结构等。

在一些示例中，发光元件可以是发光二极管(LED，Light Emitting Diode)、有机发光二极管(OLED，Organic Light Emitting Diode)、量子点发光二极管(QLED，QuantumDot Light Emitting Diodes)、微LED(包括：mini-LED或micro-LED)等中的任一者。例如，发光元件可以为OLED，发光元件在其对应的子像素驱动电路的驱动下发出红光、绿光、蓝光、或者白光等。发光元件发光的颜色可根据需要而定。在一些示例中，发光元件可以包括：阳极、阴极以及位于阳极和阴极之间的有机发光层。发光元件的阳极可以与对应的子像素驱动电路电连接。然而，本实施例对此并不限定。

在一些示例中，显示区AA的一个像素单元可以包括三个子像素，三个子像素可以分别为红色子像素、绿色子像素和蓝色子像素。然而，本实施例对此并不限定。例如，在另一些示例中，一个像素单元可以包括四个子像素，四个子像素可以分别为红色子像素、绿色子像素、蓝色子像素和白色子像素。

在一些示例中，发光元件的形状可以是矩形、菱形、五边形或六边形。一个像素单元包括三个子像素时，三个子像素的发光元件可以采用水平并列、竖直并列或品字方式排列；一个像素单元包括四个子像素时，四个子像素的发光元件可以采用水平并列、竖直并列或正方形方式排列。然而，本实施例对此并不限定。

图3为本公开至少一实施例的子像素驱动电路的等效电路图。本示例性实施例的子像素驱动电路以7T1C结构为例进行说明。然而，本实施例对此并不限定。

在一些示例性实施方式中，如图3所示，本示例的子像素驱动电路可以包括六个开关晶体管(T1、T2、T4至T7)、一个驱动晶体管T3和一个存储电容Cst。六个开关晶体管分别为数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6、第一复位晶体管T1、以及第二复位晶体管T7。发光元件EL可以包括阳极、阴极和设置在阳极和阴极之间的有机发光层。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以是P型晶体管，或者可以是N型晶体管。子像素驱动电路中采用相同类型的晶体管可以简化工艺流程，减少显示面板的工艺难度，提高产品的良率。在一些可能的实现方式中，驱动晶体管和六个开关晶体管可以包括P型晶体管和N型晶体管。

在一些示例性实施方式中，驱动晶体管和六个开关晶体管可以采用低温多晶硅薄膜晶体管，或者可以采用氧化物薄膜晶体管，或者可以采用低温多晶硅薄膜晶体管和氧化物薄膜晶体管。低温多晶硅薄膜晶体管的有源层采用低温多晶硅(LTPS，Low TemperaturePoly-Silicon)，氧化物薄膜晶体管的有源层采用氧化物半导体(Oxide)。低温多晶硅薄膜晶体管具有迁移率高、充电快等优点，氧化物薄膜晶体管具有漏电流低等优点，将低温多晶硅薄膜晶体管和氧化物薄膜晶体管集成在一个显示面板上，形成低温多晶氧化物(LTPO，Low Temperature Polycrystalline Oxide)显示面板，可以利用两者的优势，可以实现低频驱动，可以降低功耗，可以提高显示品质。

在一些示例性实施方式中，如图3所示，显示面板可以包括：扫描线GL、数据线DL、第一电源线PL1、第二电源线PL2、发光控制线EML、第一初始信号线INIT1、第二初始信号线INIT2、第一复位控制线RST1和第二复位控制线RST2。在一些示例中，第一电源线PL1可以配置为向子像素驱动电路输入恒定的Vdd电压信号，第二电源线PL2可以配置为向子像素驱动电路输入恒定的Vss电压信号，并且Vdd电压信号大于Vss电压信号。扫描线GL可以配置为向子像素驱动电路输入扫描信号SCAN，数据线DL可以配置为向子像素驱动电路输入数据信号DATA，发光控制线EML可以配置为向子像素驱动电路输入发光控制信号EM，第一复位控制线RST1可以配置为向子像素驱动电路输入第一复位控制信号RESET1，第二复位控制线RST2可以配置为向子像素驱动电路输入第二复位控制信号RESET2。

在一些示例中，在第n行子像素驱动电路中，第一复位控制线RST1可以与第n-1行子像素驱动电路的扫描线GL电连接，以被输入扫描信号SCAN(n-1)，即第一复位控制信号RESET1(n)与扫描信号SCAN(n-1)相同。第二复位控制线RST2可以与第n行子像素驱动电路的扫描线GL电连接，以被输入扫描信号SCAN(n)，即第二复位控制信号RESET2(n)与扫描信号SCAN(n)相同。

在一些示例中，第n行子像素驱动电路所电连接的第二复位控制线RST2与第n+1行子像素驱动电路所电连接的第一复位控制线RST1可以为一体结构。其中，n为大于0的整数。如此，可以减少显示面板的信号线，实现显示面板的窄边框设计。然而，本实施例对此并不限定。

在一些示例性实施方式中，第一初始信号线INIT1可以配置为向子像素驱动电路输入第一初始信号，第二初始信号线INIT2可以配置为向子像素驱动电路输入第二初始信号。例如，第一初始信号可以不同于第二初始信号。第一初始信号和第二初始信号可以为恒压信号，其大小例如可以介于Vdd电压信号和Vss电压信号之间，但不限于此。在另一些示例中，第一初始信号与第二初始信号可以相同，可以仅设置第一初始信号线来输入第一初始信号。

在一些示例性实施方式中，如图3所示，驱动晶体管T3与发光元件EL电连接，并在扫描信号SCAN、数据信号DATA、Vdd电压信号、Vss电压信号等信号的控制下输出驱动电流，以驱动发光元件EL发光。数据写入晶体管T4的栅极与扫描线GL电连接，数据写入晶体管T4的第一极与数据线DL电连接，数据写入晶体管T4的第二极与驱动晶体管T3的第一极电连接。阈值补偿晶体管T2的栅极与扫描线GL电连接，阈值补偿晶体管T2的第一极与驱动晶体管T3的栅极电连接，阈值补偿晶体管T2的第二极与驱动晶体管T3的第二极电连接。第一发光控制晶体管T5的栅极与发光控制线EML电连接，第一发光控制晶体管T5的第一极与第一电源线PL1电连接，第一发光控制晶体管T5的第二极与驱动晶体管T3的第一极电连接。第二发光控制晶体管T6的栅极与发光控制线EML电连接，第二发光控制晶体管T6的第一极与驱动晶体管T3的第二极电连接，第二发光控制晶体管T6的第二极与发光元件EL的阳极电连接。第一复位晶体管T1与驱动晶体管T3的栅极电连接，并配置为对驱动晶体管T3的栅极进行复位，第二复位晶体管T7与发光元件EL的阳极电连接，并配置为对发光元件EL的阳极进行复位。第一复位晶体管T1的栅极与第一复位控制线RST1电连接，第一复位晶体管T1的第一极与第一初始信号线INIT1电连接，第一复位晶体管T1的第二极与驱动晶体管T3的栅极电连接。第二复位晶体管T7的栅极与第二复位控制线RST2电连接，第二复位晶体管T7的第一极与第二初始信号线INIT2电连接，第二复位晶体管T7的第二极与发光元件EL的阳极电连接。存储电容Cst的第一电容极板与驱动晶体管T3的栅极电连接，存储电容Cst的第二电容极板与第一电源线PL1电连接。

在本示例中，第一节点N1为存储电容Cst、第一复位晶体管T1、驱动晶体管T3和阈值补偿晶体管T2的连接点，第二节点N2为第一发光控制晶体管T5、数据写入晶体管T4和驱动晶体管T3的连接点，第三节点N3为驱动晶体管T3、阈值补偿晶体管T2和第二发光控制晶体管T6的连接点，第四节点N4为第二发光控制晶体管T6、第二复位晶体管T7和发光元件EL的连接点。第四节点N4即为阳极连接节点。

下面对图3示意的子像素驱动电路的工作过程进行说明。以图3所示的子像素驱动电路包括的多个晶体管均为P型晶体管为例进行说明。

在一些示例性实施方式中，在一帧显示时间段，子像素驱动电路的工作过程可以包括：第一阶段S1、第二阶段S2和第三阶段S3。

第一阶段S1，称为复位阶段。第一复位控制线RST1输入的第一复位控制信号RESET1为低电平信号，使第一复位晶体管T1导通，第一初始信号线INIT1输入的第一初始信号被输入至第一节点N1，对第一节点N1进行初始化，清除存储电容Cst中原有数据电压。扫描线GL输入的扫描信号SCAN为高电平信号，发光控制线EML输入的发光控制信号EM为高电平信号，使数据写入晶体管T4、阈值补偿晶体管T2、第一发光控制晶体管T5、第二发光控制晶体管T6以及第二复位晶体管T7断开。此阶段发光元件EL不发光。

第二阶段S2，称为数据写入阶段或者阈值补偿阶段。扫描线GL输入的扫描信号SCAN为低电平信号，第一复位控制线RST1输入的第一复位控制信号RESET1和发光控制线EML输入的发光控制信号EM均为高电平信号，数据线DL输出数据信号DATA。此阶段由于存储电容Cst的第一电容极板为低电平，因此，驱动晶体管T3导通。扫描信号SCAN为低电平信号，使阈值补偿晶体管T2、数据写入晶体管T4和第二复位晶体管T7导通。阈值补偿晶体管T2和数据写入晶体管T4导通，使得数据线DL输出的数据电压Vdata经过第二节点N2、导通的驱动晶体管T3、第三节点N3、导通的阈值补偿晶体管T2输入至第一节点N1，并将数据线DL输出的数据电压Vdata与驱动晶体管T3的阈值电压之差充入存储电容Cst，存储电容Cst的第一电容极板(即第一节点N1)的电压为Vdata-|Vth|，其中，Vdata为数据线DL输出的数据电压，Vth为驱动晶体管T3的阈值电压。第二复位晶体管T7导通，使得第二初始信号线INIT2输入的第二初始信号输入至发光元件EL的阳极，对发光元件EL的阳极进行初始化(复位)，清空其内部的预存电压，完成初始化，确保发光元件EL不发光。第一复位控制线RST1输入的第一复位控制信号RESET1为高电平信号，使第一复位晶体管T1断开。发光控制信号线EML输入的发光控制信号EM为高电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6断开。

第三阶段S3，称为发光阶段。发光控制信号线EML输入的发光控制信号EM为低电平信号，扫描线GL输入的扫描信号SCAN和第一复位控制线RST1输入的第一复位控制信号RESET1为高电平信号。发光控制信号线EML输入的发光控制信号EM为低电平信号，使第一发光控制晶体管T5和第二发光控制晶体管T6导通，第一电源线PL1输出的Vdd电压信号通过导通的第一发光控制晶体管T5、驱动晶体管T3和第二发光控制晶体管T6向发光元件EL的阳极输入驱动电压，驱动发光元件EL发光。

在子像素驱动电路驱动过程中，流过驱动晶体管T3的驱动电流由其栅极和第一极之间的电压差决定。由于第一节点N1的电压为Vdata-|Vth|，因而驱动晶体管T3的驱动电流为：

I＝K×(Vgs-Vth)2＝K×[(Vdd-Vdata+|Vth|)-Vth]2＝K×[Vdd-Vdata]2。

其中，I为流过驱动晶体管T3的驱动电流，也就是驱动发光元件EL的驱动电流，K为常数，Vgs为驱动晶体管T3的栅极和第一极之间的电压差，Vth为驱动晶体管T3的阈值电压，Vdata为数据线DL输出的数据电压，Vdd为第一电源线PL1输出的第一电压信号。

由上式中可以看到流经发光元件EL的电流与驱动晶体管T3的阈值电压无关。因此，本实施例的子像素驱动电路可以较好地补偿驱动晶体管T3的阈值电压。

图4为本公开至少一实施例的显示面板的局部示意图。在一些示例中，如图4所示，显示面板100的显示区AA可以包括：第一显示区AA1和第二显示区AA2。第一显示区AA1可以位于第二显示区AA2外的至少一侧(例如，一侧；又如，四周，即包括上下两侧和左右两侧)。第一显示区AA1可以位于图2中的第一显示区AA1中。

在一些实施例中，可以将一个像素驱动电路所占的区域称为一个子像素。第一显示区AA1可以包括阵列排布的多个第一子像素。第一子像素内可以设置第一子像素驱动电路和第一发光元件。第一子像素驱动电路与第一发光元件电连接，用于驱动第一发光元件发光。第一发光元件的全部或部分可以位于子像素区内。

在一些实施例中，第二显示区AA2可以包括阵列分布的多个第二子像素，第二子像素内可以设置第二发光元件112B。第二发光元件112B可由第二子像素驱动电路驱动发光。

在一些实施例中，由于第二显示区AA2的光线透过率高于第一显示区AA1的光线透过率，因此第二子像素驱动电路也可以是设置于所述第一显示区内，且通过透明导电线113所述第二发光元件112B电连接。具体地，第一显示区AA1内的子像素区可以包括正常子像素区120A和虚拟(Dummy)子像素区120B，正常子像素区120A可以设置第一子像素驱动电路。与第一子像素驱动电路电连接的第一发光元件可以和该第一子像素驱动电路均位于第一显示区AA1内，第一发光元件的全部或部分可以位于该正常子像素区120A内。虚拟子像素区120B可以设置第二子像素驱动电路或无效子像素驱动电路，与第二子像素驱动电路电连接的第二发光元件112B可以位于第二显示区AA2。设置无效子像素驱动电路可以利于提高多个膜层的部件在刻蚀工艺中的均一性。例如，无效子像素驱动电路与其所在行或所在列的第一子像素驱动电路和第二子像素驱动电路的结构可以大致相同，只是其不与任何发光元件电连接。

在一些示例中，如图4所示，第二显示区AA2可以包括阵列排布的多个第二发光元件112B。第二显示区AA2内的至少一个第二发光元件112B可以与第一显示区AA1内虚拟子像素区120B中的第二子像素驱动电路111B电连接，由其驱动发光。第一显示区AA1内虚拟子像素区120B中的至少一个第二子像素驱动电路可以通过导电线113(例如，透明导电线)与第二显示区AA2内的至少一个第二发光元件112B电连接。在本实施例中，第二显示区AA2中的每个第二发光元件112B均可以通过至少一条导电线113与第一显示区AA1内一虚拟子像素区120B中的第二子像素驱动电路电连接。通过将驱动第二发光元件112B的第二子像素驱动电路设置在第一显示区AA1，减少子像素驱动电路对光线的遮挡，从而增加第二显示区AA2的透过率。在一些实施例中，导电线113可以采用透明导电材料，例如，可以采用导电氧化物材料，比如，氧化铟锡(ITO)。然而，本实施例对此并不限定。

在另一些实施例中，第二子像素驱动电路也可以是设置于所述第二显示区AA2内。并且，为了提高第二显示区AA2的光线透过率，第一显示区AA1的像素密度(Pixels PerInch，PPI)与第二显示区的像素密度可存在差异。具体地，在一些实施例中，所述第一显示区AA1的像素密度可大于第二显示区AA2的像素密度，以尽可能地增大第二显示区的光线透过率。当然可以理解的是，所述第一显示区AA1的像素密度也可以是等于第二显示区AA2的像素密度。

在一些实施例中，对于同一颜色子像素，所述第一显示区AA1的像素开口尺寸大于或等于所述第二显示区AA2的像素开口尺寸。具体地，如图5和图7所示，在一个实施例中，所述第一显示区AA1的像素开口尺寸大于所述第二显示区AA2的像素开口尺寸。换言之，减小第二显示区AA2的像素开口尺寸，这样，可以尽可能地增大第二显示区AA2中空白区的面积，从而增加第二显示区AA2的光线透过率。

在另一些实施例中，如图5和图6所示，在所述第一显示区AA1内，一个所述第一子像素驱动电路至少驱动N1个所述第一发光元件；在所述第二显示区AA2内，一个所述第一子像素驱动电路至少驱动N2个所述第二发光元件112B；其中，N1和N2均为大于或等于1的正整数，且N1小于N2。这样，在所述第二显示区AA2内可以一个第二子像素驱动电路同时驱动至少2个像素的目的，从而可以尽量减少第二显示区AA2的子像素驱动电路数量，以增大第二显示区AA2的光线透过率。例如，如图6所示，N2等于2时，第二显示区AA2内采用一驱二的驱动方式，两个子像素内的发光元件的阳极可通过连接导电400连接同一第二子像素驱动电路上，然而，如图5所示，第一显示区AA1内可采用一驱一方式，也即，一个子像素驱动电路驱动一个发光元件。此时，驱动第一显示区AA1发光元件的子像素驱动电路数量为驱动第二显示区AA2发光元件的子像素驱动电路的数量的2倍。当然可以理解的是，在一些实施例中，N1也可以等于N2。

无论是减少第二显示区AA2的像素尺寸，还是减少第二显示区AA2的像素密度，亦或是减少第二显示区AA2的子像素驱动电路，由于第一显示区AA1与第二显示区AA2的像素差异，若向第一子像素驱动电路和第二子像素驱动电路上施加相同的Vdd电压信号，则会导致第一显示区AA1和第二显示区AA2之间存在显示差异。

请参见图8所示，驱动第二显示区AA2和第一显示区AA1发光元件的子像素驱动电路输出饱和电流之间存在差异，若第二显示区AA2与第二显示区AA1上输入相同的Vdd电压信号时，Vss电压恒定，此时，第一显示区AA1与第二显示区AA2中，Vdd电压信号与Vdata电压之间的压差Vdd-Vdata是相同的。但是，第一显示区AA1与第二显示区AA2内薄膜晶体管输出曲线的饱和点与工作点的允许范围(Margin)会存在差异。请参见图8所示，第二显示区AA2内薄膜晶体管输出曲线的饱和点与工作点的允许范围为Margin2，第一显示区AA1内薄膜晶体管输出曲线的饱和点与工作点的允许范围为Margin1，Margin2小于Margin1。因此，第二显示区AA2与第一显示区AA1画质会有所差异。Vdd电压信号若想保证满足第二显示区AA2的Margin2要求，Vdd电压信号需要足够大，而满足第一显示区AA1的Margin1时所需要的Vdd电压信号可以小于满足第二显示区AA2的Margin1时所需要的Vdd电压信号，因此，若第一显示区AA1与第二显示区AA2上输入相同的Vdd电压信号相同的情况下，会造成功耗的浪费。

在一些实施例中，如图12所示，所述显示面板包括用于向子像素驱动电路输入Vdd电压信号的多条Vdd电源线。多条Vdd电源线包括多条第一Vdd电源线131和多条第二Vdd电源线132，所述第一Vdd电源线131连接至所述第一子像素驱动电路141，所述第二Vdd电源线132连接至所述第二子像素驱动电路142，所述第一Vdd电源线131和所述第二Vdd电源线132能够彼此独立地向各自对应连接的子像素驱动电路上输入不同的Vdd电压信号。

采用上述方案，向第一显示区AA1的第一像素电路与第二显示区AA2的第二像素电压分别可施加不同的Vdd电压信号，通过对第一显示区AA1与第二显示区AA2的Vdd电压信号进行优化，可使第一显示区AA1和第二显示区AA2实现预期的显示效果，提升显示品质。

例如，在第一显示区AA1与第二显示区AA2内的子像素存在差异的情况下，可向第一子像素驱动电路141和第二子像素驱动电路142施加不同的Vdd电压信号，以降低第一显示区AA1和第二显示区AA2的显示差异。

此外，相较于将第一子像素驱动电路141和第二子像素驱动电路142施加相同的Vdd电压信号的方案来说，当第一子像素驱动电路141所施加的Vdd电压信号不必与第二子像素驱动电路142上所施加的Vdd电压信号相同时，可将第一子像素驱动电路141上的Vdd电压信号设置为小于第二子像素驱动电路142的Vdd电压信号，从而可降低功耗。

在一些实施例中，所述外围区SA至少一侧为连接有绑定电路的绑定侧，在所述绑定侧设置有驱动集成电路300(Driver IC)；所述第一Vdd电源线131和所述第二Vdd电源线132分别接入至所述驱动集成电路300的不同信号输出端上。

采用上述方案，可以通过驱动集成电路300上的不同信号输出端，分别向所述第一Vdd电源线131和所述第二Vdd电源线132输出不同Vdd电压信号，以使得所述第一Vdd电源线131和所述第二Vdd电源线132彼此独立。

在一些实施例中，所述第一Vdd电源线131和所述第二Vdd电源线132均包括多条第一子信号线段130A和至少一条第二子信号线段130B。

所述多条第一子信号线段130A的一部分位于所述显示区内，且与对应的子像素驱动电路在所述衬底基板上的正投影部分交叠，以连接至对应的子像素驱动电路上。

其中，在一些实施例中，部分所述第一子信号线段130A的延伸方向可以与数据线延伸方向大致相同，即部分所述第一子信号线段130A可沿第一方向X从所述绑定侧的外围区SA延伸至所述显示区AA内。且为了减少信号串扰，所述数据线与该部分所述第一子信号线段130A在衬底基板110之上的正投影可完全或至少部分不交叠。

在一些实施例中，如图12所示，每条所述第一子信号线段130A都可以大致沿着第一方向X平行延伸，并与显示区中对应的子像素驱动电路电连接。

在另一些实施例中，如图13所示，所述多条第一子信号线段130A分为两部分，其中一部分线段沿第一方向X延伸，另一部分线段沿第二方向Y延伸，且彼此交叉连接。为了便于说明，以下将多条第一子信号线段130A中沿第一方向X延伸的线段称之为纵向子信号线段，在图中标记为130A1；沿第二方向Y延伸的线段称之为横向子信号线段，在图中标记为130A2。也就是说，多条第一子信号线段130A包括多条横向子信号线段和多条纵向子信号线段，多条横向子信号线段与多条纵向子信号线段对应地彼此交叉连接，以形成网格状结构。这样，通过设置横向子信号线段，可以降低Vdd信号线上的压降。

需要说明的是，无论第一显示区AA1对应的第一Vdd电源线，还是第二显示区AA2对应的第二Vdd电源线，第一子信号线段130A均可以选用图12所示的仅包含多条纵向子信号线的布线方式，也可以选用图13所示的既包含多条纵向子信号线，又包括多条横向子信号线的布线方式。在实际应用中，可根据显示面板的具体布线需求进行合理选择。

将沿第一方向X排布的一列子像素驱动电路称之为子像素驱动电路列，沿所述第二方向Y排列的一行子像素驱动电路称之为子像素驱动电路行。其中，多条第一子信号线段130A中，纵向子信号线段可以是对应地连接至一列或多列子像素驱动电路列上。横向子信号线段可以是对应连接一行子像素驱动电路行，也可以是对应连接若干行子像素驱动电路行。

应当理解的是，在实际应用中，对于横向子信号线段与子像素电路行之间、以及纵向子信号线段与子像素电路列之间的对应连接关系，可根据显示面板上的布线空间合理调整。

所述外围区SA包括位于所述绑定侧、且位于所述驱动集成电路300与所述显示区之间的第一走线区SA1，所述第二子信号线段130B布设于所述第一走线区SA1内、且至少部分沿第二方向Y延伸。所述第一方向X与所述第二方向Y交叉，所述第二方向Y与栅线延伸方向大致相同。

多条所述第一子信号线段130A自所述显示区AA引出并连接至对应的一条所述第二子信号线段130B上，以通过该第二子信号段连接至所述驱动集成电路300的信号输出端上。在一些实施例中，所述第一Vdd电源线131的所述第二子信号线段130B与所述第二Vdd电源线132的所述第二子信号线段130B彼此绝缘设置。

具体地，在一些实施例中，所述第一Vdd电源线131的第二子信号线段130B与所述第二Vdd电源线132的所述第二子信号线段130B可以在所述衬底基板110上的正投影不交叠以彼此分离，以使得所述第一Vdd电源线131与所述第二Vdd电源线132彼此独立；或者是，所述第一Vdd电源线131的第二子信号线段130B与所述第二Vdd电源线132的所述第二子信号线段130B处于不同层，且在所述衬底基板110上的正投影可交叠或不交叠。

在一个示例性的实施例中，如图12所示，所述第一Vdd电源线131与所述第二Vdd电源线132中的第二子信号线段130B相互平行，且所述第一Vdd电源线131的第二子信号线段130B比所述第二Vdd电源线132的第二子信号线段130B更靠近显示区。但是，并不以此为限。

在一些实施例中，如图12所示，所述第一Vdd电源线131与所述第二Vdd电源线132中至少一者的至少一条所述第一子信号线段130A与另一者的所述第二子信号线段130B交叠，以形成交叠区，并延伸连接至对应的所述第二子信号线段130B上。其中所述第一Vdd电源线131和所述第二Vdd电源线132至少在所述交叠区不同层设置。

需要说明的是，由于第二显示区AA2的尺寸小于第一显示区AA1的尺寸，第二子像素数量小于第一子像素驱动电路141的数量，相应的，第二Vdd电源线132中第一子信号线段130A的数量少于第一Vdd电源线131中第一子信号线段130A的数量。

以图12所示为例，第二显示区AA2可位于第一显示区AA1的顶部中间位置。由于第一Vdd电源线131与第二Vdd电源线132中有一者的多条第一子信号线段130A自显示区AA引出后，需跨过另一者的第二子信号线段130B，则交叠区面积大小取决于第二Vdd电源线132的多条第一子信号线的数量。因此，将所述第一Vdd电源线131的第二子信号线段130B为比所述第二Vdd电源线132的第二子信号线段130B更靠近显示区AA，更有利于减少交叠区面积。

当然可以理解的是，在其他未示意出的实施例中，也可以是，所述第二Vdd电源线132的第二子信号线段130B为比所述第一Vdd电源线131的第二子信号线段130B更靠近显示区。

如图9所示，本公开实施例提供的显示面板100包括：衬底基板110、显示驱动单元120(BP驱动单元)、发光单元130、模组单元140及外围驱动单元150等组成。衬底基板110可由刚性或柔性衬底基板110，例如玻璃、PI(聚酰亚胺)等组成，具体不限。显示驱动单元120包含子像素驱动电路、各种位于显示区AA内的显示信号线、位于外围区SA的外围信号走线及驱动集成电路300等。发光单元130为具有发光功能的发光元件及其封装层，发光元件可以为OLED(Organic Light-Emitting Diode，有机发光二极管)、QLED(Quantum Dots LightEmitting Diode Display，量子点发光二极管)等。本公开实施例中，以OLED为例说明。模组单元140包含触控层(TSP)、偏光片(Polarizer)、光学胶层(OCA)和玻璃盖板(Cover Glass)等功能层，但并不限于此。外围驱动单元150包含柔性电路板(FPC)、驱动芯片(IC)等，但并不限于此。

本公开实施例提供的显示基板中子像素驱动电路可以采用LTPS和LTPO模式。图为本公开实施例提供的显示基板中一种LTPS模式的子像素驱动电路的电路结构示意图。当然可以理解的是，所述显示基板上的子像素驱动电路的电路结构并不以此为限，仅是以图10所示的LTPS模式的子像素电路为例对子像素驱动电路进行说明。

如图10所示，子像素驱动电路采用了LTPS模式。所述子像素驱动电路包括：第一晶体管T1，第二晶体管T2，第三晶体管3，第四晶体管T4，第五晶体管T5，第六晶体管T6，第七晶体管T7和存储电容C1。所述显示基板包括Vdd电源线、Vss电源线、数据线Data、栅线GA1、栅线GA2、发光控制线EM、初始化信号线Vini。

Vdd电源线、Vss电源线、初始化信号线Vini输入的电压信号均为固定值。Vdd电源线输入的电压信号为高电平；初始化信号线Vini输入的信号为初始化电压，低电平；Vss电源线输入的信号为低电平，Vss电源线与发光元件的阴极相连。数据线Data输入信号为信号源Vdata，随灰阶变化，一般为高电平。栅线GA1、栅线GA2、发光控制线EM输入的信号为相应TFT的栅极电压，控制TFT的开、关。N1、N2为像素驱动电路中的节点，N1节点为电容的一电极与第三晶体管T3的栅极Gate连接点，N2节点为第五晶体管T5的漏极、第四晶体管T4的漏极与第三晶体管T3源极的连接点。以P型半导体为例，高电平关闭，低电平开启，相应的时序如下图所示。

上述结构的子像素驱动电路在工作时，每个工作周期均包括第一复位时段P1、写入补偿时段P2、第二复位时段P3和发光时段P4。

在第一复位时段P1，栅线GA2输入的低电平信号，第一晶体管T1和第七晶体管T7导通，由初始化信号线Vini传输的初始化信号通过导通的第一晶体管T1注入到节点N1，电容C1充放电，节点N1电压为初始电压Vini；通过导通的第七晶体管T7注入到发光元件的阳极，发光元件的电容放电。低灰阶下或0灰阶下，若发光元件的电容放电不充分，发光亮度偏亮，影响低灰阶伽马调节(Gamma Tuning)的良率及显示面板100的对比度等。另外，第七晶体管T7可能会存在漏电问题，为保证发光元件自身电容充分释放电荷，初始电压Vini一般较低，不能比Vss电压信号高太多。

在写入补偿时段P2，栅线GA1输入低电平信号，第二晶体管T2和第四晶体管T4导通，节点N2的电压为数据线输入的Vdata信号，由于第二时段开启初始时刻节点N1的电压为初始电压Vini，第三晶体管T3的栅源电压Vgs为Vini-Vdata<Vth，第三晶体管T3开启，电容C1开始充电，节点N1电位升高，当节点N1电位为Vdata+Vth时，第三晶体管T3关闭，充电结束。

在第二复位时段P3，发光控制线EM输入的低电平信号，第五晶体管T5和第六晶体管T6开启，使得第五晶体管T6对应的栅源电压产生的漏电流流向对应的发光元件的阳极，驱动对应的发光元件发光。

图11所示为本公开一示例性实施例中的显示面板100中BP基板(具有子像素电路的背板)膜层堆叠示意图。本实施例中，以衬底基板110为PI柔性基板为例说明。请参见图11所示，该BP基板包括堆叠设置的柔性衬底PI、缓冲层Buffer、有源层Active-L、第一介电层GI1、第一栅极层Gate1、第二介电层GI2、第二栅极层Gate2、钝化层ILD、第一源漏金属层SD1、绝缘层PVX、第一平坦层PLN1、第二源漏金属层SD2、第二平坦层PLN2、像素定义层PDL和阳极层Anode等。其中，柔性衬底PI可以依次堆叠的第一聚酰亚胺层PI1、第一缓冲层Buffer1、第二聚酰亚胺层PI2、第二缓冲层Buffer2和隔垫物PS。

各缓冲层Buffer可以选用SiN或SiO等膜层组成，起到平坦化作用，以及阻隔基板上杂质成分的扩散，以避免影响TFT特性。有源层Active-L层可以选用LTPS(低温多晶硅)。第一介电层GI1可由SiN或SiO组成。第一栅极层Gate1的图形可以包括TFT的栅极图案和电容的电极板图案，第一栅极层Gate1可以由Mo等金属组成。第二介电层GI2为电容的介电层，由SiN或SiO组成。第二栅极层Gate2的图形可包括电容的另一电极板图案，可由Mo等金属组成。钝化层ILD起到保护TFT作用，可以由SiN或SiO组成。第一源漏金属层SD1和第二源漏金属层SD2可以由Ti/Al/Ti等金属组成，第一源漏金属层SD1和第二源漏金属层SD2的图形可包括信号线的图案。第一平坦层PLN1和第二平坦层PLN2可以选用PI(聚酰亚胺)类材料。像素定义层PDL可以选用PI(聚酰亚胺)类材料。隔垫物PS可以选用PI类材料。阳极层Anode为OLED发光单元130的阳极，其可以是ITO/Ag/ITO叠层金属，阳极通过在第二平坦层PLN2上形成的过孔与第二源漏金属层SD2相连。

图14为本公开实施例提供的一种显示基板的布局示意图。图14中，时序控制器(Timing Controller)101可控制时钟信号输出；扫描线(Scan)的GOA电路(栅极驱动电路)102通过SDS与时序控制器101相连，SDS为Scan驱动信号。GOA电路102控制子像素驱动电路中TFT开关上栅极信号的输出，S1、Sj、…、Sm代表显示区对应行的扫描信号。显示区AA内子像素的行列数为m*n，m和n的具体大小根据产品实际需求确定，每个子像素有独立的像素电路驱动单元。驱动集成电路(IC)300通过DDS与时序控制器101相连，DDS为Driver驱动信号，驱动集成电路300控制数据线(Data)上Data信号的输出，D1、D2、…、Dn代表显示区对应列的Data信号；发光控制线(Emission)的GOA电路102通过EDS与时序控制器101相连，EDS为Emission驱动信号。EM1、EMj、…、EMm代表显示区AA对应行的扫描信号。传感器200可放置于显示面板100的非显示侧100B，且与第二显示区AA2存在交叠。

此外，本公开实施例还输入了一种显示装置，其包括如上所述的显示面板100。显然，本公开实施例所提供的显示装置也可以带来本公开实施例所提供的显示面板100所带来的有益效果，在此不再赘述。

此外，本公开实施例还输入了一种显示面板100的显示驱动方法，应用于如上所述的显示面板100，所述方法包括如下步骤：

步骤S01、通过所述第一Vdd电源线131为所述第一子像素驱动电路141输入Vdd电压信号，以驱动所述第一显示区AA1内的所述第一发光元件发光；

步骤S01、通过所述第二Vdd电源线132为所述第二子像素驱动电路142输入Vdd电压信号，以驱动所述第二显示区AA2内的所述第二发光元件112B发光，其中所述第一Vdd电源线131为所述第一子像素驱动电路141输入的Vdd电压信号与所述第二Vdd电源线132为所述第二子像素驱动电路142输入的Vdd电压信号不同。

示例性的，在所述方法中，所述第二Vdd电源线132向所述第二子像素驱动电路142输入的Vdd电压信号为第二Vdd电压信号，所述第一Vdd电源线131向所述第一子像素驱动电路142输入的Vdd电压信号为第一Vdd电压信号，所述第二Vdd电压信号大于第一Vdd电压信号。

有以下几点需要说明：

(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。

(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。

(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。

以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种显示面板，其特征在于，包括：

衬底基板，包括显示区及至少位于显示区一侧的外围区，所述显示区包括彼此无交叠的第一显示区和第二显示区，所述第一显示区位于所述第二显示区的至少一侧；

第一子像素驱动电路和第一发光元件，所述第一子像素驱动电路和所述第一发光元件均位于所述第一显示区内，且所述第一子像素驱动电路连接至所述第一发光元件；

第二子像素驱动电路和第二发光元件，所述第二发光元件位于第二显示区内，所述第二子像素驱动电路电连接至所述第二发光元件；

多条第一Vdd电源线和多条第二Vdd电源线，所述第一Vdd电源线连接至所述第一子像素驱动电路，所述第二Vdd电源线连接至所述第二子像素驱动电路，所述第一Vdd电源线和所述第二Vdd电源线能够彼此独立地向各自对应连接的子像素驱动电路上输入不同的Vdd电压信号。

2.根据权利要求1所述的显示面板，其特征在于，

所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号为第二Vdd电压信号，所述第一Vdd电源线向所述第一子像素驱动电路所输入的Vdd电压信号为第一Vdd电压信号，所述第二Vdd电压信号高于所述第一Vdd电压信号。

3.根据权利要求1所述的显示面板，其特征在于，所述外围区至少一侧为连接有绑定电路的绑定侧，在所述绑定侧设置有驱动集成电路；所述第一Vdd电源线和所述第二Vdd电源线分别接入至所述驱动集成电路的不同信号输出端上。

4.根据权利要求3所述的显示面板，其特征在于，所述第一Vdd电源线和所述第二Vdd电源线均包括：

多条第一子信号线段，所述第一子信号线段的一部分位于所述显示区内、且与对应的子像素驱动电路在所述衬底基板上的正投影部分交叠，以连接至对应的子像素驱动电路上；及

第二子信号线段，所述外围区包括位于所述绑定侧、且位于所述驱动集成电路与所述显示区之间的第一走线区，所述第二子信号线段布设于所述第一走线区内，多条所述第一子信号线段自所述显示区引出，并连接至所述第二子信号线段上，以通过该第二子信号段连接至所述驱动集成电路的信号输出端上；其中，所述第一Vdd电源线的第二子信号线段与所述第二Vdd电源线的第二子信号线段彼此绝缘。

5.根据权利要求4所述的显示面板，其特征在于，所述第一Vdd电源线与所述第二Vdd电源线中至少一者的至少一条所述第一子信号线段与另一者的所述第二子信号线段交叠以形成交叠区后，延伸连接至对应的所述第二子信号线段上；其中，所述第一Vdd电源线和所述第二Vdd电源线至少在所述交叠区不同层设置。

6.根据权利要求1所述的显示面板，其特征在于，所述第一显示区的像素密度大于或等于所述第二显示区的像素密度。

7.根据权利要求1所述的显示面板，其特征在于，对于同一颜色子像素，所述第一显示区的像素开口尺寸大于或等于所述第二显示区的像素开口尺寸。

8.根据权利要求1所述的显示面板，其特征在于，在所述第一显示区内，一个所述第一子像素驱动电路至少驱动N1个所述第一发光元件；在所述第二显示区内，一个所述第一子像素驱动电路至少驱动N2个所述第二发光元件；其中，N1和N2均为大于或等于1的正整数，且N1小于或等于N2。

9.一种显示装置，其特征在于，包括如权利要求1至8任一项所述的显示面板。

10.一种显示面板的显示驱动方法，其特征在于，应用于如权利要求1至8任一项所述的显示面板，所述方法包括如下步骤：

通过所述第一Vdd电源线为所述第一子像素驱动电路输入Vdd电压信号，以驱动所述第一显示区内的所述第一发光元件发光；

通过所述第二Vdd电源线为所述第二子像素驱动电路输入Vdd电压信号，以驱动所述第二显示区内的所述第二发光元件发光，其中，所述第一Vdd电源线向所述第一子像素驱动电路输入的Vdd电压信号与所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号不同。

11.根据权利要求10所述的显示驱动方法，其特征在于，所述方法中，所述第二Vdd电源线向所述第二子像素驱动电路输入的Vdd电压信号为第二Vdd电压信号，所述第一Vdd电源线向所述第一子像素驱动电路所输入的Vdd电压信号为第一Vdd电压信号，所述第二Vdd电压信号高于所述第一Vdd电压信号。