CN117037704A - 像素驱动电路及其驱动方法、显示基板 - Google Patents

Abstract

本公开提供了一种像素驱动电路及其驱动方法、显示基板，该像素驱动电路包括在衬底上呈多行和多列排布的像素电路，每个像素电路包括发光器件、第一晶体管、第二晶体管和电容，第一晶体管与电容连接以用于传输第一初始化信号，第二晶体管与发光器件的阳极连接以用于传输第二初始化信号。在同一列中，位于第N行的像素电路的第二晶体管的有源层和位于第N+1行的像素电路的第一晶体管的有源层相连，且至少在对第N+1行的像素电路施加第一初始化信号时电性隔离。该设计可以分散静电以避免电路失效；此外，在通过第一初始化信号线初始化电容以及通过第二初始化信号线初始化发光器件时，两个初始化进程之间不会产生干扰。

Description

像素驱动电路及其驱动方法、显示基板

技术领域

本公开涉及显示技术领域，具体地，涉及一种像素驱动电路及其驱动方法、显示基板。

背景技术

随着社会科技的进步，电子显示产品在日常工作生活中被广泛应用，且具有广阔的发展前景。

但是，当前电子显示产品的像素电路限于自身结构的设计，容易在制程中存在静电聚集而导致电路失效。

发明内容

本公开第一方面提供一种像素驱动电路，该像素驱动电路包括在衬底上呈多行和多列排布的像素电路，其中，每个像素电路包括发光器件、第一晶体管、第二晶体管和电容，第一晶体管与电容连接以用于传输第一初始化信号，第二晶体管与发光器件的阳极连接以用于传输第二初始化信号。在同一列中，位于第N行的像素电路的第二晶体管的有源层和位于第N+1行的像素电路的第一晶体管的有源层相连，且至少在对第N+1行的像素电路施加第一初始化信号时电性隔离。

在上述方案中，第一晶体管和第二晶体管的有源层之间没有断开，从而可以分散静电以避免电路失效；此外，第N行的像素电路中，需要通过第二晶体管对发光器件的阳极进行初始化，而对于第N+1行的像素电路，在通过第一初始化信号线初始化电容时，第N+1行的第一扫描线(其中的分支信号线)使得第一晶体管和第二晶体管包括的有源层的连接部分为关断状态，因此上述两个初始化的进程不会相互干扰。

在本公开第一方面的一具体实施方式中，每行的像素电路包括第一扫描信号线，第一扫描信号线包括分支信号线，在同一列中，位于第N行的像素电路的第二晶体管和位于第N+1行的像素电路的第一晶体管的有源层的相连部分与第N+1行像素电路分支信号线在衬底上的正投影重叠，以构成隔断晶体管。在驱动第N+1行的像素电路的第一扫描信号线的情况下，位于第N行的像素电路的第二晶体管和位于第N+1行的像素电路的第一晶体管之间的隔断晶体管关断。

在本公开第一方面的一具体实施方式中，像素驱动电路还可以包括多条用于传输第一初始化信号的第一初始化信号线、多条用于传输第二初始化信号的第二初始化信号线、多条第二扫描线和多条第三扫描线，电容通过第一晶体管与第一初始化信号线连接，发光器件通过第二晶体管与第二初始化信号线连接，每行像素电路对应有第二扫描线和第三扫描线，第二扫描线与对应行中的第一晶体管的栅极连接，且第三扫描线与对应行中的第二晶体管的栅极连接。在第一晶体管中，源极与第一初始化信号线连接，漏极与电容连接，在第二晶体管中，源极与第二初始化信号线连接，漏极与发光器件的阳极连接。

在本公开第一方面的一具体实施方式中，像素电路包括第三晶体管和第四晶体管，其中，第三晶体管配置为驱动晶体管，且像素驱动电路还包括多条电源线和多条数据线。电源线沿列方向延伸，同一列的像素电路与一条电源线连接，且第三晶体管的源极与电容连接至电源线，第三晶体管的漏极连接至阳极，第三晶体管的栅极与第一晶体管的漏极以及电容连接。数据线分别连接至像素电路中的第四晶体管的源极，第四晶体管的漏极与第三晶体管的源极连接，第四晶体管的栅极连接至第一扫描线。

在本公开第一方面的一具体实施方式中，像素电路还包括第五晶体管、第六晶体管和第七晶体管。在第五晶体管中，源极连接至电容和第一晶体管的漏极，漏极连接至第三晶体管的漏极，栅极连接至第一扫描线。在第六晶体管中，源极连接至电源线和电容，漏极连接至第三晶体管的源极，第三晶体管通过第六晶体管与电源线连接。在第七晶体管中，源极连接至第三晶体管的漏极，漏极连接至阳极，栅极连接至第六晶体管的栅极，其中，第三晶体管通过第七晶体管与阳极连接。

在本公开第一方面的一具体实施方式中，位于同一列中且相邻的像素电路的有源层彼此相连，位于不同列的像素电路的有源层断开。

在本公开第一方面的一具体实施方式中，第一扫描线、第一晶体管中的栅极、第二晶体管中的栅极以及电容同层且同材料，第一初始化信号线和第二初始化信号线同层且同材料，且第一初始化信号线所在层，位于第一扫描线所在层的背离衬底的一侧，第一晶体管和第二晶体管的源极和漏极同层且同材料，且所在层位于第一初始化信号线所在层的背离衬底的一侧。

在本公开第一方面的一具体实施方式中，与第N行的像素电路对应的第一初始化信号线和第二初始化信号线分别位于第N行的两侧。与第N行的像素电路对应的第二初始化信号线、与第N+1行的像素电路对应的第一初始化信号线，位于第N行和第N+1行之间。与第N+1行的像素电路对应的第一初始化信号线，位于第N+1行的像素电路的第一扫描线和与第N行的像素电路对应的第二初始化信号线之间。

在本公开第一方面的一具体实施方式中，与第N+1行的像素电路对应的第一初始化信号线，与第N+1行的像素电路的第一扫描线包括的分支信号线交叉。

在本公开第一方面的一具体实施方式中，第一扫描线的与第一初始化信号线重叠的部分的宽度小于其它部分的宽度，和/或，第一初始化信号线的与第一扫描线重叠的部分的宽度小于其它部分的宽度。通过该设计，可以减小第一初始化信号线和第一扫描线在交叉处产生的寄生电容，从而缓解该寄生电容对像素电路产生的不利影响。

在本公开第一方面的另一具体实施方式中，第一初始化信号线在与分支信号线交叉的区域断开，且像素驱动电路还包括转接线，第一初始化信号线的断开部分通过转接线连接，且转接线所在层，位于第一初始化信号线所在层的背离第一扫描线所在层的一侧。在该设计中，相对于第一初始化信号线，转接线至第一扫描线的距离更大，从而使得该交叉处产生的电容更小，以缓解该寄生电容对像素电路产生的不利影响。例如，进一步地，转接线与第一晶体管的源极同层且同材料。例如，进一步地，转接线的宽度小于第一初始化信号线的宽度，和/或，第一扫描线的与转接线重叠的部分的宽度小于其它部分的宽度。通过该设计，可以进一步减小第一初始化信号线和第一扫描线在交叉处产生的寄生电容。

在本公开第一方面的一具体实施方式中，像素驱动电路还可以包括沿列方向延伸的多条第一辅助信号线和多条第二辅助信号线。相邻的第一初始化信号线通过第一辅助信号线连接在一起，相邻的第二初始化信号线通过第二辅助信号线连接在一起。第一辅助信号线和第二辅助信号线所在层，位于第一初始化信号线和第二初始化信号线所在层的背离衬底的一侧。通过第一辅助信号线和第二辅助信号线，可以将第一初始化信号线和第二初始化信号线设计为网状结构，从而减小驱动第一初始化信号线和第二初始化信号线时产生的压降。例如，进一步地，第一辅助信号线和第二辅助信号线与第一晶体管的源极同层且同材料。例如，进一步地，第一辅助信号线和第二辅助信号线交替排布且分别穿过不同的列的像素电路。

本公开第二方面一种显示基板，该显示基板可以包括上述第一方面中的像素驱动电路。

本公开第三方面提供一种上述第一方面的像素驱动电路的驱动方法，该驱动方法包括：向第N行的像素电路输入第一初始化信号以初始化电容；对第N行的像素电路进行数据写入并输入第二初始化信号以初始化发光器件的阳极；向第N+1行的像素电路输入第一初始化信号以初始化电容，并电性隔离位于第N行的像素电路的第二晶体管的有源层和位于第N+1行的像素电路的第一晶体管的有源层之间的连接部分；对第N+1行的像素电路进行数据写入并输入第二初始化信号以初始化发光器件的阳极；重复执行上述步骤，以依次驱动所有行的像素电路。

附图说明

图1为一种像素电路中的部分元件的平面结构示意图。

图2为一种像素电路中的部分元件的平面结构示意图，其包括图1示出的元件。

图3为本公开一实施例提供的一种像素驱动电路的平面结构示意图。

图4为图3所示像素驱动电路的区域S的部分元件的放大图。

图5为图3所示像素驱动电路的区域S的部分元件的放大图，其包括图4示出的元件。

图6为图3所示像素驱动电路的区域S的部分元件的放大图，其包括图5示出的元件。

图7为图3所示像素驱动电路包括的像素电路的电路图。

图8为图3所示像素驱动电路的部分区域的截面图。

图9至图12为本公开一实施例提供的像素电路在不同阶段的驱动示意图。

图13为本公开一实施例提供的一种像素驱动电路部分区域的平面结构示意图。

图14为图13所示像素驱动电路的S2区域的放大图。

图15为图13所示像素驱动电路的S3区域的放大图。

图16为图13所示像素驱动电路的S4区域的放大图。

图17为本公开一实施例提供的一种像素驱动电路的驱动方法的过程图。

具体实施方式

下面将结合本说明书实施例中的附图，对本说明书实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本说明书一部分实施例，而不是全部的实施例。基于本说明书中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本说明书保护的范围。

如图1和图2所示，初始化信号线(Vref1、Vref2)设置为两条的情况下，其中一条初始化信号线Vref1通过晶体管TFT-1以对像素电路中的电容进行初始化，而另一条初始化信号线Vref2通过晶体管TFT-2以对发光器件进行初始化。晶体管TFT-1的有源层以及晶体管TFT-2的有源层彼此断开(S1区域)，以避免信号施加时的干扰。但是，这使得每个像素电路中的有源层独立设计，在产品的制备过程中，有源层吸附的静电难以分散而容易在端部聚集静电，从而存在静电击穿以导致电路不良或者失效的风险。

本公开至少一个实施例提供一种像素驱动电路、像素驱动电路的驱动方法以及包括该像素驱动电路的显示基板，以至少解决上述技术问题。该显示基板还可以包括位于驱动电路层上的显示功能层。像素驱动电路包括多行和多列排布的像素电路，其中，每个像素电路包括发光器件、第一晶体管、第二晶体管和电容，第一晶体管与电容连接以用于传输第一初始化信号，第二晶体管与发光器件的阳极连接以用于传输第二初始化信号。在同一列中，位于第N行的像素电路的第二晶体管的有源层和位于第N+1行的像素电路的第一晶体管的有源层相连，且至少在对第N+1行的像素电路施加第一初始化信号时电性隔离。如此，第一晶体管和第二晶体管的有源层之间没有断开，从而可以分散静电以避免电路失效；此外，第N行的像素电路中，需要通过第二晶体管对发光器件的阳极进行初始化，而对于第N+1行的像素电路，在通过第一初始化信号线初始化电容时，第N+1行的第一扫描线(其中的分支信号线)使得第一晶体管和第二晶体管包括的有源层的连接部分为关断状态，因此上述两个初始化的进程不会相互干扰。

下面，结合附图对根据本公开至少一个实施例中的像素驱动电路和显示基板的结构进行详细的说明；此外，需要说明的是，像素驱动电路可以应用在显示基板中，因此，在下述的实施例中，通过介绍显示基板的基本结构，以同时对像素驱动电路的结构以及工作原理进行描述。

如图3至图8所示，本公开的实施例提供的显示基板10的平面区域划分为显示区11和位于显示区11至少一侧的非显示区12(例如可以称为边框区或者包括边框区)。显示基板10的实体结构包括驱动电路层100和位于驱动电路层100上的显示功能层200。

在显示区11中，驱动电路层100包括像素驱动电路，像素驱动电路包括阵列排布(例如多行和多列)在衬底300上的像素电路。像素电路可以包括多条第一扫描线Scan1、多条第一初始化信号线Vref1、多条第二初始化信号线Vref2(图7示出一完整的像素电路)，像素电路呈多行和多列排布(图5示出两行四列)，每行像素电路对应有第一扫描线Scan1、第一初始化信号线Vref1和第二初始化信号线Vref2，且每个像素电路包括第一晶体管T1、第二晶体管T2和电容C1(可称为第一电容)。

显示功能层200包括阵列排布的多个发光器件320(简称为OLED)，发光器件320为子像素的主体发光结构。发光器件320与对应的像素电路连接，以通过像素电路控制发光器件320的开关以及出光亮度，从而控制子像素的灰阶。显示功能层200还可以包括用于界定发光器件320位置的像素界定层310，发光器件320包括依次叠置在驱动电路层100上的阳极321、发光功能层322和阴极323。像素电路与发光器件320对应设置以用于控制发光器件320的发光状态(例如开关、灰阶等)。

在同一个像素电路中，发光器件OLED通过第二晶体管T2与第二初始化信号线Vref2连接，电容C1通过第一晶体管T1与第一初始化信号线Vref1连接，第一晶体管T1和第二晶体管T2的有源层彼此相连。第N+1行的像素电路中的第一晶体管T1包括的有源层和第N行的像素电路中的第二晶体管T2包括的有源层之间彼此连接(连接处称为“连接部分”)，第一扫描线Scan1包括分支信号线101，第N+1行的像素电路对应的第一扫描线Scan1的分支信号线101，延伸至第N行的像素电路和第N+1行的像素电路之间，以与该连接部分交叠，以在该交叠的位置形成虚设的隔断晶体管。如此，在第N+1行的像素电路对应的第一扫描线Scan1施加信号(例如高电压)时，分支信号线101也被施加该信号，从而可以使得隔断晶体管Tx关断，从而使得N+1行的第一晶体管T1和N+2行的第二晶体管T2的有源层之间不会传输信号，因此相邻行的驱动电路的初始化进程可以独立进行，从而不会彼此干扰。

在本公开至少一个实施例中，如图5至图7所示，像素驱动电路还可以包括多条第二扫描线Scan2和多条第三扫描线Scan3以分别控制第一晶体管T1和第二晶体管T2的开关状态。例如，每行像素电路对应有第二扫描线Scan2和第三扫描线Scan3，第二扫描线Scan2与对应行中的第一晶体管T1的栅极连接，且第三扫描线Scan3与对应行中的第二晶体管T2的栅极连接。在第一晶体管T1中，源极与第一初始化信号线Vref1连接，漏极与电容连接，在第二晶体管T2中，源极与第二初始化信号线Vref2连接，漏极与发光器件OLED的阳极连接。在对像素电路进行初始化时，通过第二扫描线Scan2和第三扫描线Scan3控制第一晶体管T1和第二晶体管T2打开，以使得电容C1和发光器件OLED的阳极的电压被初始化。

在本公开至少一个实施例中，如图7和图8所示，像素电路还包括第三晶体管T3和第四晶体管T4，第三晶体管T3配置为驱动晶体管，且像素驱动电路还包括多条电源线ELVDD和多条数据线Data。电源线ELVDD沿列方向延伸，同一列的像素电路与一条电源线ELVDD连接，且第三晶体管T3的源极与电容C1连接至电源线ELVDD，第三晶体管T3的漏极连接至阳极，第三晶体管T3的栅极与第一晶体管T1的漏极以及电容C1连接。数据线Data分别连接至像素电路中的第四晶体管T4的源极，第四晶体管T4的漏极与第三晶体管T3的源极连接，第四晶体管T4的栅极连接至第一扫描线Scan1，发光器件OLED的阴极与公共电极线ELVSS连接。

在本公开一些实施例中，像素电路可以设计为7T1C(7个晶体管和1个电容)型电路。如图7所示，像素电路还包括第五晶体管T5、第六晶体管T6和第七晶体管T7。在第五晶体管T5中，源极连接至电容C1和第一晶体管T1的漏极，漏极连接至第三晶体管T3的漏极，栅极连接至第一扫描线Scan1。在第六晶体管T6中，源极连接至电源线ELVDD和电容C1，漏极连接至第三晶体管T3的源极，第三晶体管T3通过第六晶体管T6与电源线ELVDD连接。在第七晶体管T7中，源极连接至第三晶体管T3的漏极，漏极连接至发光器件OLED的阳极，栅极连接至第六晶体管T6的栅极，第三晶体管T3通过第七晶体管T7与发光器件OLED的阳极连接。

需要说明的是，在本公开的实施例中，像素电路可以不限于设计为图7所示出的7T1C，例如还可以设计为7T2C、8T1C或其它形式的电路，具体可以根据实际工艺的需求进行设计，本公开的实施例对此不作限制。

例如，在本公开的实施例中，像素电路中还可以在发光器件OLED处设置电容C2(可称为第二电容)，该电容C2连接发光器件OLED的两端，以延迟发光器件OLED的发光(避免在低压下发光而导致无法关断，相当于提高启动电压)，并延续发光器件OLED的发光时间。该电容C2不算入像素电路类型判定中的电容计数，即，在像素电路为7T1C的情况下，像素电路可以在包括电容C1的基础上，再包括电容C2。

通过设计第一扫描线Scan1的分支信号线101以避免初始化信号之间干扰的原理可以参见图9至图11所示的像素电路的不同控制过程，其中，图9至图11示出了第N行像素电路出驱动情况。

如图9所示，在像素电路的初始化工作阶段，N+1行像素电路的电容C1和N行像素电路的发光器件OLED的阳极进行初始化，其中，第N行像素电路的第一晶体管T1打开，其它晶体管全部关闭。

如图10所示，在数据写入阶段，晶体管T2至T5打开，其它晶体管关闭。

如图11所示，发光阶段，晶体管T3、T6和T7打开，其它晶体管关闭。

根据图9至图11所示出的驱动规律，在对N行像素电路的阳极以及N+1行像素电路的电容进行初始化时，N+1行像素电路对应的扫描电路(第一至第三扫描线)时关闭的，即，第一扫描线(包括其中的分支信号线)为关态，因此，N+1行像素电路的电容和N行像素电路的阳极的初始化可以分别进行，彼此之间互不干扰。

各个像素电路的扫描电路的信号施加规律可以如图12所示，其中，Scan_1以及G1对应第1行中的像素电路，以此类推；此外，Scan1、Scan2、Scan3分别代表第一扫描信号线、第二扫描信号线和第三扫描信号线。例如，在Scan_1对应的进程中，第1行像素电路中的Scan3和第2行像素电路中的Scan2是同时打开的，即，第1行像素电路中的T2和第2行像素电路中的T2同时打开，此时对第1行像素电路中的发光器件的阳极进行初始化，且对第2行像素电路中的电容进行初始化。

如上，已经对像素电路中的基本元件的平面位置以及电路结构进行了介绍，下面，针对该些元件在显示基板中的层间位置关系进行说明。

在本公开至少一个实施例中，如图8所示，第一扫描线Scan1(例如还有第二扫描线Scan2、第三扫描线Scan2)、第一晶体管T1中的栅极、第二晶体管T2中(例如还有其它的晶体管)的栅极以及电容C1(例如，在设计为包括两个电极的情况下，此处为电容C1的下电极)同层且同材料，例如，形成该些结构的导电层(例如金属层)称为M1。第一初始化信号线Vref1和第二初始化信号线Vref2同层且同材料，例如，形成第一初始化信号线Vref1和第二初始化信号线Vref2的导电层(例如金属层)称为M2，且M2位于M1的背离衬底300的一侧。第一晶体管T1和第二晶体管T2的源极和漏极同层且同材料，例如，形成源极和漏极的导电层(例如金属层)称为M3，M3位于M2的背离衬底300的一侧。如此，在像素驱动电路的制备过程中，M1、M2、M3在不同的工艺中依次形成并分别用于制备上述对应的各个结构。

在基于上述位于不同层中的M1、M2、M3而制备的像素电路及其对应信号线(例如扫描线和初始化信号线)的情况下，各个信号线、像素电路的位置关系可以如图13所示，与第N行的像素电路对应的第一初始化信号线Vref1和第二初始化信号线Vref2分别位于第N行(例如第N行像素电路所在区域沿行方向的平分线)的两侧。与第N行的像素电路对应的第二初始化信号线、与第N+1行的像素电路对应的第一初始化信号线Vref1，位于第N行和第N+1行(例如第N+1行像素电路所在区域沿行方向的平分线)之间。与第N+1行的像素电路对应的第一初始化信号线Vref1，位于第N+1行的像素电路的第一扫描线Scan1和与第N行的像素电路对应的第二初始化信号线Vref2之间。

在本公开一些实施例中，如图13至图16所示，与第N+1行的像素电路对应的第一初始化信号线Vref1，与第N+1行的像素电路的第一扫描线Scan1包括的分支信号线101可以是交叉的。在该交叉处，第一初始化信号线Vref1与第一扫描线Scan1包括的分支信号线101之间会形成寄生电容。

在本公开至少一个实施例中，可以通过减小第一初始化信号线与第一扫描线的交叉面积，以减小两者构成的寄生电容。具体地，如图13和图16所示，第一扫描线Scan1(其包括的分支信号线101)的与第一初始化信号线Vref1重叠的部分的宽度小于其它部分的宽度，和/或，第一初始化信号线Vref1的与第一扫描线Scan1(其包括的分支信号线101)重叠的部分的宽度小于其它部分的宽度。通过该设计，可以减小第一初始化信号线Vref1和第一扫描线Scan1在交叉处产生的寄生电容，从而缓解该寄生电容对像素电路产生的不利影响。

例如，在该交叉处，初始化信号线Scan1(其包括的分支信号线101)以及第一初始化信号线Vref1的宽度可以减小为0.5～1.5微米。

在本公开至少一个实施例中，可以通过增加第一初始化信号线与第一扫描线在交叉处的间距，以减小两者构成的寄生电容。具体地，如图8、图13至图16所示，第一初始化信号线Vref1在与分支信号线101交叉的区域断开，且像素驱动电路还包括转接线102，第一初始化信号线Vref1的断开部分通过转接线102连接，且转接线102所在层(例如M3层)，位于第一初始化信号线Vref1所在层(M2层)的背离第一扫描线Scan1所在层(例如M1层)的一侧。在该设计中，相对于第一初始化信号线Vref1，转接线102至第一扫描线Scan1的距离更大，从而使得该交叉处产生的电容更小，以缓解该寄生电容对像素电路产生的不利影响。

例如，在本公开一些实施例中，转接线102与第一晶体管的源极同层且同材料，即，可以通过M3制备转接线102。

例如，在本公开一些实施例中，转接线102的宽度小于第一初始化信号线Vref1的宽度，和/或，第一扫描线Scan1的与转接线102重叠的部分的宽度小于其它部分的宽度。通过该设计，可以进一步减小第一初始化信号线Vref1和第一扫描线Scan1在交叉处产生的寄生电容。例如，在该交叉处，初始化信号线Scan1(其包括的分支信号线101)以及转接线102的宽度可以为0.5～1.5微米。

在本公开至少一个实施例中，第一初始化信号线Vref1和第二初始化信号线Vref2设计为双网状结构，以减小电阻以及驱动时的压降。如图13至图16所示，像素驱动电路还可以包括沿列方向延伸的多条第一辅助信号线Vref11和多条第二辅助信号线Vref12。相邻的第一初始化信号线Vref1通过第一辅助信号线Vref11连接在一起，相邻的第二初始化信号线Vref2通过第二辅助信号线Vref12连接在一起。第一辅助信号线Vref11和第二辅助信号线Vref12所在层，位于第一初始化信号线Vref1和第二初始化信号线Vref2所在层的背离衬底的一侧。通过第一辅助信号线Vref11和第二辅助信号线Vref12，可以将第一初始化信号线Vref1和第二初始化信号线Vref2设计为网状结构，从而减小驱动第一初始化信号线Vref1和第二初始化信号线Vref2时产生的压降。

例如，，第一辅助信号线和第二辅助信号线与第一晶体管的源极同层且同材料。例如，第一辅助信号线和第二辅助信号线通过M3制备。例如，在设置有上述转接线的情况下，第一辅助信号线和/或第二辅助信号线可以设计为包括该转接线。

例如，如图16所示，第一辅助信号线Vref11和第二辅助信号线Vref12交替排布且分别穿过不同的列的像素电路。

本公开至少一个实施例提供一种上述提及的像素驱动电路的驱动方法，如图17所示，该驱动方法包括如下步骤S110至S140。

S110，向第N行的像素电路输入第一初始化信号以初始化电容。

S120，对第N行的像素电路进行数据写入并输入第二初始化信号以初始化发光器件的阳极；此外，向第N+1行的像素电路输入第一初始化信号以初始化电容，并电性隔离位于第N行的像素电路的第二晶体管的有源层和位于第N+1行的像素电路的第一晶体管的有源层之间的连接部分。

S130，对第N+1行的像素电路进行数据写入并输入第二初始化信号以初始化发光器件的阳极。

S140，重复执行上述步骤，以依次驱动所有行的像素电路。

上述步骤S110至S140的各个进程中所对应的像素电路中的各个晶体管的开关状态以及不同像素电路之间的驱动方式，可以参见前述关于附图9至12所示的实施例中的相关说明，在此不作赘述。

例如，本公开至少一个实施例中，该显示基板还可以包括其它辅助功能结构，例如，显示基板的出光侧还可以设置有盖板，盖板可以位于显示基板的最外侧。

例如，显示基板可以为电视、数码相机、手机、手表、平板电脑、笔记本电脑、导航仪等任何具有显示功能的产品或者部件。

以上所述仅为本说明书的较佳实施例而已，并不用以限制本说明书，凡在本说明书的精神和原则之内，所作的任何修改、等同替换等，均应包含在本说明书的保护范围之内。

Claims (12)

1.一种像素驱动电路，其特征在于，包括衬底以及在所述衬底上多行和多列排布的像素电路，其中，每个所述像素电路包括发光器件、第一晶体管、第二晶体管和电容，

所述第一晶体管与所述电容连接以用于传输第一初始化信号，所述第二晶体管与所述发光器件的阳极连接以用于传输第二初始化信号，以及

在同一列中，位于第N行的所述像素电路的所述第二晶体管的有源层和位于第N+1行的所述像素电路的所述第一晶体管的有源层相连，且至少在对第N+1行的所述像素电路施加所述第一初始化信号时电性隔离。

2.根据权利要求1所述的像素驱动电路，其特征在于，每行的所述像素电路包括第一扫描信号线，所述第一扫描信号线包括分支信号线，

在同一列中，位于第N行的所述像素电路的所述第二晶体管和位于第N+1行的所述像素电路的所述第一晶体管的有源层的相连部分与第N+1行像素电路所述分支信号线在所述衬底的正投影重叠，以构成隔断晶体管，以及

在驱动第N+1行的所述像素电路的所述第一扫描信号线的情况下，位于第N行的所述像素电路的所述第二晶体管和位于第N+1行的所述像素电路的所述第一晶体管之间的所述隔断晶体管关断。

3.根据权利要求2所述的像素驱动电路，其特征在于，还包括：

多条用于传输第一初始化信号的第一初始化信号线和多条用于传输第二初始化信号的第二初始化信号线，所述电容通过所述第一晶体管与所述第一初始化信号线连接，所述发光器件通过所述第二晶体管与所述第二初始化信号线连接；

多条第二扫描线和多条第三扫描线，其中，每行所述像素驱动电路对应有所述第二扫描线和所述第三扫描线，所述第二扫描线与对应行中的所述第一晶体管的栅极连接，且所述第三扫描线与对应行中的所述第二晶体管的栅极连接；

其中，在所述第一晶体管中，源极与所述第一初始化信号线连接，漏极与所述电容连接，以及

在所述第二晶体管中，源极与所述第二初始化信号线连接，漏极与所述发光器件的阳极连接。

4.根据权利要求3所述的像素驱动电路，其特征在于，所述像素驱动电路包括第三晶体管和第四晶体管，其中，所述第三晶体管配置为驱动晶体管，且所述显示基板还包括：

多条电源线，沿列方向延伸，其中，同一列的所述像素驱动电路与一条所述电源线连接，且所述第三晶体管的源极与所述电容连接至所述电源线，所述第三晶体管的漏极连接至所述阳极，所述第三晶体管的栅极与所述第一晶体管的漏极以及所述电容连接；以及

多条数据线，分别连接至所述像素驱动电路中的所述第四晶体管的源极，其中，所述第四晶体管的漏极与所述第三晶体管的源极连接，所述第四晶体管的栅极连接至所述第一扫描线；

优选地，所述像素驱动电路还包括第五晶体管、第六晶体管和第七晶体管，在所述第五晶体管中，源极连接至所述电容和所述第一晶体管的漏极，漏极连接至所述第三晶体管的漏极，栅极连接至所述第一扫描线，在所述第六晶体管中，源极连接至所述电源线和所述电容，漏极连接至所述第三晶体管的源极，所述第三晶体管通过所述第六晶体管与所述电源线连接，在所述第七晶体管中，源极连接至所述第三晶体管的漏极，漏极连接至所述阳极，栅极连接至所述第六晶体管的栅极，所述第三晶体管通过所述第七晶体管与所述阳极连接。

5.根据权利要求1至4中任一项所述的像素驱动电路，其特征在于，位于同一列中且相邻的所述像素电路的所述有源层彼此相连，位于不同列的所述像素电路的所述有源层断开。

6.根据权利要求3至4中任一项所述的像素驱动电路，其特征在于，所述第一扫描线、所述第一晶体管中的栅极、所述第二晶体管中的栅极以及所述电容同层且同材料，

所述第一初始化信号线和所述第二初始化信号线同层且同材料，且所述第一初始化信号线所在层，位于所述第一扫描线所在层的背离所述衬底的一侧，以及

所述第一晶体管和所述第二晶体管的源极和漏极同层且同材料，且所在层位于所述第一初始化信号线所在层的背离所述衬底的一侧。

7.根据权利要求6所述的像素驱动电路，其特征在于，

与第N行的所述像素驱动电路对应的所述第一初始化信号线和所述第二初始化信号线分别位于第N行的两侧，

与第N行的所述像素驱动电路对应的所述第二初始化信号线、与第N+1行的所述像素驱动电路对应的所述第一初始化信号线，位于第N行和第N+1行之间，以及

与第N+1行的所述像素驱动电路对应的所述第一初始化信号线，位于第N+1行的所述像素驱动电路的所述第一扫描线和与第N行的所述像素驱动电路对应的所述第二初始化信号线之间。

8.根据权利要求7所述的像素驱动电路，其特征在于，

与第N+1行的所述像素驱动电路对应的所述第一初始化信号线，与第N+1行的所述像素驱动电路的所述第一扫描线包括的所述分支信号线交叉。

9.根据权利要求8所述的像素驱动电路，其特征在于，

所述第一扫描线的与所述第一初始化信号线重叠的部分的宽度小于其它部分的宽度，和/或，所述第一初始化信号线的与所述第一扫描线重叠的部分的宽度小于其它部分的宽度；或者

所述第一初始化信号线在与所述分支信号线交叉的区域断开，且所述显示基板还包括转接线，所述第一初始化信号线的断开部分通过所述转接线连接，且所述转接线所在层，位于所述第一初始化信号线所在层的背离所述第一扫描线所在层的一侧，优选地，所述转接线与所述第一晶体管的源极同层且同材料，优选地，所述转接线的宽度小于所述第一初始化信号线的宽度，和/或，所述第一扫描线的与所述转接线重叠的部分的宽度小于其它部分的宽度。

10.根据权利要求7所述的像素驱动电路，其特征在于，还包括沿列方向延伸的多条第一辅助信号线和多条第二辅助信号线，其中，

相邻的所述第一初始化信号线通过所述第一辅助信号线连接在一起，相邻的所述第二初始化信号线通过所述第二辅助信号线连接在一起，以及

所述第一辅助信号线和所述第二辅助信号线所在层，位于所述第一初始化信号线和所述第二初始化信号线所在层的背离所述衬底的一侧；

优选地，所述第一辅助信号线和所述第二辅助信号线与所述第一晶体管的源极同层且同材料；

优选地，所述第一辅助信号线和所述第二辅助信号线交替排布且分别穿过不同的列的所述像素驱动电路。

11.一种显示基板，其特征在于，包括权利要求1至10中任一项所述的像素驱动电路。

12.一种基于权利要求1至10中任一项所述的像素驱动电路的驱动方法，其特征在于，包括：

向第N行的所述像素电路输入第一初始化信号以初始化所述电容；

对第N行的所述像素电路进行数据写入并输入第二初始化信号以初始化所述发光器件的阳极，向第N+1行的所述像素电路输入第一初始化信号以初始化所述电容，并电性隔离所述位于第N行的所述像素电路的所述第二晶体管的有源层和位于第N+1行的所述像素电路的所述第一晶体管的有源层之间的连接部分；

对第N+1行的所述像素电路进行数据写入并输入第二初始化信号以初始化所述发光器件的阳极；以及

重复执行上述步骤，以依次驱动所有行的所述像素电路。