CN117009163B - Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置 - Google Patents

Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置 Download PDF

Info

Publication number
CN117009163B
CN117009163B CN202311283435.7A CN202311283435A CN117009163B CN 117009163 B CN117009163 B CN 117009163B CN 202311283435 A CN202311283435 A CN 202311283435A CN 117009163 B CN117009163 B CN 117009163B
Authority
CN
China
Prior art keywords
arinc717
bus
interface chip
chip
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311283435.7A
Other languages
English (en)
Other versions
CN117009163A (zh
Inventor
宋俊飞
刘诚睿
杨花卫
张雪明
杨博
付福祥
毛星杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Zhongfei Aviation Test Technology Development Co ltd
Original Assignee
Xi'an Zhongfei Aviation Test Technology Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Zhongfei Aviation Test Technology Development Co ltd filed Critical Xi'an Zhongfei Aviation Test Technology Development Co ltd
Priority to CN202311283435.7A priority Critical patent/CN117009163B/zh
Publication of CN117009163A publication Critical patent/CN117009163A/zh
Application granted granted Critical
Publication of CN117009163B publication Critical patent/CN117009163B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2289—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing by configuration test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本公开提供ARINC717总线仿真信号源、信号仿真和采集板卡调试方法及装置，涉及航空测试技术领域，具体包括：第一接口芯片，逻辑芯片，ARINC717接口芯片；第一接口芯片与逻辑芯片连接，逻辑芯片与ARINC717接口芯片连接；第一接口芯片用于接收上位机下发的配置信息并向逻辑芯片传输配置信息；逻辑芯片用于根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；逻辑芯片还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧。本公开可以提升对总线采集板卡进行测试与故障排除的便捷度，提高对总线采集板卡进行测试与故障排除的效率，便于记载总线采集板卡的故障数据。

Description

ARINC717总线仿真信号源、信号仿真和采集板卡调试方法及 装置
技术领域
本公开涉及航空测试技术领域，具体涉及数据传输、数据编码等技术领域，可应用于对总线采集板卡进行调试和故障排除的场景下，尤其涉及一种ARINC717总线仿真信号源。
背景技术
飞行数据采集器涉及各种采集板卡，目前在使用各种型号的飞行数据采集器过程中，会涉及各种总线数据的测试与采集。总线是一种用于在计算机内部不同组件之间传输数据和信号的物理通道，可以将中央处理器（central processing unit，CPU）、内存、输入输出设备等各个组件连接起来，使它们能够相互通信和交换数据。针对每种总线的数据采集都需要对应的采集板卡，可称为总线采集板卡，对总线采集板卡进行测试和故障排除是飞行试验工程的重要步骤。
目前对总线采集板卡进行测试和故障排除的方式是：通过可拆卸方式为总线采集板卡切换不同的连接器以适配不同总线，并使用220V供电的实验室信号源模拟总线信号以进行测试和故障排除。
但目前对总线采集板卡进行测试和故障排除的方式效率较低、操作繁琐。
发明内容
本公开提供了一种ARINC717总线仿真信号源，可以提升对总线采集板卡进行测试与故障排除的便捷度，提高对总线采集板卡进行测试与故障排除的效率，便于记载总线采集板卡的故障数据。
根据本公开的第一方面，提供了一种ARINC717总线仿真信号源，包括：第一接口芯片，逻辑芯片，ARINC717接口芯片；第一接口芯片与逻辑芯片连接，逻辑芯片与ARINC717接口芯片连接；第一接口芯片，用于接收上位机下发的配置信息并向逻辑芯片传输配置信息；逻辑芯片，用于根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；逻辑芯片，还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧。
一些可能的实现方式中，所述ARINC717总线仿真信号源还包括：电平转换模块；电平转换模块分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接；电平转换模块，用于为ARINC717总线仿真信号源供电。
一些可能的实现方式中，所述电平转换模块用于接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，分别为逻辑芯片及ARINC717接口芯片供电。
一些可能的实现方式中，所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块、ARINC717接口芯片驱动模块；第一接口模块用于与第一接口芯片通信，接收第一接口芯片传输的配置信息；配置模块用于根据配置信息对ARINC717总线协议的传输参数进行配置；数据产生模块用于按照配置后的传输参数和ARINC717总线协议产生数据帧；编码时钟产生模块用于按照配置后的传输参数和ARINC717总线协议产生编码时钟；ARINC717接口芯片驱动模块用于与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧。
一些可能的实现方式中，所述逻辑芯片，还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧。
一些可能的实现方式中，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
根据本公开的第二方面，提供了一种ARINC717总线信号仿真方法，所述方法包括：通过第一接口芯片接收上位机下发的配置信息；通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
一些可能的实现方式中，所述方法还包括：通过分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接的电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，分别为逻辑芯片及ARINC717接口芯片供电以实现为ARINC717总线仿真信号源供电。
一些可能的实现方式中，所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟，包括：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
一些可能的实现方式中，所述逻辑芯片还包括ARINC717接口芯片驱动模块，通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号，包括：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
一些可能的实现方式中，所述通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号，还包括：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号。
一些可能的实现方式中，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
根据本公开的第三方面，提供了一种ARINC717总线采集板卡调试方法，所述方法包括：通过第一方面和第二方面任一项所述的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号；向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试。
一些可能的实现方式中，所述ARINC717总线仿真信号源包括第一接口芯片，逻辑芯片，ARINC717接口芯片，所述通过第一方面和第二方面任一项所述的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号，包括：通过第一接口芯片接收上位机下发的配置信息；通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
一些可能的实现方式中，所述ARINC717总线仿真信号源还包括电平转换模块，所述方法还包括：通过电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，为ARINC717总线仿真信号源供电。
一些可能的实现方式中，所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，所述通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟，包括：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
一些可能的实现方式中，所述逻辑芯片包括ARINC717接口芯片驱动模块，所述通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号，包括：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
一些可能的实现方式中，所述通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号，包括：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
一些可能的实现方式中，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
一些可能的实现方式中，所述向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试，包括：向ARINC717总线测试系统输入仿真信号；将仿真ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；根据对比结果确定仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；根据仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
根据本公开的第四方面，提供了一种ARINC717总线信号仿真装置，所述装置包括：收发单元、配置单元、仿真单元。
收发单元，用于通过第一接口芯片接收上位机下发的配置信息；
配置单元，用于通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；
仿真单元，用于通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
可选地，所述装置还包括：供电单元。供电单元，用于通过分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接的电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，分别为逻辑芯片及ARINC717接口芯片供电以实现为ARINC717总线仿真信号源供电。
可选地，配置单元，具体用于：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
可选地，仿真单元，具体用于：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
可选地，仿真单元，具体用于：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号。
可选地，数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
根据本公开的第五方面，提供了一种ARINC717总线采集板卡调试装置，所述装置包括：获取单元、调试单元。
获取单元，用于通过上述实施例中的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号；
调试单元，用于向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试。
可选地，获取单元，具体用于：通过第一接口芯片接收上位机下发的配置信息；通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，获取单元，还用于：通过电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，为ARINC717总线仿真信号源供电。
可选地，获取单元，具体用于：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
可选地，获取单元，具体用于：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，获取单元，具体用于：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
可选地，调试单元，具体用于：向ARINC717总线测试系统输入仿真信号；将仿真ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；根据对比结果确定仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；根据仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
根据本公开的第六方面，提供了一种电子设备，包括：至少一个处理器；以及与至少一个处理器通信连接的存储器；其中，存储器存储有可被至少一个处理器执行的指令，指令被至少一个处理器执行，以使至少一个处理器能够执行如第二方面或者第三方面所述的方法。
根据本公开的第七方面，提供了一种存储有计算机指令的非瞬时计算机可读存储介质，计算机指令用于使计算机执行根据第二方面或者第三方面所述的方法。
根据本公开的第八方面，提供了一种计算机程序产品，包括计算机程序，计算机程序在被处理器执行时实现根据第二方面或者第三方面所述的方法。
应当理解，本部分所描述的内容并非旨在标识本公开的实施例的关键或重要特征，也不用于限制本公开的范围。本公开的其它特征将通过以下的说明书而变得容易理解。
附图说明
附图用于更好地理解本方案，不构成对本公开的限定。其中：
图1为本公开实施例提供的ARINC717总线仿真信号源的原理示意图；
图2为本公开实施例提供的电平转换电路原理图；
图3为本公开实施例提供的逻辑芯片的原理示意图；
图4为本公开实施例提供的ARINC717总线信号仿真方法的流程示意图；
图5为本公开实施例提供的ARINC717总线仿真信号源的数据帧格式原理图；
图6本公开实施例提供的ARINC717总线采集板卡调试方法的流程示意图；
图7为本公开实施例提供的ARINC717总线信号仿真装置的组成示意图；
图8为本公开实施例提供的ARINC717总线采集板卡调试装置的组成示意图；
图9为本公开实施例提供的可以用来实施本公开的实施例的示例电子设备900的示意性框图。
具体实施方式
以下结合附图对本公开的示范性实施例做出说明，其中包括本公开实施例的各种细节以助于理解，应当将它们认为仅仅是示范性的。因此，本领域普通技术人员应当认识到，可以对这里描述的实施例做出各种改变和修改，而不会背离本公开的范围和精神。同样，为了清楚和简明，以下的描述中省略了对公知功能和结构的描述。
应当理解，在本公开各实施例中，字符“/”一般表示前后关联对象是一种“或”的关系。术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
飞行数据采集器涉及各种采集板卡，目前在使用各种型号的飞行数据采集器过程中，会涉及各种总线数据的测试与采集。总线是一种用于在计算机内部不同组件之间传输数据和信号的物理通道，可以将中央处理器（central processing unit，CPU）、内存、输入输出设备等各个组件连接起来，使它们能够相互通信和交换数据。针对每种总线的数据采集都需要对应的采集板卡，可称为总线采集板卡，对总线采集板卡进行测试和故障排除是飞行试验工程的重要步骤。
目前对总线采集板卡进行测试和故障排除的方式是：通过可拆卸方式为总线采集板卡切换不同的连接器以适配不同总线，并使用220V供电的实验室信号源模拟总线信号以进行测试和故障排除。
但目前对总线采集板卡进行测试和故障排除的方式效率较低、操作繁琐。
示例性地，测试是飞行试验工程的重要环节，是飞行试验顺利进行的基础。目前使用各种型号通用数据采集器过程中，涉及各种总线数据的测试与采集，每种总线的采集都需要对应的总线采集板卡，ARINC717总线就是飞行总线中重要一种，为配合ARINC717总线采集板卡的调试，很有必要研制一款便携易用的ARINC717总线仿真信号源。随着飞行总线种类的不断完善，需要测试和调试的工作也越来越多，在对总线采集板卡进行测试和故障排除时涉及连接器的拆卸与恢复，对测试工作带来极大的不便。
在此背景技术下，本公开提供了一种ARINC717总线仿真信号源，可以提升对总线采集板卡进行测试与故障排除的便捷度，提高对总线采集板卡进行测试与故障排除的效率，便于记载总线采集板卡的故障数据。
示例性实施例中，本公开实施例提供一种ARINC717总线仿真信号源，可以用于仿真ARINC717总线信号。
图1为本公开实施例提供的ARINC717总线仿真信号源的原理示意图。如图1所示，该ARINC717总线仿真信号源可以包括：电平转换模块，第一接口芯片，逻辑芯片，ARINC717接口芯片。
电平转换模块分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接，第一接口芯片与逻辑芯片连接，逻辑芯片与ARINC717接口芯片连接。电平转换模块，用于为信号源系统供电；第一接口芯片，用于接收上位机下发的配置信息并向逻辑芯片发送配置信息；逻辑芯片，用于根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；逻辑芯片，还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧。
其中，第一接口芯片可以是通用串行总线（universal serial bus，USB）接口芯片，逻辑芯片可以是现场可编程门阵列（field programmable gate array，FPGA）芯片。
示例性地，上位机可以通过两条数据线与ARINC717总线仿真信号源连接，一条用于供电，将5V电源利用该数据线通过USB接口向电平转换模块传输，5V电源直接为USB接口芯片供电，同时经过LTC3406、LT1962、SPX1117芯片依次转化为1.2V，2.5V，3.3V，分别为逻辑芯片及ARINC717接口芯片供电，从而为整个信号源系统供电，使各个芯片接收到的电源电压与自身更匹配，从而保证ARINC717总线仿真信号源正常工作，参考图2，图2为本公开实施例提供的电平转换电路原理图。另一条用于传输数据，也即用于实现对ARINC717总线仿真信号源的配置，对第一接口芯片可以通过该数据线接收上位机下发的配置信息并发送给逻辑芯片，本公开的配置信息可以包括位速率、码型、同步头等，逻辑芯片接收第一接口芯片发送的配置信息，根据接收到的配置信息对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟，ARINC717总线协议的传输参数可以包括帧长、速率等，其中，上位机中可以设置cypres官方提供的上位机软件。逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧。其中，当第一接口芯片是USB接口芯片时，USB接口芯片可以选用赛普拉斯（CYPRESS）的CY768103A，该芯片内嵌480Mbits/s的收发器，及可在48MHz时钟下工作的8051控制器，且拥有4个存储器（first input first output，FIFO），可以通过与上位机和逻辑芯片通信，接收上位机下发的配置信息并传输给信号源，实现上位机对信号源的配置。
本公开提出了一种ARINC717总线仿真信号源，该ARINC717总线仿真信号源可以包括：电平转换模块，第一接口芯片，逻辑芯片，ARINC717接口芯片。电平转换模块分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接，第一接口芯片与逻辑芯片连接，逻辑芯片与ARINC717接口芯片连接。电平转换模块，用于为信号源系统供电；第一接口芯片，用于接收上位机下发的配置信息并向逻辑芯片发送配置信息；逻辑芯片，用于根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；逻辑芯片，还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧。该ARINC717总线仿真信号源体积小、功耗低，弥补了市场上该产品的空缺，且仅使用笔记本电脑通过USB口就能完成设备的供电（5V）和配置，还可将设备嵌入到加固式手持平板电脑内，直接通过触屏操作进行配置，相比需使用220V供电的实验室信号源，解决了现场检测不便的问题。同时，该ARINC717总线仿真信号源还可以仿真ARINC717总线的信号，根据ARINC717总线的仿真信号对ARINC717总线采集板卡进行调试，能够提升对总线采集板卡进行测试与故障排除的便捷度，提高对总线采集板卡进行测试与故障排除的效率，便于记载总线采集板卡的故障数据。
图3为本公开实施例提供的逻辑芯片的原理示意图。如图3所示，该逻辑芯片可以包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块、ARINC717接口芯片驱动模块。
第一接口模块用于与第一接口芯片通信，接收第一接口芯片发送的配置信息；配置模块用于根据配置信息对ARINC717总线协议的传输参数进行配置；数据产生模块用于按照配置后的传输参数和ARINC717总线协议产生数据帧；编码时钟产生模块用于按照配置后的传输参数和ARINC717总线协议产生编码时钟；ARINC717接口芯片驱动模块用于与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧。
其中，该逻辑芯片可以是FPGA芯片。
示例性地，该逻辑芯片的第一接口模块与第一接口芯片通信，接收第一接口芯片发送的配置信息并向配置模块传输第一接口芯片所发送的配置信息；配置模块接收第一接口芯片发送的配置信息并根据接收到的配置信息对ARINC717总线协议的传输参数进行配置，并向数据产生模块和编码时钟产生模块发送配置后传输参数；数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟；产生数据帧和编码时钟后，ARINC717接口芯片驱动模块驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧。
本实施例通过限定逻辑芯片可以包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块、ARINC717接口芯片驱动模块。第一接口模块用于与第一接口芯片通信，接收第一接口芯片发送的配置信息；配置模块用于根据配置信息对ARINC717总线协议的传输参数进行配置；数据产生模块用于按照配置后的传输参数和ARINC717总线协议产生数据帧；编码时钟产生模块用于按照配置后的传输参数和ARINC717总线协议产生编码时钟；ARINC717接口芯片驱动模块用于与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧。可以通过逻辑芯片根据配置信息对ARINC717总线协议的传输参数进行配置，按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号，通过ARINC717总线仿真信号对总线采集板卡进行测试，不需要再通过拆卸连接器的方式对总线采集板卡进行测试，提高了对总线采集板卡进行测试的效率。
一些实施例中，逻辑芯片还用于驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧。
示例性地，两种电平形式为B帧金字塔型预测结构（hierarchical b picture，HBP）和双极性归零码（bipolar return to zero，BPRZ），对于HBP码，在一个位时内1/2位时处有电平的变化即为逻辑1，包括由低电平向高电平跳变或由高电平向低电平跳变，在一个位时内电平不发生变化即为逻辑0，位与位之间电平总是发生变化。对于BPRZ码，在一个位时内1/2位时处由高电平变为低电平即为逻辑1，由低电平设为高电平即为逻辑0。
本实施例限定了以HBP和BPRZ两种电平形式发送数据帧，HBP和BPRZ都采用了差分信号传输，可以有效地抵御电磁干扰和噪声，同时这两种电平形式支持高速数据传输，提高了传输速率，HBP和BPRZ的电平变化也较少，对信号传输线的要求较低，可以减少传输线的功耗和成本。
示例性实施例中，本公开实施例还提供一种ARINC717总线信号仿真方法，可以仿真ARINC717总线的信号。
示例性地，该ARINC717总线信号仿真方法的执行主体可以是计算机或服务器，或者还可以是其他具有数据处理能力的设备。在此对该方法的执行主体不作限制。
一些实施例中，服务器可以是单独的一个服务器，或者，也可以是由多个服务器构成的服务器集群。部分实施方式中，服务器集群还可以是分布式集群。本公开对服务器的具体实现方式也不作限制。
图4为本公开实施例提供的ARINC717总线信号仿真方法的流程示意图。如图4所示，该方法可以包括S401-S403。
S401、通过第一接口芯片接收上位机下发的配置信息。
其中，配置信息为默认配置信息或者预设配置信息，预设配置信息是用户根据实际场景需求设定的。
示例性地，该ARINC717总线信号仿真方法应用于ARINC717总线仿真信号源上，ARINC717总线仿真信号源包括电平转换模块，第一接口芯片，逻辑芯片，ARINC717接口芯片，电平转换模块分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接，第一接口芯片与逻辑芯片连接，逻辑芯片与ARINC717接口芯片连接。
示例地，ARINC717总线仿真信号源可以与上位机连接，上位机储存有默认配置信息，在ARINC717总线仿真信号源开机之后，可以判断是否需要配置信息，如果是，用户可以通过上位机输入位速率、码型、同步头等配置信息，实现对ARINC717总线仿真信号源的配置，也即，本公开的配置信息可以包括位速率、码型、同步头等。如果否，则上位机直接为ARINC717总线仿真信号源下发其存储的默认配置信息，默认配置信息可以是第一次使用该信号源时配置的信息。
S402、通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟。
示例性地，ARINC717定义了一个数字型飞行数据记录器以及其输入和输出。它取代了旧的基于模拟信号输入的ARINC573，能记录更多数据和实时记录。ARINC717规范是ARINC573的扩展形式，采用“超级帧”和增加记录速度至128/256WPS的方法扩大记录参数，把模拟数据或转换后的数字信号记录在磁介质上。逻辑芯片在接收到第一接口芯片传输的配置信息后，可以根据接收到的配置信息对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议，根据预设的数据编码和组帧方式，在符合ARINC717协议的基础上，对每一子帧的数据进行独特的编码，得到编码时钟和数据帧。本公开的配置信息可以包括位速率、码型、同步头等，ARINC717总线协议的传输参数可以包括帧长、速率等。
S403、通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
示例性地，在对数据进行编码得到数据帧后，可以通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号。HBP和BPRZ两种电平形式的说明可以参考上述实施例中关于HBP和BPRZ两种电平形式的介绍，此处不再赘述。
本实施首先通过第一接口芯片接收上位机下发的配置信息，然后通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟，最后通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。能够仿真出ARINC717总线信号，为根据ARINC717总线的仿真信号调试总线采集板卡提供数据支持，从而提升对总线采集板卡进行测试与故障排除的便捷度，提高对总线采集板卡进行测试与故障排除的效率，便于记载总线采集板卡的故障数据。
一些实施例中，数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
示例性地，图5为本公开实施例提供的仿真信号源的数据帧格式原理图。如图5所示，信号源所产生和发送的数据帧组成为：一个主帧包括四个子帧，每个子帧为1秒时间，每个子帧由32、64、128、256、512、1024、2048、4096、8192字组成，每个字由12位组成，每个子帧的第一个字均为同步字，四个子帧的同步字分别为0x247、0x5B8、0xA47、0xDB8。每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的12位分别为：比特（binary digit，bit）12~11为子帧计数，bit1~4循环递加；bit10~9为预留位，可以根据实际需要填充管道号或码型标志，bit7~1为0~255循环递加。
本实施例通过限定数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加，可以提高对采集器数据进行检查的效率和准确性。
示例性实施例中，本公开实施例还提供一种ARINC717总线采集板卡调试方法，可以利用前述实施例中的ARINC717总线仿真信号源，按照前述实施例中的ARINC717总线信号仿真方法，仿真ARINC717总线的信号，并根据仿真的信号对ARINC717总线采集板卡进行调试。
示例性地，该ARINC717总线采集板卡调试方法的执行主体可以是计算机或服务器，或者还可以是其他具有数据处理能力的设备。在此对该方法的执行主体不作限制。
一些实施例中，服务器可以是单独的一个服务器，或者，也可以是由多个服务器构成的服务器集群。部分实施方式中，服务器集群还可以是分布式集群。本公开对服务器的具体实现方式也不作限制。
图6本公开实施例提供的ARINC717总线采集板卡调试方法的流程示意图。如图6所示，该方法可以包括S601-S602。
S601、通过上述实施例中的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号。
S602、向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试。
示例性地，通过上述实施例中的ARINC717总线仿真信号源获取ARINC717总线的仿真信号，获取ARINC717总线的仿真信号的具体方法可以参考前述实施例中通过ARINC717总线仿真信号源仿真ARINC717总线信号的方法，此处不再赘述。向ARINC717总线测试系统输入仿真信号，将仿真ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；根据得到的对比结果确定仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；根据仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
基于上述实施例，示例地，ARINC717总线仿真信号源所产生和发送的数据帧组成为：一个主帧包括四个子帧，每个子帧为1秒时间，每个子帧由32、64、128、256、512、1024、2048、4096、8192字组成，每个字由12位组成，每个子帧的第一个字均为同步字，四个子帧的同步字分别为0x247、0x5B8、0xA47、0xDB8。每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的12位分别为：bit12~11为子帧计数，bit1~4循环递加；bit10~9为预留位，可以根据实际需要填充管道号或码型标志，bit7~1为0~255循环递加。通过循环递加的方式进行编码，将输出的数据帧与信号源设定的帧格式对比时，可以清晰的检查出输出的数据帧是否缺字，如果缺字，可以快速的检查出数据帧的哪个位置缺字。
本实施例通过上述实施例的ARINC717总线仿真信号源获取ARINC717总线的仿真信号，并向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试。能够简便地检查出采集到的数据是否丢字以及所丢数据的内容和位置，便于记载总线采集板卡的故障数据并对ARINC717总线采集板卡进行调试。
示例性实施例中，本公开实施例还提供一种ARINC717总线信号仿真装置，可以用于实现如前述实施例的ARINC717总线信号仿真方法。图7为本公开实施例提供的ARINC717总线信号仿真装置的组成示意图。如图7所示，该装置可以包括：收发单元701、配置单元702、仿真单元703。
收发单元701，用于通过第一接口芯片接收上位机下发的配置信息；
配置单元702，用于通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；
仿真单元703，用于通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
可选地，如图7所示，该装置可以包括：供电单元704。
供电单元704，用于通过分别与第一接口芯片、逻辑芯片、ARINC717接口芯片连接的电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，分别为逻辑芯片及ARINC717接口芯片供电以实现为ARINC717总线仿真信号源供电。
可选地，配置单元702，具体用于：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
可选地，仿真单元703，具体用于：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号。
可选地，仿真单元703，具体用于：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号。
可选地，数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
示例性实施例中，本公开实施例还提供一种ARINC717总线采集板卡调试装置，可以用于实现如前述实施例的ARINC717总线采集板卡调试方法。图8为本公开实施例提供的ARINC717总线信号仿真装置的组成示意图，如图8所示，该装置可以包括：获取单元801、调试单元802。
获取单元801，用于通过上述实施例中的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号；
调试单元802，用于向ARINC717总线测试系统输入仿真信号，对ARINC717总线采集板卡进行调试。
可选地，获取单元801，具体用于：通过第一接口芯片接收上位机下发的配置信息；通过与第一接口芯片连接的逻辑芯片，根据配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和ARINC717总线协议产生数据帧和编码时钟；通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，获取单元801，还用于：通过电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将5V电源依次转化为1.2V，2.5V，3.3V，为ARINC717总线仿真信号源供电。
可选地，获取单元801，具体用于：通过第一接口模块接收第一接口芯片传输的配置信息；通过配置模块根据配置信息对ARINC717总线协议的传输参数进行配置；通过数据产生模块按照配置后的传输参数和ARINC717总线协议产生数据帧；通过编码时钟产生模块按照配置后的传输参数和ARINC717总线协议产生编码时钟。
可选地，获取单元801，具体用于：通过ARINC717接口芯片驱动模块与ARINC717接口芯片通信，驱动ARINC717接口芯片根据编码时钟并按照ARINC717总线协议发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，获取单元801，具体用于：通过逻辑芯片驱动ARINC717接口芯片，根据编码时钟并按照ARINC717总线协议以HBP和BPRZ两种电平形式发送数据帧，以仿真ARINC717总线信号并获取ARINC717总线的仿真信号。
可选地，数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，数据字的第1至7位循环递加。
可选地，调试单元802，具体用于：向ARINC717总线测试系统输入仿真信号；将仿真ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；根据对比结果确定仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；根据仿真ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
本公开的技术方案中，所涉及的用户个人信息的获取，存储和应用等，均符合相关法律法规的规定，且不违背公序良俗。
根据本公开的实施例，本公开还提供了一种电子设备、一种可读存储介质、一种计算机程序产品。
示例性实施例中，电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行如以上实施例所述的方法。
示例性实施例中，可读存储介质可以是存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行根据以上实施例所述的方法。
示例性实施例中，计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现根据以上实施例所述的方法。
图9示出了可以用来实施本公开的实施例的示例电子设备900的示意性框图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本公开的实现。
如图9所示，电子设备900包括计算单元901，其可以根据存储在只读存储器（ROM）902中的计算机程序或者从存储单元908加载到随机访问存储器（RAM）903中的计算机程序，来执行各种适当的动作和处理。在RAM 903中，还可存储电子设备900操作所需的各种程序和数据。计算单元901、ROM 902以及RAM 903通过总线904彼此相连。输入/输出（I/O）接口905也连接至总线904。
电子设备900中的多个部件连接至I/O接口905，包括：输入单元906，例如键盘、鼠标等；输出单元907，例如各种类型的显示器、扬声器等；存储单元908，例如磁盘、光盘等；以及通信单元909，例如网卡、调制解调器、无线通信收发机等。通信单元909允许电子设备900通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
计算单元901可以是各种具有处理和计算能力的通用和/或专用处理组件。计算单元901的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的计算单元、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。计算单元901执行上文所描述的各个方法和处理，例如数据处理方法。例如，在一些实施例中，数据处理方法可被实现为计算机软件程序，其被有形地包含于机器可读介质，例如存储单元908。在一些实施例中，计算机程序的部分或者全部可以经由ROM 902和/或通信单元909而被载入和/或安装到电子设备900上。当计算机程序加载到RAM 903并由计算单元901执行时，可以执行上文描述的数据处理方法的一个或多个步骤。备选地，在其他实施例中，计算单元901可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行数据处理方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、现场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本公开的方法的程序代码可以采用一个或多个编程语言的任何组合来编写。这些程序代码可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器或控制器，使得程序代码当由处理器或控制器执行时使流程图和/或框图中所规定的功能/操作被实施。程序代码可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本公开的上下文中，机器可读介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的程序。机器可读介质可以是机器可读信号介质或机器可读储存介质。机器可读介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在计算机上实施此处描述的系统和技术，该计算机具有：用于向用户显示信息的显示装置（例如，阴极射线管（CRT）或者液晶显示器（LCD）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给计算机。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）和互联网。
计算机系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，也可以为分布式系统的服务器，或者是结合了区块链的服务器。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本公开中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本公开公开的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本公开保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本公开的精神和原则之内所作的修改、等同替换和改进等，均应包含在本公开保护范围之内。

Claims (32)

1.一种ARINC717总线仿真信号源，其特征在于，包括：第一接口芯片，逻辑芯片，ARINC717接口芯片；
所述第一接口芯片与所述逻辑芯片连接，所述逻辑芯片与所述ARINC717接口芯片连接；
所述第一接口芯片，用于接收上位机下发的配置信息并向所述逻辑芯片传输所述配置信息；
所述逻辑芯片，用于根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟；
所述逻辑芯片，还用于驱动所述ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧；
所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块、ARINC717接口芯片驱动模块；
所述第一接口模块用于与所述第一接口芯片通信，接收所述第一接口芯片传输的配置信息；
所述配置模块用于根据所述配置信息对所述ARINC717总线协议的传输参数进行配置；
所述数据产生模块用于按照配置后的传输参数和所述ARINC717总线协议产生数据帧；
所述编码时钟产生模块用于按照配置后的传输参数和所述ARINC717总线协议产生编码时钟；
所述ARINC717接口芯片驱动模块用于与所述ARINC717接口芯片通信，驱动所述ARINC717接口芯片根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧。
2.根据权利要求1所述的ARINC717总线仿真信号源，其特征在于，还包括：电平转换模块；
所述电平转换模块分别与所述第一接口芯片、所述逻辑芯片、所述ARINC717接口芯片连接；
所述电平转换模块，用于接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将所述5V电源依次转化为1.2V，2.5V，3.3V，分别为所述逻辑芯片及所述ARINC717接口芯片供电以实现为所述ARINC717总线仿真信号源供电。
3.根据权利要求1所述的信号源，其特征在于，所述逻辑芯片，还用于驱动所述ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议以HBP和BPRZ两种电平形式发送所述数据帧。
4.根据权利要求1所述的信号源，其特征在于，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，所述数据字的第1至7位循环递加。
5.一种ARINC717总线信号仿真方法，其特征在于，所述方法包括：
通过第一接口芯片接收上位机下发的配置信息；
通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟；
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号；
所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，所述通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟，包括：
通过所述第一接口模块接收所述第一接口芯片传输的配置信息；
通过所述配置模块根据所述配置信息对所述ARINC717总线协议的传输参数进行配置；
通过所述数据产生模块按照配置后的传输参数和所述ARINC717总线协议产生数据帧；
通过所述编码时钟产生模块按照配置后的传输参数和所述ARINC717总线协议产生编码时钟。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
通过分别与所述第一接口芯片、所述逻辑芯片、所述ARINC717接口芯片连接的电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将所述5V电源依次转化为1.2V，2.5V，3.3V，分别为所述逻辑芯片及所述ARINC717接口芯片供电以实现为ARINC717总线仿真信号源供电。
7.根据权利要求5所述的方法，其特征在于，所述逻辑芯片包括ARINC717接口芯片驱动模块，所述通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号，包括：
通过所述ARINC717接口芯片驱动模块与所述ARINC717接口芯片通信，驱动所述ARINC717接口芯片根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号。
8.根据权利要求5所述的方法，其特征在于，所述通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号，还包括：
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议以HBP和BPRZ两种电平形式发送所述数据帧，以仿真ARINC717总线信号。
9.根据权利要求5所述的方法，其特征在于，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，所述数据字的第1至7位循环递加。
10.一种ARINC717总线采集板卡调试方法，其特征在于，所述方法包括：
通过权利要求1-4任一项所述的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号；
向ARINC717总线测试系统输入所述仿真信号，对ARINC717总线采集板卡进行调试。
11.根据权利要求10所述的方法，其特征在于，所述ARINC717总线仿真信号源包括第一接口芯片，逻辑芯片，ARINC717接口芯片，所述通过权利要求1-4任一项所述的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号，包括：
通过所述第一接口芯片接收上位机下发的配置信息；
通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟；
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
12.根据权利要求10所述的方法，其特征在于，所述ARINC717总线仿真信号源还包括电平转换模块，所述方法还包括：
通过所述电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将所述5V电源依次转化为1.2V，2.5V，3.3V，为所述ARINC717总线仿真信号源供电。
13.根据权利要求11所述的方法，其特征在于，所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，所述通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟，包括：
通过所述第一接口模块接收所述第一接口芯片传输的配置信息；
通过所述配置模块根据所述配置信息对所述ARINC717总线协议的传输参数进行配置；
通过所述数据产生模块按照配置后的传输参数和所述ARINC717总线协议产生数据帧；
通过所述编码时钟产生模块按照配置后的传输参数和所述ARINC717总线协议产生编码时钟。
14.根据权利要求11所述的方法，其特征在于，所述逻辑芯片包括ARINC717接口芯片驱动模块，所述通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号，包括：
通过所述ARINC717接口芯片驱动模块与所述ARINC717接口芯片通信，驱动所述ARINC717接口芯片根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
15.根据权利要求11所述的方法，其特征在于，所述通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号，包括：
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议以HBP和BPRZ两种电平形式发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
16.根据权利要求11所述的方法，其特征在于，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，所述数据字的第1至7位循环递加。
17.根据权利要求10所述的方法，其特征在于，所述向ARINC717总线测试系统输入所述仿真信号，对ARINC717总线采集板卡进行调试，包括：
向ARINC717总线测试系统输入所述仿真信号；
将仿真所述ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；
根据所述对比结果确定所述仿真所述ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；
根据所述仿真所述ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
18.一种ARINC717总线信号仿真装置，其特征在于，所述装置包括：
收发单元，用于通过第一接口芯片接收上位机下发的配置信息；
配置单元，用于通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟；
仿真单元，用于通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号；
所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，所述配置单元，具体用于：
通过所述第一接口模块接收所述第一接口芯片传输的配置信息；
通过所述配置模块根据所述配置信息对所述ARINC717总线协议的传输参数进行配置；
通过所述数据产生模块按照配置后的传输参数和所述ARINC717总线协议产生数据帧；
通过所述编码时钟产生模块按照配置后的传输参数和所述ARINC717总线协议产生编码时钟。
19.根据权利要求18所述的装置，其特征在于，所述装置还包括：
供电单元，用于通过分别与所述第一接口芯片、所述逻辑芯片、所述ARINC717接口芯片连接的电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将所述5V电源依次转化为1.2V，2.5V，3.3V，分别为所述逻辑芯片及所述ARINC717接口芯片供电以实现为ARINC717总线仿真信号源供电。
20.根据权利要求18所述的装置，其特征在于，所述逻辑芯片包括ARINC717接口芯片驱动模块，所述仿真单元，具体用于：
通过所述ARINC717接口芯片驱动模块与所述ARINC717接口芯片通信，驱动所述ARINC717接口芯片根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号。
21.根据权利要求18所述的装置，其特征在于，所述仿真单元，具体用于：
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议以HBP和BPRZ两种电平形式发送所述数据帧，以仿真ARINC717总线信号。
22.根据权利要求18所述的装置，其特征在于，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，所述数据字的第1至7位循环递加。
23.一种ARINC717总线采集板卡调试装置，其特征在于，所述装置包括：
获取单元，用于通过权利要求1-4任一项所述的ARINC717总线仿真信号源，获取ARINC717总线的仿真信号；
调试单元，用于向所述ARINC717总线输入所述仿真信号，对ARINC717总线采集板卡进行调试。
24.根据权利要求23所述的装置，其特征在于，所述ARINC717总线仿真信号源包括第一接口芯片，逻辑芯片，ARINC717接口芯片，所述获取单元，具体用于：
通过所述第一接口芯片接收上位机下发的配置信息；
通过与所述第一接口芯片连接的逻辑芯片，根据所述配置信息，对ARINC717总线协议的传输参数进行配置，并按照配置后的传输参数和所述ARINC717总线协议产生数据帧和编码时钟；
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
25.根据权利要求24所述的装置，其特征在于，所述ARINC717总线仿真信号源还包括电平转换模块，所述获取单元，还用于：
通过所述电平转换模块接收5V电源，并通过LTC3406、LT1962、SPX1117芯片将所述5V电源依次转化为1.2V，2.5V，3.3V，为所述ARINC717总线仿真信号源供电。
26.根据权利要求24所述的装置，其特征在于，所述逻辑芯片包括第一接口模块、配置模块、数据产生模块、编码时钟产生模块，所述获取单元，具体用于：
通过所述第一接口模块接收所述第一接口芯片传输的配置信息；
通过所述配置模块根据所述配置信息对所述ARINC717总线协议的传输参数进行配置；
通过所述数据产生模块按照配置后的传输参数和所述ARINC717总线协议产生数据帧；
通过所述编码时钟产生模块按照配置后的传输参数和所述ARINC717总线协议产生编码时钟。
27.根据权利要求24所述的装置，其特征在于，所述逻辑芯片包括ARINC717接口芯片驱动模块，所述获取单元，具体用于：
通过所述ARINC717接口芯片驱动模块与所述ARINC717接口芯片通信，驱动所述ARINC717接口芯片根据所述编码时钟并按照所述ARINC717总线协议发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
28.根据权利要求24所述的装置，其特征在于，所述获取单元，具体用于：
通过所述逻辑芯片驱动ARINC717接口芯片，根据所述编码时钟并按照所述ARINC717总线协议以HBP和BPRZ两种电平形式发送所述数据帧，以仿真ARINC717总线信号并获取所述ARINC717总线的仿真信号。
29.根据权利要求24所述的装置，其特征在于，所述数据帧的一个主帧包括四个子帧，每个子帧的第二个字均为主帧计数，从第三个字到最后一个字为数据字，所述数据字的第1至7位循环递加。
30.根据权利要求24所述的装置，其特征在于，所述调试单元，具体用于：
向所述ARINC717总线测试系统输入所述仿真信号；
将仿真所述ARINC717总线的信号的数据帧与采集到的数据帧进行对比，得到对比结果；
根据所述对比结果确定所述仿真所述ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置；
根据所述仿真所述ARINC717总线的信号的数据帧是否丢字及所丢数据的内容和位置对ARINC717总线采集板卡进行调试。
31.一种电子设备，包括：至少一个处理器；以及与所述至少一个处理器通信连接的存储器；
其中，所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求5-9任一项所述的方法或者权利要求10-17任一项所述的方法。
32.一种存储有计算机指令的非瞬时计算机可读存储介质，所述计算机指令用于使计算机执行根据权利要求5-9任一项所述的方法或者权利要求10-17任一项所述的方法。
CN202311283435.7A 2023-10-07 2023-10-07 Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置 Active CN117009163B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311283435.7A CN117009163B (zh) 2023-10-07 2023-10-07 Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311283435.7A CN117009163B (zh) 2023-10-07 2023-10-07 Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置

Publications (2)

Publication Number Publication Date
CN117009163A CN117009163A (zh) 2023-11-07
CN117009163B true CN117009163B (zh) 2024-02-27

Family

ID=88562199

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311283435.7A Active CN117009163B (zh) 2023-10-07 2023-10-07 Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置

Country Status (1)

Country Link
CN (1) CN117009163B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105929813A (zh) * 2016-04-20 2016-09-07 中国商用飞机有限责任公司 用于检验飞机故障诊断模型的方法和装置
CN106354027A (zh) * 2015-07-17 2017-01-25 陕西千山航空电子有限责任公司 一种面向icd的rs422总线信号仿真测试方法
CN109032860A (zh) * 2018-06-27 2018-12-18 中国直升机设计研究所 一种arinc429总线通用仿真系统及仿真方法
WO2019072218A1 (zh) * 2017-10-11 2019-04-18 青岛海信日立空调系统有限公司 信号转换方法和装置、家庭总线系统hbs电路和用户设备
CN112162495A (zh) * 2020-09-25 2021-01-01 中国直升机设计研究所 一种基于arinc429总线的惯性导航仿真系统及仿真方法
CN115622896A (zh) * 2021-07-13 2023-01-17 中国科学院声学研究所 一种axi4高速总线及多队列仿真验证方法及仿真验证装置
CN116192716A (zh) * 2023-02-28 2023-05-30 华东师范大学 一种基于zynq的航电多协议总线测试平台

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11475191B2 (en) * 2019-05-15 2022-10-18 International Business Machines Corporation Generating and adding additional control information to logic under test to facilitate debugging and comprehension of a simulation

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106354027A (zh) * 2015-07-17 2017-01-25 陕西千山航空电子有限责任公司 一种面向icd的rs422总线信号仿真测试方法
CN105929813A (zh) * 2016-04-20 2016-09-07 中国商用飞机有限责任公司 用于检验飞机故障诊断模型的方法和装置
WO2019072218A1 (zh) * 2017-10-11 2019-04-18 青岛海信日立空调系统有限公司 信号转换方法和装置、家庭总线系统hbs电路和用户设备
CN109032860A (zh) * 2018-06-27 2018-12-18 中国直升机设计研究所 一种arinc429总线通用仿真系统及仿真方法
CN112162495A (zh) * 2020-09-25 2021-01-01 中国直升机设计研究所 一种基于arinc429总线的惯性导航仿真系统及仿真方法
CN115622896A (zh) * 2021-07-13 2023-01-17 中国科学院声学研究所 一种axi4高速总线及多队列仿真验证方法及仿真验证装置
CN116192716A (zh) * 2023-02-28 2023-05-30 华东师范大学 一种基于zynq的航电多协议总线测试平台

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
A Prepar3d Based Signal Simulation System for ARINC429 Bus;Jiansheng Wang等;《2019 IEEE 1st International Conference on Civil Aviation Safety and Information Technology (ICCASIT)》;全文 *
基于ICD的通用化航电测试软件研究;申鹏亮;翟正军;周健;;测控技术(11);全文 *

Also Published As

Publication number Publication date
CN117009163A (zh) 2023-11-07

Similar Documents

Publication Publication Date Title
CN105357070A (zh) 一种基于fpga的arinc818总线分析与测试装置
CN105335548B (zh) 一种用于ice的mcu仿真方法
CN103777529A (zh) 一种速变信号采编器
CN203260029U (zh) 基于fpga的系统芯片原型验证调试装置
CN110460653A (zh) 自动驾驶车辆数据传输的方法及装置
CN117009163B (zh) Arinc717总线仿真信号源、信号仿真和采集板卡调试方法及装置
CN213277033U (zh) 一种用于教育实训的多处理器工业物联网网关
CN203658990U (zh) 一种中央处理器调试装置
CN204376929U (zh) 基于以太网总线的多异步数据口并行测试卡
CN103926846B (zh) 航空弹药模拟与故障生成的系统
CN203849370U (zh) 一种边界扫描测试装置
CN112486877B (zh) 一种通用化fc转换接口模块的外场保障与测试平台
CN108924460A (zh) 一种图像数据采集盒以及图像采集系统
CN104166087A (zh) 基于vxi仪器的电路板故障检测系统
CN114741248A (zh) 一种星载计算机检测系统
CN111026590B (zh) 接口电路的数据验证方法及平台
CN202649713U (zh) 一种基于LabVIEW的机器视觉和PLC的通信控制系统
CN207020634U (zh) 一种头戴式虚拟现实设备及系统
CN206378769U (zh) 一种多接口的调试卡
CN205003242U (zh) 多芯电缆检测设备
CN212515792U (zh) 一种船用便携式多通信接口检测装置
CN220962407U (zh) 一种协议转换器板卡
CN203164959U (zh) 一种arinc429总线测试板卡
CN115080492B (zh) 服务器载板、数据通信方法、服务器主板、系统及介质
CN214586864U (zh) 调试设备和调试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant