CN116995640B - 一种强迫均流电路、芯片、主板以及电子设备 - Google Patents

Abstract

本发明提供了一种强迫均流电路、芯片、主板以及电子设备，涉及电源技术领域。多相耦合器件中每一相的第一端与一条电流通道的输出端连接；多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接；多相耦合器件中每两相彼此之间的耦合系数和互感均为1，以使得多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。本发明实现主动均流，避免因通流不同，超出工作极限过流过热停止工作的问题，不存在引发周围器件一同失效的问题，避免发热损坏等事故的发生，提高板卡工作的稳定性，电路结构简洁，且单纯使用被动组件特性，不易出错，提升强迫均流电路功率循环和效率的同时，使得强迫均流电路的可靠性得到提高。

Description

一种强迫均流电路、芯片、主板以及电子设备

技术领域

本发明涉及电源技术领域，尤其涉及一种强迫均流电路、芯片、主板以及电子设备。

背景技术

随着云计算、人工智能、以及最近人工智能大模型（例如Chat Generative Pre-trained Transformer，缩写ChatGPT）的迅速发展，CPU（Central Processing Unit 中央处理器）和GPU（graphics processing unit 图形处理器）等主要芯片功率在不断提升，使得电源电流的逐步增大，也给板卡的散热和布局带来一定难度，当大电流流经阻抗稍大的PCB（Printed Circuit Board 印制线路板）板卡上，会产生较大的热损耗。

当前PCB板卡会设计不同电压等级的Efuse（电子保险丝）来保障电源的稳定供应，并且因电流的增大，在设计时通常使用多相Efuse并联来保证通流能力。但目前设计上，仅仅依靠布线布局的方式实现多相Efuse的被动均流，不能主动强迫均流。

而被动均流存在因Efuse制造工艺或产品批次原因导致的通流不同，个别Efuse超出工作极限过流过热停止工作，其他并联Efuse需要承担起其负载电流，导致工作情况进一步恶化的问题，甚至引发周围器件一同失效，例如电容的失效起火等，最终带来烧板卡风险。因此亟需提出一种主动强迫性均流的电路。

发明内容

鉴于上述问题，提出了本发明以提供解决上述问题或者部分地解决上述问题的一种强迫均流电路、芯片、主板以及电子设备。

本发明实施例第一方面提供一种强迫均流电路，所述强迫均流电路包括：多相耦合器件和并联的多条电流通道；

所述多相耦合器件中每一相的第一端与一条电流通道的输出端连接；

所述多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接；

其中，所述多相耦合器件中每两相彼此之间的耦合系数和互感均为1，以使得所述多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。

可选地，所述多相耦合器件包括：多相耦合变压器或者多相耦合电感；

所述多相耦合变压器中所有相绕组线圈共用一个磁芯；

所述多相耦合变压器中每两相绕组线圈均为异名端耦合，且每两相绕组线圈彼此之间的耦合系数和互感均为1；或者，

所述多相耦合电感中所有相电感线圈共用一个磁芯；

所述多相耦合电感中每两相电感线圈均为异名端耦合，且每两相电感线圈彼此之间的耦合系数和互感均为1。

可选地，所述多相耦合变压器中每一相绕组线圈的第一端与一条电流通道的输出端连接；

所述多相耦合变压器中每一相绕组线圈的第二端与其它相绕组线圈的第二端并联后与所述负载连接，且第n-1相绕组线圈的第一端与第n相绕组线圈的第二端为同名端，其中，n≥2；或者，

所述多相耦合电感中每一相电感线圈的第一端与一条电流通道的输出端连接；

所述多相耦合电感中每一相电感线圈的第二端与其它相电感线圈的第二端并联后与所述负载连接，且第n-1相电感线圈的第一端与第n相电感线圈的第二端为同名端，其中，n≥2。

可选地，所述多相耦合变压器中每两相绕组线圈彼此之间的耦合系数和互感均为1，则每相绕组线圈各自的自感均相同；或者，

所述多相耦合电感中每两相电感线圈彼此之间的耦合系数和互感均为1，则每相电感线圈各自的自感均相同。

可选地，在所述强迫均流电路处于动态工作状态时，当任一相连接的电流通道的电流发生变化时，其余相均感应出电动势，以使得输出至所述负载的电流同时变化，进而使得每一相的第二端输出电流相等。

可选地，在所述强迫均流电路处于静态工作状态时，所述多相耦合器件中每一相增大与其连接电流通道的回路阻抗，被动调节并降低多条电流通道的不均电流比。

可选地，在所述强迫均流电路处于静态工作状态时，所述多相耦合器件中每一相增大与其连接电流通道的回路阻抗，以防止达到功率限制。

可选地，所述强迫均流电路还包括：多个电子保险丝，一个电子保险丝布设在一条电流通道中；

所述多相耦合器件中每一相的第一端与一个电子保险丝的输出端连接，每一个电子保险丝的输入端接收前级电路输出的电流；

所述多相耦合器件中每一相的第二端与其它相的第二端并联后与所述负载连接。

可选地，所述强迫均流电路还包括：电流检测单元、电流源、释放电阻以及多个释放单元；

所述电流检测单元与所述电流源连接，用于检测输出至所述负载的电流，以及根据检测到的输出至所述负载的电流，向所述电流源发送控制信号；

所述电流源与多个所述释放单元、所述释放电阻分别连接，用于根据所述控制信号，为所述释放电阻注入不同大小的电流；

一个所述释放单元与所述多相耦合器件中一相并联连接，用于根据注入所述释放电阻的电流大小不同，释放或者保持与自身并联相中存贮的能量。

可选地，所述电流源的负极端接地，正极端与多个释放单元各自的第二端、所述释放电阻的第一端分别连接；

多个释放单元各自的第一端与各自连接相的输入端连接；

所述释放电阻的第二端接地。

可选地，在所述强迫均流电路处于正常带电状态时，所述电流检测单元检测到的输出至所述负载的电流正常，所述电流检测单元向所述电流源发送第一控制信号；

所述电流源接收所述第一控制信号，向所述释放电阻注入预设大小的电流，以使得每个所述释放单元保持与自身并联相中存贮的能量。

可选地，在所述强迫均流电路处于异常断电状态时，所述电流检测单元检测到的输出至所述负载的电流异常，所述电流检测单元向所述电流源发送第二控制信号；

所述电流源接收所述第二控制信号，降低向所述释放电阻注入电流的大小，以使得每个所述释放单元释放与自身并联相中存贮的能量。

可选地，所述电流源向多个所述释放电阻注入预设大小的电流，则所述释放电阻的第一端的电压大小，与所述多相耦合器件中所有相的第一端的电压大小相等，以使得每个所述释放单元保持与自身并联相中存贮的能量。

可选地，所述电流源降低向多个所述释放电阻注入电流的大小，则所述释放电阻的第一端的电压大小，小于所述多相耦合器件中所有相的第一端的电压大小，以使得每个所述释放单元释放与自身并联相中存贮的能量。

可选地，所述强迫均流电路还包括：精密电阻；

所述多相耦合器件中所有相的第二端并联后与所述精密电阻的第一端连接，所述精密电阻的第二端与所述负载的输入端连接；

其中，所述电流检测单元利用所述精密电阻检测输出至所述负载的电流，以及根据该电流正常或者异常生成对应的控制信号，并发送至所述电流源。

可选地，所述释放单元包括：二极管；

所述二极管的阳极与并联连接相的输入端连接；

所述二极管的阴极与所述电流源的正极端、所述释放电阻的第一端分别连接。

可选地，所述电流源包括：压控电流源。

本发明实施例第二方面提供一种芯片，所述芯片的供电结构采用如第一方面任一所述的强迫均流电路。

本发明实施例第三方面提供一种主板，所述主板包括如第一方面任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述主板中电源端的输出电流，以满足所述主板中芯片的供电电流需求。

本发明实施例第四方面提供一种电子设备，所述电子设备包括如第一方面任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述电子设备中主板电源端的输出电流，以满足主板中芯片的供电电流需求。

本发明提供的强迫均流电路，包括：多相耦合器件和并联的多条电流通道；多相耦合器件中每一相的第一端与一条电流通道的输出端连接；多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接。

由于多相耦合器件中每两相彼此之间的耦合系数和互感均为1，完全耦合，没有漏磁。这样当其中任一相上流经的电流发生变化时，其它所有相上的电流均会同时变化，从而使得多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。

本发明所提强迫均流电路，可以主动强迫均流，避免了因Efuse制造工艺或产品批次原因导致的通流不同，个别Efuse会超出工作极限过流过热停止工作的问题，全部Efuse上流过的电流均不过流，自然也不会发生过热问题，也不存在引发周围器件一同失效的问题，避免发热损坏等事故的发生，提高板卡工作的稳定性。

并且本发明所提强迫均流电路没有增加额外的控制逻辑或者控制电路，电路结构简洁，且由于单纯使用被动组件特性，不易出错，提升强迫均流电路功率循环和效率的同时，使得强迫均流电路的可靠性得到提高。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是目前常规芯片电源结构下的工作电流波形示意图；

图2是目前常规芯片电源结构示意图；

图3是本发明实施例中强迫均流电路模块化示意图；

图4是本发明实施例中以多相耦合变压器为例的强迫均流电路模块化示意图；

图5是本发明实施例中一种较优的强迫均流电路的结构图；

图6是本发明实施例中示例性的三相耦合变压器的结构示意图；

图7是本发明实施例中动态负载情况下的一种强迫均流电路仿真测试示意图；

图8是本发明实施例中对应图7电路结构，在同一时刻，下面有两相耦合变压器的前端线路流过的电流波形曲线图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

发明人发现，目前PCB板卡会设计不同电压等级的Efuse（电子保险丝）来保障电源的稳定供应，并且因电流的增大，在设计时通常使用多相Efuse并联来保证通流能力。

区别于传统热保险丝，电子保险丝Efuse是通过测量已知电阻器上的电压来检测电流，负载电流通过场效应晶体管 (MOS) 和一个检测电阻器，并通过该检测电阻器上的电压进行监控。当该电压超过预设值时，控制逻辑会断开MOS并切断电流路径，切断电流。由于MOS与电源线和负载串联，必须具有非常低的导通电阻，因此不会引起过大的电流电阻(IR) 降或功率损失。电子保险丝Efuse具有热保险丝无法实现的特性、灵活性和功能。

发明人进一步研究发现：由于制造工艺或产品批次的原因，无法保证每一颗Efuse或者MOS在开通时具有相同的Rdson（导通电阻），现有Efuse都工作在饱和区，也就是说重载大电流情况下，Efuse中的MOS的导通电阻Rdson不可控，Rdson仅与制造工艺和材料特性有关，不能保证每一颗Efuse或者MOS上流过的电流大小相同。在实际大电流场景下，电流是在时刻变化且无规则不规律，电流上升斜率也无法预知，工作电流波形示意图如图1所示：横轴为时间T，单位毫秒（ms），纵轴为电流I，单位安培（A），可以知晓电流变化无规则不规律。

由功率P=△U*I可知，△U=Uvin-Uvout，Uvin表示输入电压，Uvout表示输出电压。在理想情况下，多相并联Efuse的输入端电压以及输出端电压均相同，那么，因Rdson的不同，导致每个Efuse上的通流大小不同。通流较大的Efuse上就会产生较其他Efuse更多的热量，这部分热量如果积累下来超过Efuse的工作极限，过流、过热会破坏Efuse工作稳定性。一旦该Efuse停止工作，那么其他并联Efuse就会承担起他的负载电流，导致工作情况进一步恶化，甚至引发周围器件一同失效，带来烧板卡风险。

以目前常规芯片电源结构为例，参照图2所示的电路结构，54V电源输入端101输入54V电压，通过54V分离式Efuse单元102对54V母线进行保护。图2中示例性的示出三个54V_MOS管以及54V电子保险丝控制单元1021来代表54V分离式Efuse102单元。

54V分离式Efuse102单元输出54V电压，经过一个4:1电压转换模块106变化为12V电压，12V电压通过12V集成式Efuse单元103对54V母线进行保护。图2中示例性的示出五个低压Efuse结构1031来代表12V集成式Efuse单元103。12V电压经过VR（电压调控）单元104进行电压调控后，产生CPU芯片105所需的工作电压，例如：1.3V，再输出至CPU芯片105。

上述电路结构中，无论是54V分离式Efuse单元102，还是12V集成式Efuse单元103，在设计上，均是仅依靠布线布局的方式实现多相Efuse的被动均流，无法预知实际应用时，每一颗Efuse的工作电流状态。

当一颗Efuse参数有差异，例如12V集成式Efuse单元103中最上面的那颗Efuse与其它Efuse参数不同，在开通最上面的那颗Efuse时其Rdson较小，流经其电流会变大，随着大电流的工作下，其Rdson又会因温度的升高而增大，致使其通流减小，从而实现被动均流。当最上面的那颗Efuse的温度升高到超过工作极限时就会停止工作，其他并联的4颗Efuse需要承担起其负载电流，导致整个工作情况进一步恶化的问题，甚至会引发周围器件一同失效，例如电容的失效起火等，最终带来整个板卡的烧卡风险。

针对上述问题，如何在每条电路通路上流经电流不同时，主动强迫使得电路的输出电流相同，达到平衡，发明人创造性的提出本发明的强迫均流电路，以下对本发明的强迫均流电路进行详细说明。

本发明提出的强迫均流电路包括：多相耦合器件和并联的多条电流通道；多相耦合器件中每一相的第一端与一条电流通道的输出端连接；多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接；其中，多相耦合器件中每两相彼此之间的耦合系数和互感均为1，以使得多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。

上述结构可以示例性的用图3所示的强迫均流电路模块化示意图得到更好的理解。图3中包括：并联的多条电流通道201、202、203……。多相耦合器件300中每一相301、302、303……各自的第一端与一条电流通道的输出端流连接，例如图3中所示：第一相301与第一条电流通道201对应连接，第二相302与第二条电流通道202对应连接。

所有相的第二端并联后再与负载400连接，例如图3中所示：第一相301的第二端、第二相302的第二端、第三相303的第二端并联后与负载400连接。

由于多相耦合器件中每两相彼此之间的耦合系数和互感均为1，完全耦合，没有漏磁。这样当其中任一相上流经的电流发生变化时，例如因为Efuse的Rdson不同，导致第二条电流通道202上传输的电流发生变化，第二相302上流经的电流发生变化，则其它所有相301、303、……上的电流均会同时变化，从而使得多相耦合器件中每一相301、303、……的第一端、第二端电流与其它相的第一端、第二端电流相等，实现主动强迫均流。

此外，本发明所提强迫均流电路没有增加控制逻辑或者控制电路，在已有电路结构基础上，仅增加了多相耦合器件，整体电路结构简洁，且由于单纯使用被动组件特性，不易出错，提升了强迫均流电路功率循环和效率的同时，使得强迫均流电路的可靠性得到提高。

在一些可能的实施例中，多相耦合器件可以包括：多相耦合变压器或者多相耦合电感。

对于多相耦合变压器，结构上其所有相的绕组线圈共用一个磁芯；并且多相耦合变压器中每两相绕组线圈均为异名端耦合，且每两相绕组线圈彼此之间的耦合系数和互感均为1。多相耦合变压器中每一相绕组线圈的第一端与一条电流通道的输出端连接。

多相耦合变压器中每一相绕组线圈的第二端与其它相绕组线圈的第二端并联后与负载连接，且第n-1相绕组线圈的第一端与第n相绕组线圈的第二端为同名端，其中，n≥2。

类似的，对于多相耦合电感，结构上其所有相的电感线圈共用一个磁芯；并且多相耦合电感中每两相电感线圈均为异名端耦合，且每两相电感线圈彼此之间的耦合系数和互感均为1。多相耦合电感中每一相电感线圈的第一端与一条电流通道的输出端连接。

多相耦合电感中每一相电感线圈的第二端与其它相电感线圈的第二端并联后与负载连接，且第n-1相电感线圈的第一端与第n相电感线圈的第二端为同名端，其中，n≥2。

上述结构可以示例性的用图4所示的以多相耦合变压器为例的强迫均流电路模块化示意图得到更好的理解。图4中以三相为例，其余部分的结构与图3相同。第一相301的绕组线圈A的第一端与第一电流通道201的输出端连接，第二相302的绕组线圈B的第一端与第二条电流通道202的输出端连接，第三相303的绕组线圈C的第一端与第二条电流通道203的输出端连接。

绕组线圈A的第二端、绕组线圈B的第二端、绕组线圈C的第二端并联后与负载400连接。绕组线圈A的第一端与绕组线圈B的第二端为同名端，绕组线圈B的第一端与绕组线圈C的第二端为同名端，绕组线圈C的第一端与绕组线圈A的第二端为同名端。

由于多相耦合变压器中每两相绕组线圈彼此之间的耦合系数和互感均为1，或者多相耦合电感中每两相电感线圈彼此之间的耦合系数和互感均为1，则根据互感计算公式可知：多相耦合变压器中每相绕组线圈各自的自感均相同；或者多相耦合电感中每相电感线圈各自的自感均相同。

以两相绕组线圈或者两相电感线圈为例，互感计算公式为：

上式中，M表示互感，K表示耦合系数，L1表示一相绕组线圈或者电感线圈的自感，L2表示另一相绕组线圈或者电感线圈的自感。同理可推得n相绕组线圈或者电感线圈各自的自感均为保持一致。

对于强迫均流电路处于动态工作状态时，当任一相连接的电流通道的电流发生变化时，其余相均感应出电动势，从而使得输出至负载的电流同时变化，进而使得每一相的第一端、第二端电流相等。

而对于强迫均流电路处于静态工作状态时，多相耦合器件中每一相由于线圈直流电阻DCR的存在，增大了与其连接电流通道的回路阻抗，而回路阻抗的增大，可以被动调节并降低多条电流通道的不均电流比。此外，回路阻抗的增大，也有利于防止电流通道达到功率限制，也就是防止达到俗称的power limit。需要说明的是，所谓动态工作状态是指：强迫均流电路的负载持续变化，导致其工作电流持续变化的状态，所谓静态工作状态是指：强迫均流电路的负载保持不变，工作电流也不变化的状态。

在一些可能的实施例中，强迫均流电路还包括：多个电子保险丝，即多个Efuse，一个电子保险丝Efuse布设在一条电流通道中，有多少条电流通道，则布设有多少个电子保险丝Efuse。

基于这样的电路结构，多相耦合器件中每一相的第一端可以直接与一个电子保险丝Efuse的输出端连接，每一个电子保险丝Efuse的输入端接收前级电路输出的电流；多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接。以目前常规芯片电源结构为例，每一个电子保险丝Efuse的输入端接收12V电压目线上传输的电流，其输出端与多相耦合器件中的一相连接。

在一些可能的实施例中，考虑到板卡掉电时存在的反向电压冲击，可能会损坏多相耦合器件中所有相的第二端并联后的后级结构或者元器件，强迫均流电路还包括：电流检测单元、电流源、释放电阻以及多个释放单元。

其中，电流检测单元与电流源连接，用于检测输出至负载的电流，即：检测多相耦合器件中所有相的第二端并联后输出的电流；电流检测单元同时还用于以及根据检测到的输出至负载的电流，向电流源发送控制信号。

电流源与多个释放单元、释放电阻分别连接，用于根据控制信号，为释放电阻注入不同大小的电流；每一个释放单元与多相耦合器件中的一相并联连接，每一个释放单元均用于根据注入释放电阻的电流大小不同，释放或者保持与自身并联相中存贮的能量。

以多相耦合器件为多相耦合变压器为例：每一个释放单元与多相耦合变压器中的一相绕组线圈并联连接，每一个释放单元均用于根据注入释放电阻的电流大小不同，释放或者保持与自身并联那相的绕组线圈中存贮的能量。同理推得电感线圈的连接关系，不再赘述。

在具体的结构上，电流源的负极端接地，正极端与多个释放单元各自的第二端、释放电阻的第一端分别连接；释放电阻的第二端接地。多个释放单元各自的第一端与各自连接相的输入端连接。以多相耦合器件为多相耦合变压器为例：每个释放单元的第一端与其连接那相绕组线圈的输入端，即与电流通道连接的那一端相连。

在一些可能的实施例中，电流检测单元可以采用目前已知的多种方式实现对输出至负载的电流的检测，一种较优的方式为利用精密电阻实现对输出至负载的电流的检测，因此强迫均流电路还包括：精密电阻。具体的结构上：

多相耦合器件中所有相的第二端并联后与精密电阻的第一端连接，精密电阻的第二端与负载的输入端连接；即：精密电阻位于所有相的第二端并联后的输出电流通道中，这样才有利于电流检测单元利用精密电阻精准的检测输出至负载的电流。

电流检测单元在利用精密电阻精准的检测输出至负载的电流之后，再根据该电流正常（即板卡供电正常）或者异常（即板卡供电异常或者掉电）生成对应的控制信号，并发送至电流源。

在一些可能的实施例中，释放单元可以采用目前已知的多种电路结构或者元器件实现保持或者释放与自身并联相中存贮的能量，一种较优的方式为采用二极管，因此释放单元包括：二极管；具体的结构上：

二极管的阳极与并联连接相的输入端连接；二极管的阴极与电流源的正极端、释放电阻的第一端分别连接。

在一些可能的实施例中，电流源可以采用目前已知的多种电流源结构实现向释放电阻注入预设大小的电流或者降低注入的电流，一种较优的方式为采用压控电流源（Voltage Controlled Current Source，缩写VCCS，中文全称电压控制电流源），因此电流源包括：压控电流源。一般较为简单的压控电流源可以选择电阻与三极管组合而成，三极管基极接收控制信号，集电极接地，发射极与释放电阻连接。

为了更好的解释和说明上述强迫均流电路，参照图5所示的一种较优的强迫均流电路的结构图，图5中以多相耦合器件采用三相耦合变压器（三相变压器线圈LA、LB、LC）、三条电流通道上布设三个Efuse单元501、电流源采用压控电流源502、释放单元采用二极管505为例。

电压母线503通过三个Efuse单元501实现电流保护，每个Efuse单元501各自的输出端分别与三相变压器线圈LA、LB、LC各自的第一端、三个二极管D各自的第一端连接。三相变压器线圈LA的第一端示例性的用黑色实心圆表示，第二端示例性的用黑色实心五角形表示；LB的第一端示例性的用黑色实心菱形表示，第二端示例性的用黑色实心圆表示；LC的第一端示例性的用黑色五角形表示，第二端示例性的用黑色实心菱形表示；由此可知三者中每两相绕组线圈均为异名端耦合，且每两相绕组线圈彼此之间的耦合系数和互感均为1，自感也一致。

三相变压器线圈LA、LB、LC各自的第二端并联后与精密电阻504的第一端连接，精密电阻504的第二端与负载400连接。

三个二极管505各自的第二端与压控电流源502的正极端、释放电阻507的第一端分别连接，压控电流源502的负极端接地，释放电阻507的第二端接地。

电流检测单元506利用精密电阻504检测输出至负载400的电流，以及根据检测到的输出至负载400的电流，向压控电流源502发送控制信号。

对于强迫均流电路处于动态工作且正常带电状态（指电源正常供电）时，电流检测单元506检测到的输出至负载400的电流正常，电流检测单元506向压控电流源502发送第一控制信号；压控电流源502接收第一控制信号，向释放电阻507注入预设大小的电流，以使得每个二极管505保持与自身并联相的变压器线圈中存贮的能量。压控电流源502向多个释放电阻507注入预设大小的电流，则释放电阻507的第一端的电压大小，与多相耦合变压器中所有相变压器线圈的第一端的电压大小相等，这样就可以使得每个释放单元保持与自身并联相的能量。

例如：母线电压为12V，那么压控电流源502向释放电阻507注入预设大小的电流，使得释放电阻507的第一端的电压也维持在12V左右（可在允许误差范围内浮动），与每个变压器线圈的第一端的电压大小相等，这样每个二极管505即可保持与自身并联相的变压器线圈中存贮的能量。

同时，当流经某一Efuse的电流发生变化时，由于多相耦合变压器中每两相变压器线圈彼此之间的耦合系数和互感均为1，使得其余相变压器线圈均感应出电动势，从而使得输出至负载的电流同时变化，进而使得每一相变压器线圈的第一端、第二端电流相等。

对于强迫均流电路处于异常断电状态（指电源异常或者没有供电）时，电流检测单元506检测到的输出至负载400的电流异常，电流检测单元506向压控电流源502发送第二控制信号；压控电流源502接收第二控制信号，降低向释放电阻507注入电流的大小，以使得每个二极管505释放与自身并联相变压器线圈中存贮的能量。压控电流源502降低向释放电阻507注入电流的大小，则释放电阻507的第一端的电压大小会小于多相耦合变压器中所有相变压器线圈的第一端的电压大小，这样就可以使得每个二极管505释放与自身并联相变压器线圈中存贮的能量。

例如：母线电压为12V，那么当断开异常时，压控电流源502降低向释放电阻507注入电流的大小，使得释放电阻507的第一端的电压低于12V，小于每个变压器线圈的第一端的电压。而母线电压由于电路中电容的存在掉电缓慢，二极管505的阳极电压将会大于阴极电压，使得每个二极管505导通，这样每个二极管505即可释放与自身并联相的变压器线圈中存贮的能量，以防止因为E（反向电动势）=-L（电感感值）di/dt而产生反向电动势损坏后级电路结构或者元器件。

而对于强迫均流电路处于静态工作状态时的均流效果，以目前常规芯片电源结构进行测试得到，静态工作状态时Efuse中导通电阻Rdson几乎相同，多数为1毫欧姆，自然无需主动均流。

又由于多相耦合变压器中每一相由于变压器线圈直流电阻DCR的存在，增大了与其连接电流通道的回路阻抗，而回路阻抗的增大，可以被动调节并降低多条电流通道的不均电流比。此外，回路阻抗的增大，也有利于防止电流通道达到功率限制，也就是防止达到俗称的power limit。

例如：以三相耦合变压器自感值为400uH，线圈直流电阻DCR为0.25mohm，单相50A通流进行计算：存在耦合变压器线圈（可视为电感线圈）后，线路压降仅增加12.5mV，对于12V母线或者13.5V来说可以忽略。

同时以两相并联Efuse计算，假设一相导通电阻Rdson为1毫欧姆，另一相导通电阻Rdson为0.5欧姆时，加入三相耦合变压器可以使导通电阻Rdson较小的回路阻抗增大，以防止触碰到power limit限制，两相电路的电流之比也从1:2调节为3:5，三相耦合变压器的加入同时缩小纯静态工作电路的不均流百分比。

例如图6所示的一种示例性的三相耦合变压器的结构示意图，三相线圈共用一个磁芯；每两相绕组线圈均为异名端耦合，且每两相绕组线圈彼此之间的耦合系数和互感均为1。

在一些可能的实施例中，若是多相耦合器件采用多相耦合电感，则可以优选电感型号为：CTX17-18765-R的小型电感组成多相耦合电感。电流检测单元可以优选数字型电流监控芯片，例如：采样速率高、响应速度快、支持I2C通讯或者SPI通讯协议的型号：INA226的芯片。电子保险丝Efuse可以优选50A通流规格的，导通电阻Rdson为1毫欧姆，型号为：MP5991。压控电流源优选电阻与三极管组合，压控电流源型号：LMBT3904DW1T1G。当然，上述仅是优选的元器件及其型号，一切可以实现上述功能的其它电路结构或者元器件均可以进行替换。

为了验证本发明所提强迫均流电路的有效性，本发明实施中基于图7所示的动态负载情况下的一种强迫均流电路为例，进行了仿真测试。在仿真中选择一定频率，并将另外一个重负载并联进入现有负载中，其中，现有负载均为1毫欧姆，加入的重负载均为100毫欧姆，代表电子保险丝Efuse的导通电阻Rdson的电阻分别设置为2毫欧姆、1毫欧姆和10毫欧姆、1毫欧姆。母线电压12V，母线电流23.9A（安），控制MOS管栅极电压为13.5V。

由图7可知，仿真得到上面没有耦合变压器各自的输入电流分别为：5.1A、6.8A。下面有两相耦合变压器线圈，各自的输入电流分别为：6A、6A。

经过仿真测试和模拟示波器可以得出，在动态负载情况下，同一时刻，耦合变压器后端线路流过的电流波形几乎完全重合（电流刻度一致），参照图8所示的电流波形曲线图，图8为下面有两相耦合变压器线圈（各自的输入电流分别为：6A、6A）的前端线路流过的电流波形曲线。

由模拟示波器可以看出，图8中在1.222ms时刻，其电流值为6A，两条线路在同一时刻电流几乎相同；而没有两相耦合变压器线圈的两相电流分别为5.1A和6.8A，没有均流。由此可以验证本发明强迫均流效果显著。

此外，基于上述本发明所提强迫均流电路及其电路结构和原理的解释、说明，本领域技术人员可以轻松得知：本发明所提强迫均流电路不仅仅适用于集成电路领域，也可以拓展应用在其它低电压、高电压、电网或者市电供给中有类似主动强迫均流需求的应用场景中，例如：目前被广泛推广的分布式新能源电网，可以在其每条线路的电流输出端，增加上述多相耦合器件，以及电流检测单元、电流源、释放电阻以及多个释放单元，实现主动强迫均流，以持续优化供电结构。

基于上述强迫均流电路，本发明实施例还提出一种芯片，所述芯片的供电结构采用包括如上任一所述的强迫均流电路。

基于上述强迫均流电路，本发明实施例还提出一种主板，所述主板包括如上任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述主板中电源端的输出电流，以满足所述主板中芯片的供电电流需求。

基于上述强迫均流电路，本发明实施例还提出一种电子设备，所述电子设备包括如上任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述电子设备中主板电源端的输出电流，以满足主板中芯片的供电电流需求。

通过上述示例，本发明提供的强迫均流电路，包括：多相耦合器件和并联的多条电流通道；多相耦合器件中每一相的第一端与一条电流通道的输出端连接；多相耦合器件中每一相的第二端与其它相的第二端并联后与负载连接。

由于多相耦合器件中每两相彼此之间的耦合系数和互感均为1，完全耦合，没有漏磁。这样当其中任一相上流经的电流发生变化时，其它所有相上的电流均会同时变化，从而使得多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。

本发明所提强迫均流电路，可以主动强迫均流，避免了因Efuse制造工艺或产品批次原因导致的通流不同，个别Efuse会超出工作极限过流过热停止工作的问题，全部Efuse上流过的电流均不过流，自然也不会发生过热问题，也不存在引发周围器件一同失效的问题，避免发热损坏等事故的发生，提高板卡工作的稳定性。

并且本发明所提强迫均流电路没有增加额外的控制逻辑或者控制电路，电路结构简洁，且由于单纯使用被动组件特性，不易出错，提升强迫均流电路功率循环和效率的同时，使得强迫均流电路的可靠性得到提高。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。

Claims (18)

1.一种强迫均流电路，其特征在于，所述强迫均流电路包括：多相耦合器件和并联的多条电流通道；所述多相耦合器件包括：多相耦合变压器或者多相耦合电感；所述多相耦合变压器中所有相绕组线圈共用一个磁芯；所述多相耦合电感中所有相电感线圈共用一个磁芯；

所述多相耦合变压器中每一相绕组线圈的第一端与一条电流通道的输出端连接；

所述多相耦合变压器中每一相绕组线圈的第二端与其它相绕组线圈的第二端并联后与负载连接，且第n-1相绕组线圈的第一端与第n相绕组线圈的第二端为同名端，其中，n≥2；或者，

所述多相耦合电感中每一相电感线圈的第一端与一条电流通道的输出端连接；

所述多相耦合电感中每一相电感线圈的第二端与其它相电感线圈的第二端并联后与所述负载连接，且第n-1相电感线圈的第一端与第n相电感线圈的第二端为同名端，其中，n≥2；

其中，所述多相耦合器件中每两相彼此之间的耦合系数和互感均为1，以使得所述多相耦合器件中每一相的第一端、第二端电流与其它相的第一端、第二端电流相等。

2.根据权利要求1所述的强迫均流电路，其特征在于，所述多相耦合变压器中每两相绕组线圈彼此之间的耦合系数和互感均为1，则每相绕组线圈各自的自感均相同；或者，

所述多相耦合电感中每两相电感线圈彼此之间的耦合系数和互感均为1，则每相电感线圈各自的自感均相同。

3.根据权利要求1所述的强迫均流电路，其特征在于，在所述强迫均流电路处于动态工作状态时，当任一相连接的电流通道的电流发生变化时，其余相均感应出电动势，以使得输出至所述负载的电流同时变化，进而使得每一相的第一端、第二端电流相等。

4.根据权利要求1所述的强迫均流电路，其特征在于，在所述强迫均流电路处于静态工作状态时，所述多相耦合器件中每一相增大与其连接电流通道的回路阻抗，被动调节并降低多条电流通道的不均电流比。

5.根据权利要求1所述的强迫均流电路，其特征在于，在所述强迫均流电路处于静态工作状态时，所述多相耦合器件中每一相增大与其连接电流通道的回路阻抗，以防止达到功率限制。

6.根据权利要求1所述的强迫均流电路，其特征在于，所述强迫均流电路还包括：多个电子保险丝，一个电子保险丝布设在一条电流通道中；

所述多相耦合器件中每一相的第一端与一个电子保险丝的输出端连接，每一个电子保险丝的输入端接收前级电路输出的电流；

所述多相耦合器件中每一相的第二端与其它相的第二端并联后与所述负载连接。

7.根据权利要求1所述的强迫均流电路，其特征在于，所述强迫均流电路还包括：电流检测单元、电流源、释放电阻以及多个释放单元；

所述电流检测单元与所述电流源连接，用于检测输出至所述负载的电流，以及根据检测到的输出至所述负载的电流，向所述电流源发送控制信号；

所述电流源与多个所述释放单元、所述释放电阻分别连接，用于根据所述控制信号，为所述释放电阻注入不同大小的电流；

一个所述释放单元与所述多相耦合器件中一相并联连接，用于根据注入所述释放电阻的电流大小不同，释放或者保持与自身并联相中存贮的能量。

8.根据权利要求7所述的强迫均流电路，其特征在于，所述电流源的负极端接地，正极端与多个释放单元各自的第二端、所述释放电阻的第一端分别连接；

多个释放单元各自的第一端与各自连接相的输入端连接；

所述释放电阻的第二端接地。

9.根据权利要求7所述的强迫均流电路，其特征在于，在所述强迫均流电路处于正常带电状态时，所述电流检测单元检测到的输出至所述负载的电流正常，所述电流检测单元向所述电流源发送第一控制信号；

所述电流源接收所述第一控制信号，向所述释放电阻注入预设大小的电流，以使得每个所述释放单元保持与自身并联相中存贮的能量。

10.根据权利要求7所述的强迫均流电路，其特征在于，在所述强迫均流电路处于异常断电状态时，所述电流检测单元检测到的输出至所述负载的电流异常，所述电流检测单元向所述电流源发送第二控制信号；

所述电流源接收所述第二控制信号，降低向所述释放电阻注入电流的大小，以使得每个所述释放单元释放与自身并联相中存贮的能量。

11.根据权利要求9所述的强迫均流电路，其特征在于，所述电流源向多个所述释放电阻注入预设大小的电流，则所述释放电阻的第一端的电压大小，与所述多相耦合器件中所有相的第一端的电压大小相等，以使得每个所述释放单元保持与自身并联相中存贮的能量。

12.根据权利要求10所述的强迫均流电路，其特征在于，所述电流源降低向多个所述释放电阻注入电流的大小，则所述释放电阻的第一端的电压大小，小于所述多相耦合器件中所有相的第一端的电压大小，以使得每个所述释放单元释放与自身并联相中存贮的能量。

13.根据权利要求7所述的强迫均流电路，其特征在于，所述强迫均流电路还包括：精密电阻；

所述多相耦合器件中所有相的第二端并联后与所述精密电阻的第一端连接，所述精密电阻的第二端与所述负载的输入端连接；

其中，所述电流检测单元利用所述精密电阻检测输出至所述负载的电流，以及根据该电流正常或者异常生成对应的控制信号，并发送至所述电流源。

14.根据权利要求7-12任一所述的强迫均流电路，其特征在于，所述释放单元包括：二极管；

所述二极管的阳极与并联连接相的输入端连接；

所述二极管的阴极与所述电流源的正极端、所述释放电阻的第一端分别连接。

15.根据权利要求7-13任一所述的强迫均流电路，其特征在于，所述电流源包括：压控电流源。

16.一种芯片，其特征在于，所述芯片的供电结构采用如权利要求1-13任一所述的强迫均流电路。

17.一种主板，其特征在于，所述主板包括如权利要求1-13任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述主板中电源端的输出电流，以满足所述主板中芯片的供电电流需求。

18.一种电子设备，其特征在于，所述电子设备包括如权利要求1-13任一所述的强迫均流电路；

所述强迫均流电路用于强迫均流所述电子设备中主板电源端的输出电流，以满足主板中芯片的供电电流需求。