CN116991789A - 一种系统总线互联验证方法、装置、芯片及存储介质 - Google Patents
一种系统总线互联验证方法、装置、芯片及存储介质 Download PDFInfo
- Publication number
- CN116991789A CN116991789A CN202310523868.9A CN202310523868A CN116991789A CN 116991789 A CN116991789 A CN 116991789A CN 202310523868 A CN202310523868 A CN 202310523868A CN 116991789 A CN116991789 A CN 116991789A
- Authority
- CN
- China
- Prior art keywords
- vip
- protocol
- subsystem
- nodes
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 238000012795 verification Methods 0.000 title claims abstract description 69
- 238000012360 testing method Methods 0.000 claims abstract description 53
- 230000008569 process Effects 0.000 claims abstract description 22
- 230000005540 biological transmission Effects 0.000 claims description 30
- 238000012545 processing Methods 0.000 claims description 23
- 238000004590 computer program Methods 0.000 claims description 21
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000004044 response Effects 0.000 claims description 9
- 238000013524 data verification Methods 0.000 claims description 8
- 230000007246 mechanism Effects 0.000 claims description 8
- 230000005284 excitation Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims 1
- 238000004891 communication Methods 0.000 description 16
- 239000003795 chemical substances by application Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 3
- LHMQDVIHBXWNII-UHFFFAOYSA-N 3-amino-4-methoxy-n-phenylbenzamide Chemical compound C1=C(N)C(OC)=CC=C1C(=O)NC1=CC=CC=C1 LHMQDVIHBXWNII-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3668—Software testing
- G06F11/3672—Test management
- G06F11/3688—Test management for test execution, e.g. scheduling of test suites
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7825—Globally asynchronous, locally synchronous, e.g. network on chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
Abstract
本发明公开了一种系统总线互联验证方法、装置、芯片及存储介质，应用于片上系统SOC中，SOC系统中包括多个子系统，所述方法包括：获取各子系统中包括的多个协议节点；协议节点包括多种片上总线协议对应的Master节点以及Slave节点；采用各协议节点对应的VIP组件，对各协议节点进行替换；通过各协议节点对应的VIP组件，以及与VIP组件对应的测试用例，对各子系统与总线网络之间的连接信息进行验证。本发明实施例的技术方案可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
Description
技术领域
本发明涉及计算机技术领域，尤其涉及一种系统总线互联验证方法、装置、芯片及存储介质。
背景技术
芯片中片上系统(System On Chip，SOC)包括的子系统数量较为庞大，并且每个子系统与总线网络的互联信号数量巨大，导致子系统与总线网络之间的连接变得更加复杂，使得子系统与总线网络之间的互联验证变得更加困难。
现有技术中，对子系统与总线网络之间的连接准确性进行验证时，通常是基于子系统的应用功能开发对应的测试用例，然后根据所述测试用例，验证子系统与总线网络是否连接正确。
但是，由于子系统内结构较为复杂，导致测试用例开发过程难度较大；其次，为了达到子系统顶层连接的高覆盖率验证目标，需要构造大量的测试用例，增加了互联验证过程的工作量以及耗时。
发明内容
本发明提供了一种系统总线互联验证方法、装置、芯片及存储介质，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
根据本发明的一方面，提供了一种系统总线互联验证方法，应用于片上系统SOC中，所述SOC系统中包括多个子系统，所述方法包括：
获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点；
采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换；
通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
可选的，在采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换之前，还包括：
对各所述子系统中包括的多个协议节点进行空闲处理；
采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，包括：
采用各所述协议节点对应的VIP agent组件，对处理后的各协议节点进行替换。
可选的，对各所述子系统中包括的多个协议节点进行空闲处理，包括：
保留各所述子系统中的全部顶层接口，将各所述子系统内部包括的实例化组件进行删除，并将各所述子系统对应的顶层信号设置为零。
可选的，在通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证之前，还包括：
根据各所述VIP组件对应的测试用例驱动激励以及数据校验机制，构建与各所述VIP组件对应的测试用例。
可选的，在通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证之前，还包括：
在各所述协议节点与总线网络之间，部署与各所述协议节点对应的数据监测节点；
通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证，包括：
对各所述VIP组件对应的测试用例进行运行；
在所述测试用例的运行过程中，通过各所述数据监测节点，实时采集各VIP组件对应的数据传输信息；
根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证。
可选的，根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证，包括：
根据各VIP组件对应的数据传输信息，获取各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息；
根据各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息，对各所述子系统与总线网络之间的连接信息进行验证。
根据本发明的另一方面，提供了一种系统总线互联验证装置，应用于片上系统SOC中，所述SOC系统中包括多个子系统，所述装置包括：
节点获取模块，用于获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点；
节点替换模块，用于根据各所述数据包中包括的路由信息，将各所述数据包添加至对应输出端口匹配的数据包队列中；
连接验证模块，用于通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
根据本发明的另一方面，提供了一种芯片，所述芯片包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的系统总线互联验证方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的系统总线互联验证方法。
根据本发明的另一方面，提供了一种计算机程序产品，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现本发明任一实施例所述的系统总线互联验证方法。
本发明实施例提供的技术方案，通过获取各所述子系统中包括的多个协议节点，采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，通过各协议节点对应的VIP组件，以及与VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证的技术手段，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是根据本发明实施例提供的一种系统总线互联验证方法的流程图；
图2是根据本发明实施例提供的另一种系统总线互联验证方法的流程图；
图3是根据本发明实施例提供的另一种系统总线互联验证方法的流程图；
图4是根据本发明实施例提供的一种系统总线互联验证装置的结构示意图；
图5是实现本发明实施例的系统总线互联验证方法的芯片结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图1为本发明实施例一提供的一种系统总线互联验证方法的流程图，本实施例可适用于对SOC系统中子系统与总线网络之间的连接情况进行验证，该方法可以由系统总线互联验证装置来执行，该系统总线互联验证装置可以采用硬件和/或软件的形式实现，该系统总线互联验证装置可配置于芯片中的SOC系统，所述SOC系统中包括多个子系统。如图1所示，该方法包括：
步骤110、获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点。
在本实施例中，SOC系统中包括多个子系统，每个子系统中包括多种片上总线协议(Advanced Microcontroller Bus Architecture，AMBA)对应的Master节点以及Slave节点。具体的，所述AMBA协议可以包括高级可扩展接口(Advanced eXtensible Interface，AXI)协议、高级高性能总线(Advanced High Performance Bus，AHB)协议，以及高级外围总线(Advanced Peripheral Bus，APB)协议等。其中，Master节点可以理解为通信集群中的控制节点，用于对通信集群进行管理和控制。Slave节点可以理解为通信集群中用于执行任务的分布式节点。
步骤120、采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换。
在本实施例中，获取到各子系统中包括的多个协议节点后，可以确定与各协议节点对应的验证知识产权(Verification Intellectual Property，VIP)组件，然后采用所述VIP组件代替协议节点进行通信。
这样设置的好处在于，由于在VIP组件环境上开发高覆盖率、完备的测试用例的难度，相比于现有技术中基于子系统的应用功能开发测试用例的难度较低，因此可以减少互联验证过程的工作量，提高验证效率；其次，通过将VIP组件代替协议节点，可以确保验证过程对SOC系统中的总线互联情况进行完全覆盖，提高系统总线互联验证结果的准确性。
步骤130、通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
在本实施例中，可选的，可以对所述测试用例进行运行，并在运行过程中通过各VIP组件代替协议节点进行通信，根据通信结果对子系统与总线网络之间的连接准确性进行验证。
本发明实施例提供的技术方案，通过获取各所述子系统中包括的多个协议节点，采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，通过各协议节点对应的VIP组件，以及与VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证的技术手段，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
实施例二
图2为本发明实施例二提供的一种系统总线互联验证方法的流程图，本实施例是对上述实施例的进一步细化。如图2所示，该方法包括：
步骤210、获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点。
步骤220、对各所述子系统中包括的多个协议节点进行空闲处理。
在本实施例中，在使用VIP组件对协议节点进行替换之前，需要对协议节点进行空闲处理，由此可以避免协议节点的传输信息对验证结果造成干扰。
在本实施例的一个实施方式中，对各所述子系统中包括的多个协议节点进行空闲处理，包括：保留各所述子系统中的全部顶层接口，将各所述子系统内部包括的实例化组件进行删除，并将各所述子系统对应的顶层信号设置为零。
在一个具体的实施例中，可以获取各子系统中的全部顶层接口，并对全部顶层接口进行空闲处理；将子系统内经过实例化的，用于实现具体数据处理功能的组件(也即实例化组件)进行删除。
步骤230、采用各所述协议节点对应的VIP agent组件，对处理后的各协议节点进行替换。
在本实施例中，可以采用各协议节点对应的VIP代理服务(agent)组件，对空闲处理后的协议节点进行替换。
步骤240、通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
在此步骤中，可选的，可以对所述测试用例进行运行，并在运行过程中通过各VIPagent组件代替协议节点进行通信，根据通信结果对子系统与总线网络之间的连接准确性进行验证。
本发明实施例提供的技术方案，通过获取各所述子系统中包括的多个协议节点，对各所述子系统中包括的多个协议节点进行空闲处理，采用各所述协议节点对应的VIPagent组件，对处理后的各协议节点进行替换，通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证的技术手段，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
实施例三
图3为本发明实施例三提供的一种系统总线互联验证方法的流程图，本实施例是对上述实施例的进一步细化。如图3所示，该方法包括：
步骤310、获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点。
步骤320、采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换。
步骤330、根据各所述VIP组件对应的测试用例驱动激励以及数据校验机制，构建与各所述VIP组件对应的测试用例。
在本实施例中，基于VIP组件构建测试用例时，VIP组件可以提供多种片上总线协议(例如AXI、AHB以及APB等)对应的完备测试用例驱动激励以及数据校验机制。在采用VIP组件对协议节点进行替换后，可以根据所述测试用例激励以及数据校验机制，构建与VIP组件匹配的测试用例。
步骤340、在各所述协议节点与总线网络之间，部署与各所述协议节点对应的数据监测节点。
在此步骤中，所述数据监测节点可以为片上网络中的monitor节点。
步骤350、对各所述VIP组件对应的测试用例进行运行，在所述测试用例的运行过程中，通过各所述数据监测节点，实时采集各VIP组件对应的数据传输信息。
步骤360、根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证。
在本实施例中，获取到各VIP组件对应的数据传输信息后，可以根据测试用例对应的数据校验机制，将所述数据传输信息与标准传输信息进行对比，根据对比结果对子系统与总线网络之间的连接准确性进行验证。
在本实施例的一个实施方式中，根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证，包括：根据各VIP组件对应的数据传输信息，获取各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息；根据各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息，对各所述子系统与总线网络之间的连接信息进行验证。
在一个具体的实施例中，所述测试用例可以对子系统中的以下内容进行覆盖：地址总线位宽、数据总线位宽、ID位宽、protect、cache、qos以及user等控制命令位域、全部类型的响应信息、全部类型的传输模式、各种突发长度(burst length)、地址对齐操作、地址不对齐操作、narrow传输信息以及原子操作等。
这样设置的好处在于，可以保证互联验证过程的完备性，提高互联验证结果的可靠性。
本发明实施例提供的技术方案，通过获取各所述子系统中包括的多个协议节点，采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，根据各所述VIP组件对应的测试用例驱动激励以及数据校验机制，构建与各所述VIP组件对应的测试用例，在各所述协议节点与总线网络之间，部署与各所述协议节点对应的数据监测节点，对各所述VIP组件对应的测试用例进行运行，在所述测试用例的运行过程中，通过各所述数据监测节点，实时采集各VIP组件对应的数据传输信息，根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证的技术手段，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
实施例四
图4为本发明实施例四提供的一种系统总线互联验证装置的结构示意图，所述装置应用于片上系统SOC中，所述SOC系统中包括多个子系统。如图4所示，该装置包括：节点获取模块410、节点替换模块420和连接验证模块430。
其中，节点获取模块410，用于获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点；
节点替换模块420，用于根据各所述数据包中包括的路由信息，将各所述数据包添加至对应输出端口匹配的数据包队列中；
连接验证模块430，用于通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
本发明实施例提供的技术方案，通过获取各子系统中包括的多个协议节点，采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，通过各协议节点对应的VIP组件，以及与VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证的技术手段，可以降低互联验证过程的工作量，提高验证效率以及验证结果的准确性。
在上述实施例的基础上，节点替换模块420包括：
节点处理单元，用于对各所述子系统中包括的多个协议节点进行空闲处理；
替换单元，用于采用各所述协议节点对应的VIP agent组件，对处理后的各协议节点进行替换；
系统处理单元，用于保留各所述子系统中的全部顶层接口，将各所述子系统内部包括的实例化组件进行删除，并将各所述子系统对应的顶层信号设置为零。
连接验证模块430包括：
用例构建单元，用于根据各所述VIP组件对应的测试用例驱动激励以及数据校验机制，构建与各所述VIP组件对应的测试用例；
节点部署单元，用于在各所述协议节点与总线网络之间，部署与各所述协议节点对应的数据监测节点；
用例执行单元，用于对各所述VIP组件对应的测试用例进行运行；
信息采集单元，用于在所述测试用例的运行过程中，通过各所述数据监测节点，实时采集各VIP组件对应的数据传输信息；
验证单元，用于根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证；
系统信息获取单元，用于根据各VIP组件对应的数据传输信息，获取各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息；根据各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息，对各所述子系统与总线网络之间的连接信息进行验证。
上述装置可执行本发明前述所有实施例所提供的方法，具备执行上述方法相应的功能模块和有益效果。未在本发明实施例中详尽描述的技术细节，可参见本发明前述所有实施例所提供的方法。
实施例五
图5示出了可以用来实施本发明的实施例的芯片10的结构示意图。如图5所示，芯片10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器(ROM)12、随机访问存储器(RAM)13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器(ROM)12中的计算机程序或者从存储单元18加载到随机访问存储器(RAM)13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储芯片10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出(I/O)接口15也连接至总线14。
芯片10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许芯片10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元(CPU)、图形处理单元(GPU)、各种专用的人工智能(AI)计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器(DSP)、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如系统总线互联验证方法。
在一些实施例中，系统总线互联验证方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到芯片10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的系统总线互联验证方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式(例如，借助于固件)而被配置为执行系统总线互联验证方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列(FPGA)、专用集成电路(ASIC)、专用标准产品(ASSP)、芯片上系统的系统(SOC)、负载可编程逻辑设备(CPLD)、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦除可编程只读存储器(EPROM或快闪存储器)、光纤、便捷式紧凑盘只读存储器(CD-ROM)、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在芯片上实施此处描述的系统和技术，该芯片具有：用于向用户显示信息的显示装置(例如，CRT(阴极射线管)或者LCD(液晶显示器)监视器)；以及键盘和指向装置(例如，鼠标或者轨迹球)，用户可以通过该键盘和该指向装置来将输入提供给芯片。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈(例如，视觉反馈、听觉反馈、或者触觉反馈)；并且可以用任何形式(包括声输入、语音输入或者、触觉输入)来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统(例如，作为数据服务器)、或者包括中间件部件的计算系统(例如，应用服务器)、或者包括前端部件的计算系统(例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互)、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信(例如，通信网络)来将系统的部件相互连接。通信网络的示例包括：局域网(LAN)、广域网(WAN)、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种系统总线互联验证方法，其特征在于，应用于片上系统SOC中，所述SOC系统中包括多个子系统，所述方法包括：
获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点；
采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换；
通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
2.根据权利要求1所述的方法，其特征在于，在采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换之前，还包括：
对各所述子系统中包括的多个协议节点进行空闲处理；
采用各所述协议节点对应的VIP组件，对各所述协议节点进行替换，包括：
采用各所述协议节点对应的VIP agent组件，对处理后的各协议节点进行替换。
3.根据权利要求2所述的方法，其特征在于，对各所述子系统中包括的多个协议节点进行空闲处理，包括：
保留各所述子系统中的全部顶层接口，将各所述子系统内部包括的实例化组件进行删除，并将各所述子系统对应的顶层信号设置为零。
4.根据权利要求1所述的方法，其特征在于，在通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证之前，还包括：
根据各所述VIP组件对应的测试用例驱动激励以及数据校验机制，构建与各所述VIP组件对应的测试用例。
5.根据权利要求1所述的方法，其特征在于，在通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证之前，还包括：
在各所述协议节点与总线网络之间，部署与各所述协议节点对应的数据监测节点；
通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证，包括：
对各所述VIP组件对应的测试用例进行运行；
在所述测试用例的运行过程中，通过各所述数据监测节点，实时采集各VIP组件对应的数据传输信息；
根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证。
6.根据权利要求5所述的方法，其特征在于，根据各VIP组件对应的数据传输信息，对各所述子系统与总线网络之间的连接信息进行验证，包括：
根据各VIP组件对应的数据传输信息，获取各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息；
根据各所述子系统对应的控制命令位域、响应信息、传输模式、突发长度以及操作信息，对各所述子系统与总线网络之间的连接信息进行验证。
7.一种系统总线互联验证装置，其特征在于，应用于片上系统SOC中，所述SOC系统中包括多个子系统，所述装置包括：
节点获取模块，用于获取各所述子系统中包括的多个协议节点；所述协议节点包括多种片上总线协议对应的Master节点以及Slave节点；
节点替换模块，用于根据各所述数据包中包括的路由信息，将各所述数据包添加至对应输出端口匹配的数据包队列中；
连接验证模块，用于通过各所述协议节点对应的VIP组件，以及与所述VIP组件对应的测试用例，对各所述子系统与总线网络之间的连接信息进行验证。
8.一种芯片，其特征在于，所述芯片包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-6中任一项所述的系统总线互联验证方法。
9.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-6中任一项所述的系统总线互联验证方法。
10.一种计算机程序产品，其特征在于，所述计算机程序产品包括计算机程序，所述计算机程序在被处理器执行时实现根据权利要求1-6中任一项所述的系统总线互联验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523868.9A CN116991789A (zh) | 2023-05-10 | 2023-05-10 | 一种系统总线互联验证方法、装置、芯片及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310523868.9A CN116991789A (zh) | 2023-05-10 | 2023-05-10 | 一种系统总线互联验证方法、装置、芯片及存储介质 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116991789A true CN116991789A (zh) | 2023-11-03 |
Family
ID=88520170
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310523868.9A Pending CN116991789A (zh) | 2023-05-10 | 2023-05-10 | 一种系统总线互联验证方法、装置、芯片及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116991789A (zh) |
-
2023
- 2023-05-10 CN CN202310523868.9A patent/CN116991789A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI618380B (zh) | 管理方法、服務控制器裝置以及非暫態電腦可讀取媒體 | |
| US11249748B2 (en) | Firmware component with self-descriptive dependency information | |
| CN111145076A (zh) | 数据并行化处理方法、系统、设备及存储介质 | |
| JP2022017588A (ja) | 深層学習フレームワークのトレーニング方法、装置及び記憶媒体 | |
| CN116821001B (zh) | 输入输出子系统的验证方法、装置、电子设备及介质 | |
| CN114840339A (zh) | Gpu服务器、数据计算方法及电子设备 | |
| US20120011481A1 (en) | Hierarchical Finite State Machine Generation For Power State Behavior in an Electronic Design | |
| CN116306408B (zh) | 片上系统soc的验证环境确定方法、装置、设备和存储介质 | |
| CN117009283A (zh) | 一种多核多芯片数据处理方法、装置、芯片及存储介质 | |
| CN116991789A (zh) | 一种系统总线互联验证方法、装置、芯片及存储介质 | |
| CN116070567A (zh) | 一种缓存电路的验证方法、装置、设备及存储介质 | |
| CN116303141A (zh) | 一种数据传输方法、装置、设备及介质 | |
| CN116306407B (zh) | 片上网络noc的验证方法、装置、设备和存储介质 | |
| CN116055386A (zh) | 一种端口权重更新方法、装置、芯片及存储介质 | |
| CN114372238B (zh) | 一种分布式状态估计方法 | |
| CN117709255B (zh) | 间接访问寄存器的测试方法、装置、设备及介质 | |
| CN116306410B (zh) | 基于紧耦合内存的信息打印方法及装置、硬件验证方法 | |
| CN117056110B (zh) | 一种系统故障排查方法、装置、电子设备及存储介质 | |
| CN117076720B (zh) | 一种嵌入表访问方法、装置、电子设备及存储介质 | |
| CN113656268B (zh) | 业务服务的性能测试方法、装置、电子设备和存储介质 | |
| CN116700996B (zh) | 一种神经网络的内存分配方法、装置、设备及介质 | |
| CN117827619B (zh) | 异构算力的耗时预测仿真方法、装置、设备、介质及系统 | |
| CN114024858B (zh) | 一种任务执行方法、装置、设备及存储介质 | |
| CN114238004A (zh) | 互联电路的数据传输正确性检查方法及装置、电子设备 | |
| CN115798567A (zh) | 双端口随机存取存储器ram测试方法、装置、设备及介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |