CN116982147A - 用于半导体处理室部件的聚合物涂层 - Google Patents

用于半导体处理室部件的聚合物涂层 Download PDF

Info

Publication number
CN116982147A
CN116982147A CN202280020262.7A CN202280020262A CN116982147A CN 116982147 A CN116982147 A CN 116982147A CN 202280020262 A CN202280020262 A CN 202280020262A CN 116982147 A CN116982147 A CN 116982147A
Authority
CN
China
Prior art keywords
component
processing chamber
intermediate layer
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280020262.7A
Other languages
English (en)
Inventor
宋元平
约翰尼·彭
宋艺伟
许临
克里斯托弗·金博尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lam Research Corp
Original Assignee
Lam Research Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Research Corp filed Critical Lam Research Corp
Publication of CN116982147A publication Critical patent/CN116982147A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32467—Material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D1/00—Processes for applying liquids or other fluent materials
    • B05D1/02—Processes for applying liquids or other fluent materials performed by spraying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32458—Vessel
    • H01J37/32477—Vessel characterised by the means for protecting vessels or internal parts, e.g. coatings
    • H01J37/32495—Means for protecting the vessel against plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32807—Construction (includes replacing parts of the apparatus)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2203/00—Other substrates
    • B05D2203/30—Other inorganic substrates, e.g. ceramics, silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B05—SPRAYING OR ATOMISING IN GENERAL; APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D—PROCESSES FOR APPLYING FLUENT MATERIALS TO SURFACES, IN GENERAL
    • B05D2506/00—Halogenated polymers
    • B05D2506/10—Fluorinated polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/02—Details
    • H01J2237/0203—Protection arrangements
    • H01J2237/0213—Avoiding deleterious effects due to interactions between particles and tube elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

提供了半导体处理室中的部件。导电半导体或金属主体的CTE小于10.0×10‑6/K。中间层设置在主体的至少一个表面上，该中间层包含含氟聚合物。全氟烷氧基烷烃(PFA)层设置在中间层上方以形成该部件。

Description

用于半导体处理室部件的聚合物涂层
相关申请的交叉引用
本申请要求2021年3月8日提交的美国申请No.63/158,115的优先权，该申请出于所有目的通过引用并入本文。
背景技术
本公开总体上涉及半导体设备的制造。更具体地，本公开涉及在制造半导体设备中使用的室部件。
在半导体晶片处理期间，等离子体处理室用于处理半导体设备。等离子体处理室受到等离子体卤素和/或氧的影响，这可能使等离子体处理室中的部件劣化。
这里提供的背景描述是为了总体呈现本公开的背景的目的。当前指定的发明人的工作在其在此背景技术部分以及在提交申请时不能确定为现有技术的说明书的各方面中描述的范围内既不明确也不暗示地承认是针对本公开的现有技术。
发明内容
为了实现上述目的并且根据本公开的目的，提供了一种半导体处理室中的部件。导电半导体或金属主体的CTE小于10.0×10-6/K。中间层设置在主体的至少一个表面上，该中间层包含含氟聚合物。全氟烷氧基烷烃(PFA)层设置在中间层上方以形成该部件。
在另一种表现形式中，提供了一种用在等离子体处理室中的边缘环。提供单质硅边缘环主体。含氟聚合物位于单质硅边缘环主体的至少一个表面上。全氟烷氧基烷烃(PFA)涂层位于氟化乙烯丙烯)或聚醚硫烷涂层上。
在另一种表现形式中，提供了一种用于形成在半导体处理室中使用的部件的方法。提供导电半导体或金属主体，其中该主体具有小于10.0×10-6/K的CTE。在主体的至少一个表面上形成中间层，该中间层包含含氟聚合物。在中间层上方形成全氟烷氧基烷烃(PFA)层以形成该部件。
下面将在具体实施方式中并结合附图更详细地描述本公开的这些和其他特征。
附图说明
本公开通过示例而非限制的方式在附图中示出，其中相同的附图标记指代相似的元件，并且其中：
图1是实施方案的高级流程图。
图2A-图2E示出了用于制造在等离子体处理室中使用的边缘环部件的方法的实施方案。图2A是边缘环形式的部件基板的俯视图。图2B是图2A的部件基板的剖视图。图2C是图2A的基板的表面的横截面细节图。
2。图2D是涂覆到图2A的基板上的中间含氟聚合物层的横截面细节图。图
2E是图2D的在将全氟烷氧基烷烃(PFA)层施加至含氟聚合物中间层以形成用于等离子体处理室的部件之后的结构的横截面细节图。
图3是等离子体处理室的一部分的剖视图。
图4是可以在实施方案中使用的等离子体处理室的示意图。
具体实施方式
现在将参考附图中所示的本公开的几个优选实施方案来详细描述本公开。在下面的描述中，阐述了许多具体细节以便提供对本公开的透彻理解。然而，对于本领域技术人员来说显而易见的是，可以在没有这些具体细节中的一些或全部的情况下实践本公开。在其他情况下，没有详细描述公知的工艺步骤和/或结构，以免不必要地模糊本公开。
本文描述的各种实施方案提供了半导体处理室部件，其耐受由电弧放电造成的损坏和/或由诸如等离子体蚀刻之类的工艺造成的腐蚀，从而抑制或最小化对部件的可能由半导体处理系统(例如等离子体处理室)中固有的等离子体和蚀刻工艺产生的消耗。
为了便于理解，图1为：图1是制造和使用用于诸如等离子体处理室之类的半导体处理室的部件的第一实施方案的工艺的高级流程图。提供部件主体(步骤104)。部件主体包括具有低热膨胀系数(CTE)(例如，小于10.0×10-6/K～5.0×10-6/K)的导电半导体或金属材料。如下面将进一步详细解释的，部件主体的导电性和低CTE对于在诸如等离子体处理室之类的半导体处理室的部件中使用是特别有利的属性。
参见图2A至图2C，所提供的基板主体204可以形成为用于等离子体处理室的部件的形状，该部件例如具有至少部分地围绕静电卡盘(ESC)的内径向表面或中心孔208的边缘环。图2A是基板主体的俯视图，图2B是基板主体的剖视图。图2C示出了基板主体表面212的截面A-A的特写视图。应当理解，图2A至图4中所示的图像是仅用于说明目的并且在比例、形式和特征方面可以变化。基板主体204可以通过许多不同的制造工艺形成，该制造工艺例如机械加工、模制、烧结、抛光、化学蚀刻等。
根据一个实施方案，基板主体204包括具有低热膨胀系数(CTE)(例如，小于10.0×10-6/K，并且在另一实施方案中小于5.0×10-6/K)的导电材料。在另一实施方案中，基板主体204包括导电半导体，并且具体地讲，包括导电多晶掺杂硅或碳化硅半导体材料。在另一实施方案中，基板主体204包含单质硅(elemental silicon)。在替代实施方案中，基板主体可以包括其他导电半导体(例如，锗)或低CTE金属(例如，钛等)。在各种实施方案中，半导体可以是多晶的。多晶硅具有平均大于多晶硅晶粒的晶粒。多晶硅的平均晶粒尺寸超过1毫米。低热膨胀系数通常可提供较小的应力、磨损以及部件之间更好的配合。特别是，在室处理过程中，边缘环和其他相邻零件(特别是ESC底板)将处于不同的温度。由于等离子体导致的加热，边缘环通常比主动控制温度的ESC底板(-40℃至50℃)要热得多(在150℃至250℃范围内)。当我们选择热膨胀系数小的边环材料时，我们有效地减少了边缘环与相邻零件(ESC)之间的间隙尺寸的变化，从而可以在两个导体之间实现更一致的电容。因此，在电气方面我们将拥有更一致的性能。
在一个实施方案中，通过铸造导电半导体(例如通过将熔融半导体浇注或注射到模具中)以形成特定的部件形状来形成部件主体，其中熔融半导体在模具中以硬化形式冷却以形成具有大晶粒尺寸的多晶结构。在其他实施方案中，半导体被固化成圆柱形，然后通过磨料研磨或其他机械加工技术机械加工成最终几何形状。
参见图1和图2D，在提供基板主体204之后，在基板主体204的一个或多个表面212上形成中间含氟聚合物层216(图2D)(步骤108)。中间含氟聚合物层216有助于将后续层(例如，图2D中的PFA层224)附接到基板主体204。在一个实施方案中，中间含氟聚合物层216包含含氟聚合物(例如具有高固化温度(例如，350℃至400℃)的氟化乙烯丙烯(FEP))和有助于粘合后续PFA层224的组合物。在另一个实施方案中，中间含氟聚合物层216层包含树脂，例如聚醚硫烷(PES)，以有助于粘合到基板表面212。另外，中间含氟聚合物层216几乎没有色素沉着(即，是透明的)，以便最小化处理室中的污染。为了有助于沉积(例如，液体喷雾沉积技术)，中间含氟聚合物层216包含溶剂型或水性组合物。在一个实施方案中，含氟聚合物中间层216由8840干膜润滑剂(其由PPG Industries Ohio,Inc.(Cleveland,Ohio)制造)组成。然而，应当理解，可以使用任何树脂粘合的或基于树脂的、基于FEP的涂层，特别是溶剂性或水性的涂层。
根据一些实施方案，使用喷涂沉积方法来沉积中间含氟聚合物层216，该方法提供基本均匀的层以充当用于涂覆后续层的底涂料，并与下伏的基板主体204具有适当的粘附力。为有助于喷涂沉积，中间含氟聚合物层216是水性的或溶剂性的。在替代实施方案中，可以采用沉积方法，例如化学气相沉积(CVD)、等离子体增强化学气相沉积(PECVD)、原子层沉积(ALD)、电沉积(也称为电泳涂层，例如Shimizu Co.Ltd的Elecoat NicelonTM涂层)(shimizu-corp.co.jp))等沉积方法。在一个实施方案中，在施加任何涂层之前，对基板主体204进行预处理，以去除或基本上去除任何氧化物(例如，氧化硅)和对基板表面212的表面损伤或基板表面212上松散附着的微结构，其可能是在制造过程中发生的。例如，当给硅基板涂底涂料时，可以在基板主体204上执行去离子(DI)水冲洗，随后进行混合酸蚀刻以去除任何表面缺陷，并且还将表面粗糙度增加到例如20微米或更大。
中间含氟聚合物层216的厚度可根据一种或多种因素而变化，所述因素包括部件的类型、部件的位置、部件的几何形状、基板材料性质、成本等。根据一个实施方案，中间含氟聚合物层216的厚度介于约1微米(μm)至30μm之间。
参照图1和图2E，在形成中间含氟聚合物层216之后，将最终涂层或层(a finalcoating or layer)施加至中间含氟聚合物层216的表面220，最终涂层也是在高温下具有优异耐酸性的含氟聚合物(例如，全氟烷氧基烷烃(PFA))，下文中称为PFA层224。也可以考虑其他含氟聚合物。例如，聚四氟乙烯(PTFE)可以使用，但通常是多孔的。图2E示出了在施加PFA层224之后基板主体204的一部分的实施方案的剖视图。如图2E所示，PFA层224添加到中间含氟聚合物层216的原始表面220上方，从而增加了零件的总厚度。在一些实施方案中，PFA层224至少20μm厚并且可以厚至150μm或更大。因为PFA通常对金属和半导体例如硅具有较差的粘附特性，所以中间含氟聚合物层216充当基板主体204的底涂料。因为PFA很好地粘合到中间含氟聚合物层216，其与半导体基板主体204确实具有良好的整体粘附性，因此所得PFA层224涂层牢固地附着到基板主体204上以最小化其分层或分离。根据一些实施方案，使用静电粉末喷涂沉积方法将PFA层224施加到中间含氟聚合物层216，该方法在基板主体204的表面上提供基本上均匀的层。
如上所述的根据图1的工艺的步骤104至112制造的所得的PFA涂覆的基板主体具有最少的污染物和增强的对半导体处理室中固有的化学品和腐蚀过程的耐腐蚀性。
在通过图1的步骤104至112正确处理部件200之后，然后将其安装在半导体处理室中，例如等离子体处理室中(步骤116，图1)。如图1所示其制造工艺对于使用通常会被等离子体处理室中常见的氧/卤素活性物质非常快速地消耗的基板材料来制造等离子体处理室部件特别有用。
在下面的实施方案中，以图1以及图2A至图2E所示的工艺形成的部件200涉及作为在等离子体处理室(例如，在图4中所示的等离子体处理室404)中使用的静电卡盘(ESC)组件或系统(例如，图3中的ESC组件300)内的边缘环或类似部件的特定应用。然而，应当理解，由图1以及图2A至图2E所示的工艺形成的部件200可以被实现为ESC组件300或等离子体处理室404内的任何数量的部件，例如峰部和静电卡盘(ESC)，以及高流量衬里、气体分配板等以及其他零件，在一定程度上高耐腐蚀性、良好的导电性和低热膨胀系数的性能是合乎期望的。
图3示出了用于等离子体处理系统的具有可移动边缘环构造的ESC组件300的一部分(由图4所示的截面B-B限定)的剖视图。ESC组件300包括被配置为围绕静电卡盘(ESC)304的顶部边缘环324。ESC304也可称为基板支撑件，其在处理期间充当工艺晶片466的支撑件。顶部边缘环324具有由可移动边缘环308支撑的环形下部凹部326。可移动边缘环308被设置成在由内部径向侧和外部径向侧限定的空腔内竖直铰接，该内部径向侧包括ESC304、加热板352和中间内边缘环328，该外部径向侧包括静态边缘环316、外边缘环312和盖边缘环320。盖边缘环320具有部分地覆盖顶边缘环324的径向内突出部322。
因为顶部边缘环324在处理工艺晶片466的过程中暴露于侵蚀性等离子体和蚀刻剂，所以它总是被磨损，并且因此其厚度随着暴露的增加而高度减小。因此，可移动边缘环308用于升高顶部边缘环324，以恢复顶部边缘环324的顶部表面和工艺晶片/基板466之间的高度关系。为了实现这种高度调节，一个或多个升降销340被竖直致动(通过ESC304中的孔348和静态边缘环316中的孔318)以向上推可移动边缘环308，这进而调节顶部边缘环324的竖直方向。围绕升降销340的圆周设置有套筒344，以密封ESC304的孔348。
根据实施方案，部件200是根据图1、以及图2A至图2E的工艺制造的，以形成用于安装在ESC组件300中的静态边缘环316。由于其在室中的位置以及在工艺晶片466的处理中接近/暴露于等离子体(即，承载一个或多个“面向等离子体的表面”)，因此静态边缘环316极大地受益于部件200的中间含氟聚合物/PFA涂层216/224的防腐蚀特性。在一个示例中，等离子体可以在顶部边缘环324和外边缘环312以及覆盖边缘环320之间通过而到达可动边缘环308的外表面和静态边缘环316的内表面(例如，图2B中的内部径向表面或中心孔208)。通过的等离子体的量取决于顶部边缘环324的位置。此外，在图3所示的位置中，顶部边缘环324可以防止等离子体在顶部边缘环324与中间内边缘环328和/或外边缘环312之间传递到可移动边缘环308的内表面或外表面。当可移动边缘环308升起顶部边缘环324时，在顶部边缘环324和中间内边缘环328和/或外边缘环312之间形成间隙，使得等离子体能到达可移动边缘环308和静态边缘环316的表面。
在一个实施方案中，静态边缘环316的整个外表面可被处理以包括如部件200中所提供的中间含氟聚合物/PFA涂层216/224。然而，应当理解，仅部件的外表面的一部分需要处理。例如，静态边缘环316的外部或外部径向表面可以从PFA层224中排除(例如，利用掩模或类似工艺)，使得仅面向等离子体的表面(例如，内部径向表面208-参见图2B)包括中间含氟聚合物/PFA涂层216/224。这种部分涂覆工艺可能需要遮盖未被涂覆的部分。面向等离子体的表面是在等离子体处理期间暴露于等离子体或在高温和低压下暴露于反应性卤素物质的表面。反应性卤素物质可以由远程等离子体或热反应性氟形成。在一些实施方案中，可移动边缘环308上的点未被涂覆，因为这些点可用于在电镀工艺期间与电极连接。
此外，可移动边缘环308与静态边缘环316一起提供到达ESC304的RF传导(交流)路径，以在室处理期间实现更均匀的等离子体，从而改善近边缘晶片处理均匀性，因而有利于部件200基板主体204的导电性质。因此，除了ESC组件300和等离子体处理室系统400中的其他部件之外，可移动边缘环308和顶部边缘环324也可以使用图1、图2A至图2E所示的工艺并且利用部件200的中间含氟聚合物/PFA涂层216/224来形成。
返回参考图1中公开的工艺，部件200用在等离子体处理室中以促进在工艺晶片466上的半导体制造(步骤120)。等离子体处理可以是蚀刻、沉积、钝化或另一等离子体工艺中的一种或多种工艺。等离子体处理也可以与非等离子体处理结合进行。
为了便于理解，图4示意性地示出了可以在实施方案中使用的等离子体处理室系统400的示例。等离子体处理室系统400包括其中具有等离子体处理室404的等离子体反应器402。由功率匹配网络408调谐的等离子体电源406向位于介电感应功率窗412附近的变压器耦合等离子体(TCP)线圈410供电，以通过提供感应耦合功率而在等离子体处理室404中产生等离子体414。峰部472从等离子体处理室404的室壁476延伸至介电感应功率窗412，从而形成峰部环。峰部472相对于室壁476和介电感应功率窗412成角度。例如，峰部472和室壁476之间的内角以及峰部472和介电感应功率窗412之间的内角各自可以大于90°且小于180°。如图所示，峰部472在等离子体处理室404的顶部附近提供有角度的环。TCP线圈(上部电源)410可以被配置成在等离子体处理室404内产生均匀的扩散轮廓。例如，TCP线圈410可以被配置成在等离子体414中产生环形功率分布。提供介电感应功率窗412以将TCP线圈410与等离子体处理室404分开，同时允许能量从TCP线圈410传递到等离子体处理室404。当工艺晶片466放置在ESC组件300上时，由偏置匹配网络418调谐的晶片偏压电源416向ESC组件300提供功率以设置偏置电压。控制器424控制等离子体电源406和晶片偏置电压电源416。
等离子体电源406和晶片偏置电压电源416可被配置为在特定射频下操作，例如在13.56兆赫(MHz)、27MHz、1MHz、2MHz、60MHz、400千赫(kHz)、2.54吉赫(GHz)或其组合下操作。等离子体电源406和晶片偏置电压电源416的尺寸可以适当地设定以提供一定范围的功率，从而实现期望的工艺性能。例如，在一个实施方案中，等离子体电源406可以提供50至5000瓦范围内的功率，并且晶片偏置电压电源416可以提供20至3000伏(V)范围内的偏置电压。另外，TCP线圈410和/或ESC组件300可以由两个或更多个子线圈或子电极组成。子线圈或子电极可以由单个电源供电或者由多个电源供电。
如图4所示，等离子体处理室系统400还包括气体源/气体供应机构430。气体源430通过气体入口(例如气体注射器440)与等离子体处理室404流体连接。气体注射器440具有至少一个钻孔441以允许气体穿过气体注射器440进入等离子体处理室404。气体注射器440可以位于等离子体处理室404中的任何有利位置并且可以采用用于注射气体的任何形式。然而，优选地，气体入口可以被配置成产生“可调节的”气体注射轮廓。可调节的气体注射轮廓允许独立地调节流向等离子体处理室404中的多个区域的气体的相应流量。更优选地，气体注射器安装到介电感应功率窗412。气体注射器可以安装在功率窗上、安装在功率窗内或构成功率窗的一部分。工艺气体和副产物经由压力控制阀442和泵444从等离子体处理室404去除。压力控制阀442和泵444还用于维持等离子体处理室404内的特定压力。控制阀442可以在处理期间维持小于1托的压力。一个或多个边缘环可以围绕ESC组件300的顶部部分放置。气体源/气体供应机构430由控制器424控制。Lam Research(Fremont,CA)的或/>可用于实践实施方案。
工艺晶片466被放置在等离子体处理室404中，并且具体地放置在ESC组件300上或ESC组件300内，如图3所示。对工艺晶片466应用等离子体工艺(例如，图1的步骤120)。在该示例中，工艺晶片466的等离子体工艺用于提供对工艺晶片466上的堆叠件的一部分的蚀刻，例如用于蚀刻堆叠件中的含钨层。在该实施方案中，等离子体工艺加热到高于550℃的温度。此外，等离子体工艺在等离子体处理室404的内部沉积残留物。在工艺晶片466的等离子体处理之后，将工艺晶片466从等离子体处理室404去除。清洁等离子体处理室404以去除沉积的残留物。在该实施方案中，来自远程氟等离子体的反应性氟用于清洁等离子体处理室404的内部。提供1毫托(mTorr)至10托范围内的压强。ESC组件300尚未充分冷却并保持在500℃以上的温度。在清洁完成之后，新的工艺晶片466可被放置在等离子体处理室404中以开始新的循环。在另一示例中，等离子体处理用于提供包括碳层、多晶硅层或氧化物/氮化物层的蚀刻。在该示例中，晶片温度控制在0℃至150℃的范围内，并且在晶片处理后通过原位氧气(O2)和三氟化氮(NF3)等离子体清洁室。
在各种实施方案中，部件200的特征和中间含氟聚合物/PFA涂层216/224可以在等离子体处理室404的各个部分(例如约束环、边缘环、静电卡盘、接地环、室衬里、门衬里、峰部、喷头、介电功率窗、气体注射器、边缘环、陶瓷传送臂或其他部件)中实现。例如，中间含氟聚合物/PFA涂层216/224可以形成在顶部边缘环324上。虽然在图4的实施方案中参照在用于等离子体处理室系统400的感应耦合等离子体(ICP)反应器中的使用而示出了部件200和ESC组件300，但是应当理解，可以使用其他部件和/或类型的等离子体处理室。其中可以使用部件200的其他类型的等离子体处理室的示例是电容耦合等离子体处理室(CCP)、斜面等离子体处理室以及类似的处理室。在另一示例中，等离子体处理室可以是介电处理室或导体处理室。这种等离子体处理室的一个示例是由Lam Research(Fremont,CA)制造的Exelan/>蚀刻系统。
虽然已经根据几个优选实施方案描述了本公开，但是存在落入本公开的范围内的变更、排列、修改和各种替代等同方案。还应当注意的是，存在实现本公开的方法和装置的许多替代方式。因此，旨在将所附权利要求解释为包括落入本公开的真实精神和范围内的所有此类改变、排列和各种替代等同方案。

Claims (23)

1.一种半导体处理室中的部件，该部件包括：
导电半导体或金属主体；
其中所述主体具有小于10.0×10-6/K的CTE；
中间层，其设置在所述主体的至少一个表面上，所述中间层包含含氟聚合物；和
全氟烷氧基烷烃(PFA)层，其设置在所述中间层上方以形成所述部件。
2.根据权利要求1所述的部件，其中所述主体是包括硅或碳化硅的半导体主体。
3.根据权利要求2所述的部件，其中所述半导体主体包括单质硅。
4.根据权利要求1所述的部件，其中所述主体具有小于5.0×10-6/K的CTE。
5.根据权利要求1所述的部件，其中所述中间层是基于聚醚硫烷(PES)树脂的，以帮助粘合到所述主体的所述至少一个表面。
6.根据权利要求1所述的部件，其中所述中间层是水性的或溶剂性的，以使得能通过喷涂沉积将所述中间层施加至所述主体的至少一个表面。
7.根据权利要求1所述的部件，其中所述PFA层通过喷涂沉积施加至所述中间层以粘合至所述中间层。
8.根据权利要求1所述的部件，其中所述部件被配置为安装在半导体处理室中；以及
其中，所述部件在所述半导体处理室内的静电卡盘周围形成环，所述静电卡盘支撑晶片以进行处理。
9.根据权利要求1所述的部件：
其中，所述半导体处理室包括等离子体处理室；以及
其中，所述部件暴露于所述等离子体处理室中的腐蚀过程，并且所述PFA层耐受由所述腐蚀过程造成的损坏或侵蚀。
10.根据权利要求1所述的部件，其中所述中间层是基于氟化乙烯丙烯树脂的，以有助于粘合到所述主体的至少一个表面。
11.根据权利要求1所述的部件，其中所述含氟聚合物是氟化乙烯丙烯(FEP)和聚醚硫烷(PES)中的至少一者。
12.一种用于形成在半导体处理室中使用的部件的方法，所述方法包括：
提供导电半导体或金属主体；
其中，所述主体具有小于10.0×10-6/K的CTE；
在所述主体的至少一个表面上形成中间层，所述中间层包含含氟聚合物；以及
在所述中间层上形成全氟烷氧基烷烃(PFA)层以形成所述部件。
13.根据权利要求12所述的方法，其中所述主体是包括硅或碳化硅的半导体主体。
14.根据权利要求13所述的方法，其中所述半导体主体包括单质硅。
15.根据权利要求12所述的方法，其中所述主体具有小于5.0×10-6/K的CTE。
16.根据权利要求12所述的方法，其中所述中间层是基于树脂的，以有助于粘合到所述主体的所述至少一个表面上。
17.根据权利要求16所述的方法，其中所述树脂包括聚醚硫烷(PES)。
18.根据权利要求12所述的方法，其中所述中间层是水性的或溶剂性的，并且其中形成中间层包括通过喷涂沉积将所述中间层施加至所述主体的所述至少一个表面上。
19.根据权利要求12所述的方法，其中通过喷涂沉积将所述PFA层施加到所述中间层以粘合到所述中间层。
20.根据权利要求12所述的方法，其还包括：
将所述部件安装在半导体处理室中；以及
其中所述部件在所述半导体处理室内的静电卡盘周围形成环，所述静电卡盘支撑晶片以进行处理。
21.根据权利要求20所述的方法：
其中，所述半导体处理室包括等离子体处理室；以及
其中所述部件暴露于所述等离子体处理室中的腐蚀过程，并且所述PFA层耐受由所述腐蚀过程造成的损坏或侵蚀。
22.根据权利要求12所述的方法，其中所述中间层包含氟化乙烯丙烯和聚醚硫烷中的至少一者。
23.一种用于等离子体处理室的边缘环，其包括：
单质硅边缘环主体；
所述单质硅边环主体的至少一个表面上的含氟聚合物涂层；以及
所述含氟聚合物涂层上的全氟烷氧基烷烃(PFA)涂层。
CN202280020262.7A 2021-03-08 2022-02-25 用于半导体处理室部件的聚合物涂层 Pending CN116982147A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163158115P 2021-03-08 2021-03-08
US63/158,115 2021-03-08
PCT/US2022/018001 WO2022192012A1 (en) 2021-03-08 2022-02-25 Polymeric coating for semiconductor processing chamber components

Publications (1)

Publication Number Publication Date
CN116982147A true CN116982147A (zh) 2023-10-31

Family

ID=83226943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280020262.7A Pending CN116982147A (zh) 2021-03-08 2022-02-25 用于半导体处理室部件的聚合物涂层

Country Status (5)

Country Link
US (1) US20240120180A1 (zh)
JP (1) JP2024509819A (zh)
KR (1) KR20230153530A (zh)
CN (1) CN116982147A (zh)
WO (1) WO2022192012A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09199581A (ja) * 1995-11-13 1997-07-31 Furon Tec:Kk 基体支持部材、及び、これを用いた半導体装置又は液晶表示装置の製造装置
US6808802B2 (en) * 2002-02-13 2004-10-26 NxEdge, Inc. Equipment coating
US7234222B1 (en) * 2003-09-26 2007-06-26 Lam Research Corporation Methods and apparatus for optimizing the delivery of a set of gases in a plasma processing system
US20060102080A1 (en) * 2004-11-12 2006-05-18 Advanced Ion Beam Technology, Inc. Reduced particle generation from wafer contacting surfaces on wafer paddle and handling facilities
US20190169444A1 (en) * 2017-12-04 2019-06-06 Applied Materials, Inc. Anti-wetting coating

Also Published As

Publication number Publication date
US20240120180A1 (en) 2024-04-11
KR20230153530A (ko) 2023-11-06
JP2024509819A (ja) 2024-03-05
WO2022192012A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
US8721833B2 (en) Variable capacitance chamber component incorporating ferroelectric materials and methods of manufacturing and using thereof
JP6916303B2 (ja) 可動エッジリング設計
US20230092570A1 (en) Method for conditioning semiconductor processing chamber components
US20220181127A1 (en) Electrostatic chuck system
CN107574421B (zh) 用于处理腔室的陶瓷涂覆的石英盖体
US10515843B2 (en) Amalgamated cover ring
WO2019183237A1 (en) Laser polishing ceramic surfaces of processing components to be used in the manufacturing of semiconductor devices
CN112534560A (zh) 用于处理腔室的涂层材料
CN115443530A (zh) 具有高性能涂层的半导体腔室部件
US20240120180A1 (en) Polymeric coating for semiconductor processing chamber components
US11929278B2 (en) Low impedance current path for edge non-uniformity tuning
TW202410124A (zh) 具有被覆層的半導體處理腔室元件
TW202322178A (zh) 用於半導體處理腔室組件的釔鋁鈣鈦礦（ｙａｐ）基塗層
US20230317424A1 (en) Erosion resistant plasma processing chamber components
US20230411124A1 (en) Ceramic component with channels
US20230331633A1 (en) Spark plasma sintered component for plasma processing chamber
WO2023219727A1 (en) Semiconductor processing chamber components with cladding
KR20220018053A (ko) 플라즈마 프로세싱 챔버 컴포넌트들을 위한 실란트 (sealant) 코팅
CN116457914A (zh) 具有通道的陶瓷构件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination