CN116981330A - 一种热电堆组件制造方法、系统、设备及介质 - Google Patents

一种热电堆组件制造方法、系统、设备及介质 Download PDF

Info

Publication number
CN116981330A
CN116981330A CN202310952891.XA CN202310952891A CN116981330A CN 116981330 A CN116981330 A CN 116981330A CN 202310952891 A CN202310952891 A CN 202310952891A CN 116981330 A CN116981330 A CN 116981330A
Authority
CN
China
Prior art keywords
layer
etching
protective
thermoelectric
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310952891.XA
Other languages
English (en)
Inventor
杨子庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Inspur Intelligent Technology Co Ltd
Original Assignee
Suzhou Inspur Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Inspur Intelligent Technology Co Ltd filed Critical Suzhou Inspur Intelligent Technology Co Ltd
Priority to CN202310952891.XA priority Critical patent/CN116981330A/zh
Publication of CN116981330A publication Critical patent/CN116981330A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Photometry And Measurement Of Optical Pulse Characteristics (AREA)

Abstract

本发明公开了一种热电堆组件制造方法、系统、设备及介质，方法包括：提供一基板，在基板上依次沉积第一保护材料和第二保护材料，得到浮板；获取目标热电材料，在浮板上分两次沉积目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；基于蚀刻孔和目标保护层对基板进行异向性蚀刻，得到热电堆组件。通过本发明的方案，有效提升了热电堆组件的敏感度，并降低了热电堆组件的生产成本。

Description

一种热电堆组件制造方法、系统、设备及介质
技术领域
本发明涉及传感器技术领域，尤其涉及一种热电堆组件制造方法、系统、设备及介质。
背景技术
自然界中的物质若其本身温度大于绝对零度，必定会遵循普朗克定律(ThePlanck’s law)放射出红外线，通过探测物体放射出的红外线，能够计算出物体的温度。
目前，能够通过薄膜沉积技术和微机电技术来制作热电堆传感器。热电堆传感器通过测量热电堆组件中热电材料由于席贝克(Seebeck)效应产生的热电势来探测红外线辐射，而热电材料的热电系数不同，导致热电堆传感器对探测的敏感度不同。需要选择合适的热电材料来制造具备高灵敏度的热电堆组件，提高热电堆传感器的性能。例如，铋和锑组合作为热电材料时具有较高的热电系数，其组合所制的热电堆组件能够具备较高的敏感度，但无法兼容标准集成电路(integrated circuit，IC)技术。相关技术中，利用薄膜沉积技术和微机电技术得到的热电堆组件的固态导热通常较高，热电堆组件易变形或龟裂，并且制程繁杂，无法有效制造出高敏感度的热电堆组件。
因此，制造高敏感度的热电堆组件是热电堆传感器技术领域研究的焦点。
发明内容
有鉴于此，本发明提出了一种热电堆组件制造方法、系统、设备及介质，解决了热电堆组件制程中热电材料无法兼容标准IC技术、残余应力影响热电堆组件结构以及制程繁杂等问题，降低了热电堆组件的生产成本，提升了热电堆组件的敏感度。
基于上述目的，本发明实施例的一方面提供了一种热电堆组件制造方法，具体包括如下步骤：
提供一基板，在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板；
获取目标热电材料，在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；
基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件。
在一些实施方式中，所述在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板的步骤，包括：
通过干氧沉积第一保护材料，生成第一保护层；
根据预设比例的反应气体和预设沉积温度，在所述第一保护层上沉积第二保护材料，生成第二保护层，以得到所述浮板。
在一些实施方式中，所述获取目标热电材料的步骤，包括：
基于各类热电材料的热电系数、电阻率和热导率，得到各类热电材料的优质值；
比较各类热电材料的优质值，确定最大优质值对应的热电材料为目标热电材料。
在一些实施方式中，所述基于各类热电材料的热电系数、电阻率和热导率，得到各类热电材料的优质值的步骤，包括：
根据优质值计算公式以及各类热电材料的热电系数、电阻率和热导率，计算所述各类热电材料的优质值，其中，所述优质值计算公式为：
优质值＝热电系数2/(电阻率×热导率)。
在一些实施方式中，所述在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔的步骤，包括：
在所述浮板上第一次沉积所述目标热电材料，得到第一材料层，并在所述第一材料层掺杂第一掺质后，采用第一光罩制程，蚀刻掺杂后的第一材料层以塑形掺杂后的第一材料层；
基于塑形后的第一材料层，采用第二光罩制程，蚀刻所述浮板，得到蚀刻窗；
基于掺杂并塑形后的第一材料层以及所述蚀刻窗，沉积绝缘层，所述绝缘层用于绝缘所述第一材料层和所述第二材料层；
对所述绝缘层采用第三光罩制程，蚀刻所述绝缘层，得到与所述蚀刻窗和部分第一材料层对应的第一接触窗，其中，所述蚀刻窗和所述第一接触窗构成所述蚀刻孔；
避开所述蚀刻孔，第二次沉积所述目标热电材料，得到第二材料层，并对所述第二材料层掺杂第二掺质后，采用第四光罩制程，蚀刻掺杂后的第二材料层以塑形掺杂后的第二材料层；
避开所述蚀刻孔，在掺杂并塑形后的第二材料层上依次沉积第一保护材料和第二保护材料以形成第三保护层和第四保护层，其中，第一保护层、第二保护层、所述绝缘层、所述第三保护层和所述第四保护层构成所述目标保护层。
在一些实施方式中，还包括：
采用第五光罩制程，蚀刻所述第三保护层和所述第四保护层，得到第二接触窗；
基于第二接触窗，沉积铝材料层，并在铝材料层采用第六光罩制程，蚀刻铝材料层。
在一些实施方式中，所述基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件的步骤，包括：
基于所述蚀刻孔和所述目标保护层，对所述基板进行异向性蚀刻，去除所述基板正面的中央区域，使经过沉积和光罩制程后的浮板形成悬浮板；
将被蚀刻后的基板作为冷接点，所述悬浮板作为热接点，组合所述冷接点与热接点得到热电堆组件。
本发明实施例的另一方面，还提供了一种热电堆组件制造系统，具体包括：
保护材料处理模块，用于提供一基板，在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板；
热电材料处理模块，用于获取目标热电材料，在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；
组件生成模块，用于基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机程序，所述计算机程序由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明至少具有以下有益技术效果：优化了热电堆组件的结构、热电材料以及制程步骤，解决了热电堆组件制程中热电材料无法兼容标准IC技术的问题，有效降低残余应力对热电堆组件结构的影响，以及简化了悬浮板制程步骤，能够快速实现具有高敏感度热电堆组件的制造。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为席贝克效应的一实施例的示意图；
图2为贝塔效应的一实施例的示意图；
图3为汤姆逊效应一实施例的示意图；
图4为本发明提供的一种热电堆组件制造方法的一实施例的框图；
图5为残余应力与反应气体比例及沉积温度之间的关系的示意图
图6为绝缘体、半导体和金属的优质值和载流子浓度间关系的示意图；
图7为热电堆组件的第一光罩层的一实施例的示意图；
图8为热电堆组件的第二光罩层的一实施例的示意图；
图9为热电堆组件的第三光罩层的一实施例的示意图；
图10为热电堆组件的第四光罩层的一实施例的示意图；
图11为热电堆组件的第五光罩层的一实施例的示意图；
图12为热电堆组件的第六光罩层的一实施例的示意图；
图13为由六道光罩层重叠得到的光罩层的一实施例示意图；
图14为不同悬浮板面积、热导率及热电偶长度下热电堆传感器的电压感度一实施例的示意图；
图15为不同悬浮板面积、热导率及热电偶长度下热电堆传感器的检出比一实施例的示意图；
图16为硼元素浓度与蚀刻率的关系示意图；
图17为硅芯片的异向性蚀刻轮廓的一实施例的示意图；
图18为不同温度下蚀刻率与水含量的关系示意图；
图19为二氧化硅沉积的一实施例制程剖面示意图；
图20为多硅氮化硅沉积的一实施例制程剖面示意图
图21为多晶硅沉积得到第一材料层的一实施例制程剖面示意图；
图22为掺质植入后不同的回火温度下掺质分布的变化情况示意图；
图23为P型多晶硅塑形的一实施例制程剖面示意图；
图24为蚀刻浮板开蚀刻窗的一实施例制程剖面示意图；
图25为BPSG沉积得到绝缘层的一实施例制程剖面示意图；
图26为蚀刻绝缘层开第一接触窗的一实施例制程剖面示意图；
图27为多晶硅沉积得到第二材料层的一实施例制程剖面示意图；
图28为N型多晶硅塑形的一实施例制程剖面示意图；
图29为多硅氮化硅沉积得到第三保护层的一实施例制程剖面示意图
图30为二氧化硅沉积得到第四保护层的一实施例制程剖面示意图
图31为蚀刻第三保护层和第四保护层开第二接触窗的一实施例制程剖面示意图；
图32为铝沉积得到铝材料层的一实施例制程剖面示意图；
图33为异向性蚀刻得到悬浮板的一实施例制程剖面示意图；
图34为本发明提供的一种热电堆组件制造系统的一实施例的示意图；
图35为本发明提供的计算机设备的一实施例的结构示意图；
图36为本发明提供的计算机可读存储介质的一实施例的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
自然界中的物质若其本身温度大于绝对零度，必定会遵循普朗克定律放射出红外线，通过探测物体放射出的红外线，能够计算出物体的温度。假设物体为黑体，则红外线的放射波长和物体放射的能量的关系可以表示为：
式中，T为黑体的绝对温度，e为红外线的放射波长，C为光速，C的值为2.998×1010，k为波兹曼常数，k的值为1.38×10-23，h为普朗克常数，h的值为6.63×10-34。
由公式(1-1)对红外线全波长积分可以得到物体所放射的全部能量，物体所放射的全部能量按照如下公式(即史第分-波兹曼定律)进行计算得到：
式中，W为黑体所发射的全部能量，σ为史第分-波兹曼常数，σ的值为5.67×10-12。
但实际上大部分物体均非黑体，因此需要再对应乘上放射率，例如W＝ασT4，α为放射率，从而获取到物体实际放射的全部能量。基于公式(1-1)、公式(1-2)、放射率以及计算得到的全部能量，即可进一步计算物体的温度。
1821年，发现席贝克(Seebeck)效应，如图1所示为席贝克效应一实施例的示意图。如图所示将两种热电材料的任意一端接触，并使其置于待测物体，则靠近待测物体那端对应的热电材料形成热接点，远离待测物体那端对应的热电材料形成冷接点。当热接点和冷接点之间产生温差时，则会在冷接点上产生电动势，并出现电流流通的现象，将此种现象称为席贝克效应。其中，热电材料可以包括多晶硅材料，待测物体可以包括加热器。
其中，计算席贝克效应中电动势的公式可简单表示为：
ΔV＝Nα12ΔT→α12＝ΔV/(NΔT) (1-3)
式中，α12为两种热电材料的席贝克系数，即热电系数差，N为热电偶数，ΔT为热接点和冷接点之间产生的温差，ΔV为冷接点上产生电动势。因此可由冷接点的电动势得知温差，进而由冷接点的温度Tc和温差ΔT，得到热接点的温度Th。热接点温度按照如下公式得到：
Th＝Tc+ΔT (1-4)
1834年，发现了贝塔(Peltier)效应，如图2所示为贝塔效应一实施例的示意图。即当电流通过热电材料a和热电材料b时，在两种热电材料的接触端会产生吸热或放热现象。并且该吸热或放热现象会随着电流方向的改变而相互转换。
假设电流I从热电材料a流至热电材料b，在接触端放热热量QP，其中，放热热量QP与电流I成正比，公式如下：
QP＝θ12·I (1-5)
式中，θ12＝θ1-θ2，表示为两热电材料的贝塔系数差。
1856年，发现了汤姆逊(Thomson)效应，如图3所示为汤姆逊效应一实施例的示意图。即当电流通过有温度梯度的热电材料时，会在导体和周围环境之间进行能量转换，除了会产生焦耳热外，还会存在温度梯度和电流之间产生的放热或吸热现象。按照如下公式可计算出单位长度导体的汤姆逊热和温度梯度的乘积：
QT＝δ·I·ΔT (1-6)
式中，QT为每单位长度导体的吸放热率，即汤姆逊热。δ为汤姆逊系数，当电流从高温流向低温时δ>0，即为放热，当电流从低温流向高温时δ<0，即为吸热。I为通过导体的电流，ΔT为导体存在的温差。
相关技术中，将上述的席贝克效应、贝塔效应和汤姆逊效应，以及公式(1-1)、公式(1-2)、公式(1-3)、公式(1-4)、公式(1-5)和公式(1-6)作为红外线温度传感器的基本原理，使技术人员能够在该基本原理的基础上，对温度传感器等热电堆传感器中的热电堆组件进行制造。
而仅基于上述基本原理无法有效制造出高敏感度的热电堆组件。而随着热电堆传感器被广泛应用于各行各业，对热电堆传感器的性能和精准度要求也更高。因此，制造高敏感度的热电堆组件是提升热电堆传感器性能的关键。
高敏感度的热电堆组件需要具备高电压感度和高检出比，本发明提出了一种能够与标准IC制程以及标准互补半导体(Complementary Metal-Oxide Semiconductor，CMOS)技术兼容的热电堆组件制造方法，并研制具有高电压感度和高检出比的硅微热电堆组件。
其中，电压感度为输出电压讯号差与输入辐射能量的比值，电压感度计算公式如下：
式中，ε为吸收系数，ΔT为冷接点和热接点的温差，Gs为固态热导率，Gg为气体热导率，Gr为辐射热导率，Gs+Gg+Gr能够得到全部热导率Gth，Rth为热阻。
检出比为电压感度和噪声电压的比值，检出比的计算公式如下：
式中，D*为检出比，Vn为噪声电压，A为热电堆组件中悬浮板的面积，Δf为频带宽，NEP为噪声等效功率。按照如下公式可计算出噪声电压：
式中，k为波兹曼常数，R为热电堆的电阻，T为绝对温度。
根据上述的噪声电压和电压感度，即可按照如下公式可计算出噪声等效功率：
由上述的公式(2-1)、公式(2-2)、公式(2-3)以及公式(2-4)可知，热电材料的单位面积中电热偶数越多，电热堆组件的电压感度越大，或者电热堆组件的导热率越小，电热堆组件的电压感度越大。可以通过增加电热堆组件中的支脚长度或减少电热堆组件中的支脚宽度，以降低电热堆组件的固态导热率，从而提高电热堆组件的电压感度。但电热堆组件中的支脚还需要以能够支撑起悬浮板结构的重量为最高考虑。因此，归纳出高敏感度的热电堆组件需满足的设计条件如下：
(1)单位面积的热电偶数要多。
(2)悬浮板、热电材料层及保护层要薄。
(3)支脚要细且长，并且有足够的强度以支撑悬浮板结构。
基于上述目的，本发明实施例的第一个方面，提出了一种热电堆组件制造方法的实施例。如图4所示，其包括如下步骤：
S100，提供一基板，在基板上依次沉积第一保护材料和第二保护材料，得到浮板；
S200，获取目标热电材料，在浮板上分两次沉积目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；
S300，基于蚀刻孔和目标保护层对基板进行异向性蚀刻，得到热电堆组件。
具体的，在步骤S100中，提供的一基板可以包括由半导体材料作为热电材料制成的基板，例如多晶硅基板。并在基板上依次沉积两种不同的保护材料，形成具有两层结构的浮板，通过该两层结构形成的浮板能够使产生的残余应力最小化，避免后续热电堆组件的形变或龟裂。
通过上述的公式(2-1)、公式(2-2)、公式(2-3)以及公式(2-4)可知，高电压感度和高检出比的热电堆组件中所使用的热电材料需要具备高的热电系数α、低的电阻率ρ和低的热导率k。
表1为常见的热电材料的参数表。如表1所示，导电性良好的导体，如金、铜和银，均具备极低的热电系数，而锑和铋的电阻率较高，但锑和铋组合的热电材料却有最高的热电系数及最低的热导率，为金属中最佳的热电材料，并且在锑和铋组合的热电材料中掺杂硒或碲，还可使其热电系数增至230ìV/K。虽然使用锑和铋能够有不错的性能，但锑和铋作为热电材料时并不能与标准IC技术以及标准CMOS技术兼容。而使用半导体材料来作为热电材料制作基板，不仅能够与标准IC技术以及标准CMOS技术兼容，其电阻率和热电系数还可以通过掺质的浓度来调整。
表1
具体的，在步骤S200中，目标热电材料为用于制成悬浮板中热电材料层的、具有高性能的热电材料。该目标热电材料也相同根据高的热电系数、低的电阻率和低的热导率条件进行选择。第一材料层为第一次沉积目标热电材料并进行掺质后生成的材料层，第二材料层为第二次沉积目标热电材料并进行掺质后生成的材料层。光罩制程中共包括六道光罩制程，分别通过六道光罩制程形成对第一材料层和第二材料层进行保护的目标保护层，以防止第一材料层和第二材料层被蚀刻，并完成对第一材料层和第二材料层的塑形，得到蚀刻孔。
具体的，在步骤S300中，异向性蚀刻是硅微加工的基础，能够利用硅晶中的不同方向具有不同的蚀刻率的原理，将硅的初始结构变为所需要的几何结构。因此，通过对基板的异向性蚀刻，能够将浮板变为悬浮板，得到热电堆组件。悬浮板包括了浮板以及浮板上沉积的材料层和保护层。
通过上述方案，优化了热电堆组件的结构、热电材料以及制程步骤，解决了热电堆组件制程中热电材料无法兼容标准IC技术的问题，有效降低残余应力对热电堆组件结构的影响，以及简化了悬浮板制程步骤，能够快速实现具有高敏感度热电堆组件的制造。
在一些实施方式中，步骤S100包括：
S110，通过干氧沉积第一保护材料，生成第一保护层；
S120，根据预设比例的反应气体和预设沉积温度，在第一保护层上沉积第二保护材料，生成第二保护层，以得到浮板。
具体的，在步骤S110中，第一保护材料为氧化硅，在1100℃的沉积温度下，通过干氧沉积的二氧化硅(SiO2)，在浮板上形成二氧化硅薄膜，即形成第一保护层。其中，为埃单位。
具体的，在步骤S120中，第二保护材料为多硅氮化硅，反应气体包括二氯氢硅(SiH2Cl2)和氨气(NH3)，预设比例为5.5:1，预设沉积温度为850℃。预设比例和预设温度为通过实验得出的最佳制程条件，如图5所示为残余应力与反应气体比例及沉积温度之间的关系的示意图，可知在预设比例和预设沉积温度下，此时的残余应力接近于零。在沉积温度满足预设沉积温度以及反应气体满足预设比例的情况下，通过低压力化学气相沉积法(LowPressure Chemical Vapor Deposition，LPCVD)沉积的多硅氮化硅，在第一保护层上形成多硅氮化硅(SixNy)薄膜，即形成第二保护层。
具体的，将第一保护层和第二保护层组合为具有两层保护层结构的浮板，该浮板结构以及保护层能够在热电堆组件制程的每个薄膜沉积步骤完成后，温度下降过程中，保证不会因为薄膜之间的残余应力导致热电堆组件的结构强度降低，造成芯片变形或龟裂。
薄膜沉积技术通常是在高温环境下进行，在完成每个薄膜沉积步骤后，需要将温度恢复至室温状态，但不同薄膜的热膨胀系数不同，在温度恢复至室温状态后，会由于薄膜之间存在的热膨胀系数差，使薄膜间产生残余应力。若残余应力过大，将会导致热电堆组件的结构强度降低甚至造成芯片变形或龟裂。
由于温度会对残余应力有一定的影响，所以当热电堆组件在高温下进行氧化层成长时，需要十分注意对温度的控制与调整。尤其当热电堆组件进出高温炉管时，进出的传输速度不能太快，以免温度变化过快使热电堆组件表面受热不均匀，产生形变或弯曲。
微机电技术中通常以氧化硅或氮化硅来作为浮板及保护层的保护材料，而通过高温炉沉积的氧化硅薄膜的缩应力高达108帕，通过LPCVD沉积法沉积的氮化硅薄膜的张应力高达109帕。若单独使用氧化硅或氮化硅作为保护材料制成浮板，很容易造成浮板的龟裂。为避免残余应力使浮板损坏，常见的应力补偿法中采用氮化硅-氧化硅-氮化硅组合的三层结构制成浮板，利用氮化硅的张应力和氧化硅的缩应力进行应力相互补偿，使残余应力最小化。但该应力补偿法的制程不仅繁杂，且还会因为各层厚度过厚产生过多的固态导热，故通过该应力补偿法得到的浮板无法制成高敏感度热电堆组件。
因此，本热电堆组件制造方法提出了仅具备两层保护层结构的浮板。其中，第一保护层作为第二保护层的应力补偿，沉积第二保护层时，通过调整反应气体的比例和沉积温度，即提高反应气体的比例至5.5:1，提高沉积温度至850℃，来得到低残余应力的第二保护层。第二保护层对应的多硅氮化硅薄膜的残余应力比一般氮化硅薄膜的残余应力更低，并且具备保护能力的同时保护层数少，每层保护层厚度小，因此该两层保护层结构的浮板的固态导热率小，制程更简单。并且SixNy、SiO2或Si+N作为浮板的热电材料，能够有效提升热电堆组件的准确度和灵敏度。
通过上述方案，调整制程参数，以得到更低残余应力的第二保护层，同时对热电堆组件的浮板结构进行了改良，得到了具有两层保护层结构的浮板，不仅制程简单，还有效降低了浮板的固态导热率及残余应力，从而降低了热电堆组件的生产成本，提升了热电堆组件的敏感度。
在一些实施方式中，步骤S200包括：
S210，基于各类热电材料的热电系数、电阻率和热导率，得到各类热电材料的优质值；
S220，比较各类热电材料的优质值，确定最大优质值对应的热电材料为目标热电材料。
具体的，各类热电材料包括多晶硅、铋和锑等，优质值用于评价热电材料的优劣，优质值越大说明热电材料越为优质，其性能越高。目标热电材料具备最大优质值的同时满足与标准CMOS制程技术兼容的热电材料，目标热电材料为多晶硅。
在一些实施方式中，步骤S210包括：
S211，根据优质值计算公式以及各类热电材料的热电系数、电阻率和热导率，计算各类热电材料的优质值，其中，优质值计算公式为：
优质值＝(热电系数)2/(电阻率×热导率)。
具体的，热电系数高的热电材料制成的热电堆组件能够得到高的输出电压，电阻率较低的热电材料制成的热电堆组件能够得到低的噪声电压，热导率较低的热电材料制成的热电堆组件能够具有较好的热绝缘性，且在冷、热接点处得到最有效的温差。所以热电材料的选择除了需要考虑热电系数外，还需要考虑电阻率和热导率，因此定义了同时考虑了上述三种参数的优质值来评价热电材料的优劣。其中，Z为优质值，按照如下公式可计算出优质值：
优质值还与热电材料中的自由电子浓度相关，热电材料中的自由电子浓度增加，会使热电系数降低以及电导率和热导率增加。可知，金属中具有较多的自由电子，其热电系数较小，优质值低，绝缘体具有较少的自由电子，其电导率较小，优质值也低。那么介于金属和绝缘体之间的半导体，最有可能具有较大的优质值，因此也是热电材料的目标选择。图6为绝缘体、半导体和金属的优质值和载流子浓度间关系的示意图，载流子浓度为每立方厘米中电子或空穴的数目。如图6所示，载子浓度介于1018cm-3到1020cm-3之间的热电材料能够具有较好的特性。
综上所述，本方案中选择多晶硅作为目标热电材料，多晶硅作为热电材料还可与标准IC技术及标准CMOS制程技术兼容。并由表1可知多晶硅的电阻率为热导率为20～30W/mK，热电系数为100～500ìV/K，则可由公式(2-5)计算得到多晶硅的优质值为1.25×10-5K-1。
通过上述方案，利用优质值选择将多晶硅作为具有目标热电材料，满足高性能的同时，解决了热电堆组件制程中热电材料无法兼容标准IC技术的问题。
在一些实施例中，步骤S200包括：
S201，在浮板上第一次沉积目标热电材料，得到第一材料层，并在第一材料层掺杂第一掺质后，采用第一光罩制程，蚀刻掺杂后的第一材料层以塑形掺杂后的第一材料层。
S202，基于掺杂并塑形后的第一材料层，采用第二光罩制程蚀刻浮板，得到蚀刻窗。
S203，基于掺杂并塑形后的第一材料层以及蚀刻窗，沉积绝缘层，绝缘层用于绝缘第一材料层和第二材料层。
S204，对绝缘层采用第三光罩制程，蚀刻绝缘层，得到与蚀刻窗和部分第一材料层对应的第一接触窗。
S205，避开蚀刻孔，第二次沉积目标热电材料，得到第二材料层，并对第二材料层掺杂第二掺质后，采用第四光罩制程，蚀刻掺杂后的第二材料层以塑形掺杂后的第二材料层。
S206，避开蚀刻孔，在掺杂并塑形后的第二材料层上依次沉积第一保护材料和第二保护材料以形成第三保护层和第四保护层，其中，第一保护层、第二保护层、绝缘层、第三保护层和第四保护层构成目标保护层。
其中，第一保护层、第二保护层、绝缘层、第三保护层和第四保护层构成目标保护层，蚀刻窗和第一接触窗构成蚀刻孔。
在一些实施例中，方法还包括：
S208，采用第五光罩制程，蚀刻第三保护层和第四保护层，得到第二接触窗。
S209，基于第二接触窗，沉积铝材料层，并在铝材料层采用第六光罩制程，蚀刻铝材料层。
具体的，光罩制程中需要分别经过六道不同的光罩层生产最终的悬浮板，基于上述归纳的设计条件(1)(2)(3)，将每一道光罩的几何图案设计为1:1，使得目标热电材料中的热电偶与热电偶之间为等距且对称的，从而使悬浮板能够获得最大的机械稳定度。图7为热电堆组件的第一光罩层的一实施例的示意图，图8为热电堆组件的第二光罩层的一实施例示意图，图9为热电堆组件的第三光罩层的一实施例示意图，图10为热电堆组件的第四光罩层的一实施例示意图，图11为热电堆组件的第五光罩层的一实施例示意图，图12为热电堆组件的第六光罩层的。图13为由六道光罩层重叠得到的光罩层的一实施例示意图。
其中，掺杂第一掺质可以为植入P型离子，第一掺质包括亚硼基氟(BF)，掺杂第二掺质可以为植入N型离子，第二掺质包括硝酸(HNO3)、氢氟酸(HF)以及醋酸(CH3COOH)等混合溶液。第三保护层为通过LPCVD沉积法，在第二材料层上沉积约的第二保护材料得到，第四保护层为通过等离子体增强化学气相沉积法(plasma enhanced chemical vapordeposition，PECVD)，在第三保护层上沉积约/>的第一保护材料得到。如下表2为氮化硅分别进行LPCVD沉积法和PECVD沉积法的特性。
表2
特性 LPCVD PECVD
沉积温度(℃) 650～800 250～400
操作压力(Torr) 0.1～1 1～5
成份 Si3N4 SiNx：H
密度(g/cm3) 2.8～3.1 2.3～3.2
折光率 2.0 1.9～2.1
介电常数 6～7 6～9
应力(dyne/cm2) ＞1010(张应力) +2×109～-5×109
表3分别为LPCVD沉积法和PECVD沉积法的优缺点及应用。
表3
表4为不同悬浮板面积、热电偶数及长度的三种热电堆传感器比较表，如表4所示，对于具有相同热电偶数及长度的热电堆传感器，悬浮板面积越小，其热电堆传感器的电压感度也越大。故，为使热电堆传感器同时具备较高检出比及较佳电压感度，悬浮板面积设计为较小一些的同时，需考虑到悬浮板面积过小可能会因为支脚太细在蚀刻时容易被蚀刻以致断裂的问题，因此可以将热电堆组件中悬浮板面积设计为400ìm×400ìm＝0.16mm2。
表4
对于热电偶数而言，32对热电偶数除了比16对热电偶数具有更佳的电压感度外，支撑性也更好，能够有足够的强度以支撑悬浮板结构，可以将热电堆组件中热电偶数设计为32对，即支脚数为32对。其次，图14为不同悬浮板面积、热导率及热电偶长度下热电堆传感器的电压感度一实施例的示意图，图15为不同悬浮板面积、热导率及热电偶长度下热电堆传感器的检出比一实施例的示意图。如图14和图15所示，当热电偶长度(即支脚长度)为200～300ìm之间时，热电堆传感器能够同时具备较高检出比及较佳电压感度。为使热电堆组件结构有最大支撑，并根据悬浮板面积为0.16mm2，将支脚长度设计为支脚宽度设计为8ìm。
进一步的，由上述设计参数以及公式(2-1)可以算出该设计参数下的热电堆传感器的电压感度，该电压感度的理论值为Rv＝1.103×32×1000×3.5＝112(V/W)。当热电堆组件电阻为频宽为1Hz且绝对温度为300℃时，由上述设计参数以及公式(2-3)可以算出该设计参数下的热电堆传感器的噪声电压，该噪声电压的理论值为由上述电压感度理论值和噪声电压理论值以及公式(2-2)可以算出该设计参数下的热电堆传感器的检出比，该检出比的理论值为/> 因此，可以得到如下表5所示的本方法一实施例的热电堆组件的设计参数。
表5
在一些实施例中，步骤S300包括：
S310，基于蚀刻孔和目标保护层，对基板进行异向性蚀刻，去除基板正面的中央区域，使经过目标热电材料沉积和光罩制程后的浮板形成悬浮板。
S320，将蚀刻后的基板作为冷接点，悬浮板作为热接点，组合冷接点与热接点得到热电堆组件。
具体的，对于硅材料常用的异向性蚀刻为使用氢氧化钾(KOH)、乙二胺-邻苯二酚(Ethylene-Diamene-Pyrocatechol，EDP)、四甲基氢氧化铵(TMAH)或肼(N2H4)蚀刻液进行蚀刻，或者使用四氟化碳(CF4)或六氟化硫(SF6)气体电浆的活性离子进行蚀刻。
一实例中，以KOH蚀刻液进行蚀刻，在Si(100)方向上的蚀刻率远快于Si(111)方向的蚀刻率，Si(100)的蚀刻率R(100)与Si(111)的蚀刻率R(111)的比例为R(100)/R(111)＝400。对于蚀刻率R(100)、温度及KOH浓度之间的关系可以表示为：
R(100)＝R0·exp(-Ea/KT) (2-6)
式中，Ea为蚀刻反应的活化能，R0为初始方向上的蚀刻率，K为玻尔兹曼常数，T为温度。
当需要停止蚀刻反应时，可以通过在蚀刻液中掺杂硼元素生成蚀刻停止层。即增加硼元素的浓度至1020atoms/cm3，使硅在KOH蚀刻液中的蚀刻率快速降低至近乎于零，以停止蚀刻反应。图16为硼元素浓度与蚀刻率的关系示意图，如图16所示，以NB表示硼浓度，当1018atoms/cm3>NB>1014atoms/cm3时，硼浓度与蚀刻率R(100)的关系式可以表示为：
R(100)≒1.1×NB -0.004 (2-7)
当NB>5×1018atoms/cm3时，硼浓度与蚀刻率R(100)的关系式可以表示为：
R(100)≒2.5×1024×NB -1.3 (2-8)
图17为硅芯片的异向性蚀刻轮廓的一实施例的示意图。如图17所示，蚀刻液为KOH，在Si(111)方向的蚀刻率很低。而蚀刻液的操作温度通常在蚀刻液的沸点附近，图18为不同温度下蚀刻率与水含量的关系示意图，如图18所示，蚀刻液的沸点为80～120℃。
在浮板上沉积第一材料层、第二材料层经过光罩制程获得目标保护层以及所需几何图形后，得到蚀刻孔，蚀刻液通过蚀刻孔对基板进行异向性蚀刻，得到所需轮廓的基板，即去除了基板正面的中央区域，从而使浮板形成悬浮板。
通过上述方案，根据设计条件优化了电热堆组件结构，并选择出最佳的悬浮板面积、热电偶数及六道光罩设计，使热电堆组件既能满足悬浮板各材料层和保护层尽可能薄的情况下，又获得最大机械稳定度，且在支脚具备支撑强度情况下满足细且长的条件，有效降低了热电堆组件的固态导热，提升了热电堆组件的灵敏度。
本发明的热电堆组件制造方法一示例内容如下：
采用厚度仅为的SiO2与Si+N的组合热电材料制成浮板，接着在浮板上再沉积P型多晶硅和N型多晶硅作为热电堆组件的材料，之后再沉积电热堆组件的保护层。此热电堆组件的硅基板为冷接点，悬浮板为热接点，下述为热电堆组件的制程步骤：
S01、采用P型多晶硅芯片作为基板。
S02、利用钻石刀对基板进行刻号。
S03、利用湿式化学清洗法中1号液(RCA SC-1)将基板洗净，其中，SC-1的组成为NH4OH:H2O2:H2O＝1:1:5，在70～80℃温度下进行5～10分钟的清洗。
S04、干氧沉积的SiO2，沉积温度为1100℃，沉积时长为55分钟，得到SiO2薄膜作为第一保护层。如图19所示为SiO2沉积的一实施例制程剖面示意图。
S05、LPCVD沉积法沉积的Si+N，Si+N的组成为SiH2Cl2:NH3＝5.5:1，沉积温度为850℃。由调整反应气体比例及沉积温度来得到低应力的Si+N薄膜，即SixNy薄膜作为第二保护层。如图20所示为SixNy沉积的一实施例制程剖面示意图。
S06、LPCVD沉积的多晶硅，沉积温度为625℃，得到第一材料层。通过加热硅甲烷(Silane，SiH4)使其分解来沉积多晶硅，通常需将沉积温度控制在600～650℃，因温度太高(大于650℃)会使结晶更明显且均匀性变差，而温度太低(小于580℃)会得到非晶硅。如图21所示为多晶硅沉积得到第一材料层的一实施例制程剖面示意图。
S07、将P型离子植入第一材料层，其中，掺质为BF，掺质浓度为1015ions/cm2，植入能量为80KeV。
S08、炉管回火，回火温度为900℃，回火时长为30分钟。该步骤用于补偿芯片表面经离子植入后所产生的非晶系化问题。如图22所示为掺质植入后，在不同的回火温度下，掺质分布的变化情况示意图。如图22可知回火温度不宜超过1000℃，否则将导致掺质之分布发生剧烈变动。
S09、在温度为100～200℃条件下，去水烘烤并上一层六甲基二硅氮烷(Hexamethyldisilazane，HMDS)材料，用于增加光阻覆盖在芯片表面上的附着力。
S10、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S11、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S12、将第一光罩层(MASK1)对准并曝光30秒。
S13、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S14、正光阻显影。正性光阻显影液为2.38％TMAH、氢氧化钠(NaOH)或KOH，正光阻显影时长为10秒。
S15、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S16、P型多晶硅蚀刻，蚀刻液组成为HNO3:H2O:NH4F＝64:33:3或HNO3:H2O:HF＝50:20:3。如图23所示为P型多晶硅塑形的一实施例制程剖面示意图。
S17、去光阻，去光阻液组成为H2SO4：H2O2＝4:1，去光阻温度为50～60℃，去光阻时长为15分钟。
S18、在温度为100～200℃条件下，去水烘烤并上一层HMDS材料，用于增加光阻覆盖在芯片表面上之附着力。
S19、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S20、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S21、将第二光罩层(MASK2)对准并曝光30秒。
S22、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S23、正光阻显影。正性光阻显影液为2.38％TMAH、NaOH或KOH，正光阻显影时长为10秒。
S24、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S25、以气体电浆(RIE)来开蚀刻窗，即蚀刻第一保护层及第二保护层。SixNy的蚀刻基本上与SiO2及Si类似，以CF4+O2的气体电浆来蚀刻，而Si3N4对SiO2的选择比只有2～3，故需对蚀刻时间进行控制。如图24所示为蚀刻浮板开蚀刻窗的一实施例制程剖面示意图。
S26、去光阻，去光阻液组成为H2SO4：H2O2＝4:1，去光阻温度为50～60℃，去光阻时长为15分钟。
S27、以常压化学气相淀积(Atmospheric Pressure Chemical VaporDeposition，APCVD)或PECVD沉积的硼磷硅玻璃(Boro-phospho-silicate-Glass，BPSG)，用于作为第一材料层与第二材料层之间的绝缘层。如图25所示为BPSG沉积得到绝缘层的一实施例制程剖面示意图。
S28、固化，固化温度为500℃，固化时间为30分钟，用于增进平坦度。
S29、在温度为100～200℃条件下，去水烘烤并上一层HMDS材料，用于增加光阻覆盖在芯片表面上的附着力。
S30、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S31、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S32、将第三光罩层(MASK3)对准并曝光30秒。
S33、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S34、正光阻显影。正性光阻显影液为2.38％TMAH、NaOH或KOH，正光阻显影时长为10秒。
S35、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S36、以缓冲氧化物刻蚀液(Buffered Oxide Etch，BOE)来开蚀刻窗，BOE组成为HF：NH4F＝1:6，其在室温下的蚀刻率为如图26所示为蚀刻绝缘层开第一接触窗的一实施例制程剖面示意图。
S37、去光阻，去光阻液组成为H2SO4：H2O2＝4:1，去光阻温度为50～60℃，去光阻时长为15分钟。
S38、LPCVD沉积的多晶硅，沉积温度为625℃，得到第二材料层。通过加热硅甲烷(Silane，SiH4)使其分解来沉积多晶硅，通常需将沉积温度控制在600～650℃，因温度太高(大于650℃)会使结晶更明显且均匀性变差，而温度太低(小于580℃)会得到非晶硅。如图27所示为多晶硅沉积得到第二材料层的一实施例制程剖面示意图。
S39、将N型离子植入第一材料层，其中，掺质为P+，掺质浓度为1015ions/cm2，植入能量为80KeV。
S40、炉管回火，回火温度为900℃，回火时长为30分钟。该步骤用于补偿芯片表面经离子植入后所产生的非晶系化问题。如图22所示为掺质植入后，在不同的回火温度下，掺质分布的变化情况示意图。如图22可知回火温度不宜超过1000℃，否则将导致掺质之分布发生剧烈变动。
S41、在温度为100～200℃条件下，去水烘烤并上一层HMDS材料，用于增加光阻覆盖在芯片表面上的附着力。
S42、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S43、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S44、将第四光罩层(MASK4)对准并曝光30秒。
S45、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S46、正光阻显影。正性光阻显影液为2.38％TMAH、NaOH或KOH，正光阻显影时长为10秒。
S47、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S48、N型多晶硅蚀刻，蚀刻液组成为HNO3:H2O:NH4F＝64:33:3或HNO3:H2O:HF＝50:20:3。如图28所示为N型多晶硅塑形的一实施例制程剖面示意图。
S49、去光阻，去光阻液组成为H2SO4：H2O2＝4:1，去光阻温度为50～60℃，去光阻时长为15分钟。
S50、LPCVD沉积Si+N约作为第三保护层。如图29所示为SixNy沉积得到第三保护层的一实施例制程剖面示意图。
S51、PECVD沉积SiO2约作为第四绝缘层。如图30所示为SiO2沉积得到第四保护层的一实施例制程剖面示意图
S52、在温度为100～200℃条件下，去水烘烤并上一层HMDS材料，用于增加光阻覆盖在芯片表面上的附着力。
S53、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S54、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S55、将第五光罩层(MASK5)对准并曝光30秒。
S56、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S57、正光阻显影。正性光阻显影液为2.38％TMAH、NaOH或KOH，正光阻显影时长为10秒。
S58、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S59、以气体电浆(RIE)来开蚀刻窗，即蚀刻第一保护层及第二保护层。SixNy的蚀刻基本上与SiO2及Si类似，以CF4+O2的气体电浆来蚀刻，而Si3N4对SiO2的选择比只有2～3，故需对蚀刻时间进行控制。如图31所示为蚀刻第三保护层和第四保护层开第二接触窗的一实施例制程剖面示意图。
S60、去光阻，去光阻液组成为H2SO4：H2O2＝4:1，去光阻温度为50～60℃，去光阻时长为15分钟。
S61、电子束蒸镀1ìm的铝。如图32所示为铝沉积得到铝材料层的一实施例制程剖面示意图。
S62、在温度为100～200℃条件下，去水烘烤并上一层HMDS材料，用于增加光阻覆盖在芯片表面上的附着力。
S63、正光阻涂布，即先以初转速1000rpm旋转10秒，再以末转速4000rpm旋转30秒。在此需注意转速，过慢会使厚度均匀性变差，过快则会使芯片破损，涂布处光阻厚度约1ìm。
S64、软烤，软烤温度为90～100℃，软烤时长为20～30分钟。
S65、将第六光罩层(MASK6)对准并曝光30秒。
S66、曝光后烘烤，烘烤温度为100～130℃，烘烤时长为1分钟。用于减少因干涉所产生的驻波，进而使光阻层能均匀地接受曝光的强度。
S67、正光阻显影。正性光阻显影液为2.38％TMAH、NaOH或KOH，正光阻显影时长为10秒。
S68、硬烤，硬烤温度为100～130℃，硬烤时长为10～20分钟。
S69、铝蚀刻，蚀刻液组成为H3PO4:HNO3:CH3COOH：H2O＝50:2:10:9、H3PO4:HNO3:H2O＝20:1:4或HCl:H2O＝1:2，蚀刻温度为35～60℃。铝的蚀刻主要使用磷酸、硝酸、醋酸和水的混合溶液来进行。
S70、去除铝上的正光阻。因无机溶液会侵蚀铝，因此在铝上的光阻去除必须以有机溶液丙酮(Acetone)来进行。
S71、通过APCVD沉积法在基板背面沉积的BPSG，用于避免异向性蚀刻时，蚀刻液蚀刻基板背面。
S72、异向性蚀刻，蚀刻液组成为N2H4：H2O＝4:1，蚀刻温度为90～100℃。如图33所示为异向性蚀刻得到悬浮板的一实施例制程剖面示意图。
通过上述方案，优化了热电堆组件的结构、热电材料以及制程参数，实现通过最优的悬浮板面积、热电偶数及热电材料等，使残余应力最小化，提高了热电堆组件的热电系数，不仅制程简单，还有效降低了浮板的固态导热率及残余应力，降低了生产成本，有效提升了热电堆组件的敏感度。
基于同一发明构思，根据本发明的另一个方面，如图34所示，本发明的实施例还提供了一种热电堆组件制造系统，包括：
保护材料处理模块110，用于提供一基板，在基板上依次沉积第一保护材料和第二保护材料，得到浮板。
热电材料处理模块120，用于获取目标热电材料，在浮板上分两次沉积目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔。
组件生成模块130，用于基于蚀刻孔和目标保护层对基板进行异向性蚀刻，得到热电堆组件。
基于同一发明构思，根据本发明的另一个方面，如图35所示，本发明的实施例还提供了一种计算机设备30，在该计算机设备30中包括处理器310以及存储器320，存储器320存储有可在处理器上运行的计算机程序321，处理器310执行程序时执行如上的方法的步骤。
基于同一发明构思，根据本发明的另一个方面，如图36所示，本发明的实施例还提供了一种计算机可读存储介质40，计算机可读存储介质40存储有被处理器执行时执行如上方法的计算机程序410。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种热电堆组件制造方法，其特征在于，包括：
提供一基板，在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板；
获取目标热电材料，在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；
基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件。
2.根据权利要求1所述的方法，其特征在于，所述在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板的步骤，包括：
通过干氧沉积第一保护材料，生成第一保护层；
根据预设比例的反应气体和预设沉积温度，在所述第一保护层上沉积第二保护材料，生成第二保护层，以得到所述浮板。
3.根据权利要求1所述的方法，其特征在于，所述获取目标热电材料的步骤，包括：
基于各类热电材料的热电系数、电阻率和热导率，得到各类热电材料的优质值；
比较各类热电材料的优质值，确定最大优质值对应的热电材料为目标热电材料。
4.根据权利要求3所述的方法，其特征在于，所述基于各类热电材料的热电系数、电阻率和热导率，得到各类热电材料的优质值的步骤，包括：
根据优质值计算公式以及各类热电材料的热电系数、电阻率和热导率，计算所述各类热电材料的优质值，其中，所述优质值计算公式为：
优质值＝热电系数2/(电阻率×热导率)。
5.根据权利要求1所述的方法，其特征在于，所述在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔的步骤，包括：
在所述浮板上第一次沉积所述目标热电材料，得到第一材料层，并在所述第一材料层掺杂第一掺质后，采用第一光罩制程，蚀刻掺杂后的第一材料层以塑形掺杂后的第一材料层；
基于掺杂并塑形后的第一材料层，采用第二光罩制程蚀刻所述浮板，得到蚀刻窗；
基于掺杂并塑形后的第一材料层以及所述蚀刻窗，沉积绝缘层，所述绝缘层用于绝缘所述第一材料层和所述第二材料层；
对所述绝缘层采用第三光罩制程，蚀刻所述绝缘层，得到与所述蚀刻窗和部分第一材料层对应的第一接触窗，其中，所述蚀刻窗和所述第一接触窗构成所述蚀刻孔；
避开所述蚀刻孔，第二次沉积所述目标热电材料，得到第二材料层，并对所述第二材料层掺杂第二掺质后，采用第四光罩制程，蚀刻掺杂后的第二材料层以塑形掺杂后的第二材料层；
避开所述蚀刻孔，在掺杂并塑形后的第二材料层上依次沉积第一保护材料和第二保护材料以形成第三保护层和第四保护层，其中，第一保护层、第二保护层、所述绝缘层、所述第三保护层和所述第四保护层构成所述目标保护层。
6.根据权利要求5所述的方法，其特征在于，还包括：
采用第五光罩制程，蚀刻所述第三保护层和所述第四保护层，得到第二接触窗；
基于所述第二接触窗，沉积铝材料层，并在铝材料层采用第六光罩制程，蚀刻铝材料层。
7.根据权利要求6所述的方法，其特征在于，所述基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件的步骤，包括：
基于所述蚀刻孔和所述目标保护层，对所述基板进行异向性蚀刻，去除所述基板正面的中央区域，使经过沉积和光罩制程后的浮板形成悬浮板；
将被蚀刻后的基板作为冷接点，所述悬浮板作为热接点，组合所述冷接点与热接点得到热电堆组件。
8.一种热电堆组件制造系统，其特征在于，包括：
保护材料处理模块，用于提供一基板，在所述基板上依次沉积第一保护材料和第二保护材料，得到浮板；
热电材料处理模块，用于获取目标热电材料，在所述浮板上分两次沉积所述目标热电材料，得到第一材料层和第二材料层，再次沉积第一保护材料和第二保护材料并通过塑形形成目标保护层和蚀刻孔；
组件生成模块，用于基于所述蚀刻孔和目标保护层对所述基板进行异向性蚀刻，得到热电堆组件。
9.一种计算机设备，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1至7任意一项所述的方法的步骤。
10.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行如权利要求1至7任意一项所述的方法的步骤。
CN202310952891.XA 2023-07-31 2023-07-31 一种热电堆组件制造方法、系统、设备及介质 Pending CN116981330A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310952891.XA CN116981330A (zh) 2023-07-31 2023-07-31 一种热电堆组件制造方法、系统、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310952891.XA CN116981330A (zh) 2023-07-31 2023-07-31 一种热电堆组件制造方法、系统、设备及介质

Publications (1)

Publication Number Publication Date
CN116981330A true CN116981330A (zh) 2023-10-31

Family

ID=88484568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310952891.XA Pending CN116981330A (zh) 2023-07-31 2023-07-31 一种热电堆组件制造方法、系统、设备及介质

Country Status (1)

Country Link
CN (1) CN116981330A (zh)

Similar Documents

Publication Publication Date Title
EP0526551B1 (en) Semiconductor film bolometer thermal infrared detector
US6194722B1 (en) Method of fabrication of an infrared radiation detector and infrared detector device
US20130248712A1 (en) Nanowire thermoelectric infrared detector
KR100313909B1 (ko) 적외선 센서 및 그 제조방법
US5302933A (en) Infrared sensor
US20230236065A1 (en) Infrared imaging microbolometer and associated production methods
JP2009174917A (ja) 赤外線検出素子、及び赤外線検出素子の製造方法
US20190123214A1 (en) Medium Wave Infrared (MWIR) and Long Wavelength Infrared (LWIR) Operating Microbolometer with Raised Strut Design
JP2004156988A (ja) 発熱構造体および熱式センサ
CN116981330A (zh) 一种热电堆组件制造方法、系统、设备及介质
WO2005079208A2 (en) Uncooled cantilever microbolometer focal plane array with mk temperature resolutions and method of manufacturing microcantilever
CN111795750A (zh) 一种红外热电堆传感装置
US10704959B2 (en) Germanium silicon tin oxide thin films for uncooled infrared detection
JP2021535375A (ja) 温度センサ及びその製造方法
CN105070822A (zh) 利用cmos制造技术形成热电堆传感器
Zerov et al. Uncooled membrane-type linear microbolometer array based on a VOx film
CN212432357U (zh) 一种红外热电堆传感装置
CN111207828A (zh) 一种热电堆及其制备方法、探测器
AU641766B2 (en) Semiconductor film bolometer thermal infrared detector
US20160238453A1 (en) Infrared sensor manufactured by method suitable for mass production
JP3235361B2 (ja) 赤外線検知素子
JP3644347B2 (ja) 半導体装置の製造方法および半導体装置
JP2946351B2 (ja) 赤外線センサおよびその製造方法
TW451260B (en) Thermopile sensing element and fabrication method thereof
CN117080282A (zh) 红外线组件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination