CN111207828A - 一种热电堆及其制备方法、探测器 - Google Patents

一种热电堆及其制备方法、探测器 Download PDF

Info

Publication number
CN111207828A
CN111207828A CN201911415065.1A CN201911415065A CN111207828A CN 111207828 A CN111207828 A CN 111207828A CN 201911415065 A CN201911415065 A CN 201911415065A CN 111207828 A CN111207828 A CN 111207828A
Authority
CN
China
Prior art keywords
dielectric layer
layer
substrate
thermocouple
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911415065.1A
Other languages
English (en)
Inventor
周娜
李俊杰
熊文娟
高建峰
杨涛
李俊峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201911415065.1A priority Critical patent/CN111207828A/zh
Publication of CN111207828A publication Critical patent/CN111207828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J1/00—Photometry, e.g. photographic exposure meter
    • G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00349—Creating layers of material on a substrate
    • B81C1/00365—Creating layers of material on a substrate having low tensile stress between layers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J5/14—Electrical features thereof
    • G01J5/16—Arrangements with respect to the cold junction; Compensating influence of ambient temperature or other variables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J5/00—Radiation pyrometry, e.g. infrared or optical thermometry
    • G01J5/10—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors
    • G01J5/12—Radiation pyrometry, e.g. infrared or optical thermometry using electric radiation detectors using thermoelectric elements, e.g. thermocouples
    • G01J2005/123—Thermoelectric array

Abstract

本发明公开一种热电堆及其制备方法、探测器，涉及红外探测技术领域，以提高热电堆性能，热电堆制备方法包括步骤，提供衬底，在衬底的第一表面形成第一介质层；对第一介质层进行至少一次降应力处理；在第一介质层背离衬底的表面形成至少一个热偶对；在第一介质层背离衬底的表面上方形成吸收结构；在衬底上形成热端结构。所述热电堆采用上述制备方法制成。本发明提供的热电堆应用在探测器中。

Description

一种热电堆及其制备方法、探测器
技术领域
本发明涉及探测技术领域，特别是涉及一种热电堆及其制备方法、探测器。
背景技术
热电堆通常由四部分组成，分别是红外吸收层、介质层、热电偶以及支撑结构。利用热电堆产生的塞贝克电压能够间接探测红外辐射的大小。
目前，在大规模生产热电堆器件的过程中，一般将微电子机械系统(MicroElectro-Mechanical System，缩写为MEMS)技术与互补金属氧化物半导体(ComplementaryMetal Oxide Semiconductor，缩写为CMOS)工艺兼容在一起，形成MEMS热电堆。但是，将MEMS技术和CMOS工艺兼容在一起后，会对MEMS热电堆的性能产生了极大的负面影响。
发明内容
本发明的目的在于提供一种热电堆及其制备方法、探测器，以降低对热电堆性能的不利影响。
为了实现上述目的，本发明提供一种热电堆制备方法，包括以下步骤：
提供衬底，在衬底的第一表面形成第一介质层；
对第一介质层进行至少一次降应力处理；
在第一介质层背离衬底的表面形成至少一个热偶对；
在第一介质层背离衬底的表面上方形成吸收结构；
在衬底上形成热端结构。
优选的，在第一表面形成第一介质层后，对第一介质层进行至少一次降应力处理。
优选的，在第一介质层背离衬底的表面形成至少一个热偶对，包括：
在第一介质层背离衬底的表面形成热偶材料层，处理热偶材料层形成至少一个热偶；
在第一介质层背离衬底的表面形成第二介质层，用于隔离和覆盖热偶；
在第二介质层形成至少一个电极，至少一个电极与至少一个热偶一一对应电连接，形成至少一个热偶对。
优选的，在第一表面形成第一介质层后，在第一介质层背离衬底的表面形成热偶材料层前，对第一介质层进行至少一次降应力处理包括：
至少对第一介质层进行降应力处理。
优选的，在第一介质层背离衬底的表面形成热偶材料层后，对热偶材料层处理形成至少一个热偶前，对第一介质层进行至少一次降应力处理包括：
对热偶材料层和第一介质层进行降应力处理。
优选的，在第一介质层背离衬底的表面形成第二介质层后，在第二介质层形成至少一个电极前，对第一介质层进行至少一次降应力处理包括：
对第一介质层、第二介质层以及至少一个热偶进行降应力处理。
优选的，第一介质层为单层结构或复合层结构。
优选的，在第一表面形成第一介质层，包括：
在第一表面形成层叠的至少一层第一材料介质层和至少一层第二材料介质层，第一材料介质层与第一表面接触，相邻两层第一材料介质层之间具有一层第二材料介质层。
优选的，形成至少一层第一材料介质层后，对第一介质层进行至少一次降应力处理，包括：
对至少一层第一材料介质层进行至少一次降应力处理；
和/或，
形成至少一层第二材料介质层后，对第一介质层进行至少一次降应力处理包括：
对至少一层第一材料介质层进行至少两次降应力处理；
对至少一层第二材料介质层进行至少一次降应力处理。
优选的，提供衬底后，在衬底上形成热端结构前，热电堆制备方法还包括：
在衬底的第二表面形成第三介质层，第二表面背离第一表面。
优选的，在第二表面形成第三介质层后，热电堆制备方法还包括：对第三介质层进行降应力处理。
优选的，在第二表面形成第三介质层，包括：
在第二表面形成层叠的至少一层第三材料介质层和至少一层第四材料介质层，第三材料介质层与第二表面接触。
优选的，形成至少一层第三材料介质层后，还包括，至少对第三材料介质层进行至少一次降应力处理；
和/或，
形成至少一层第四材料介质层后，还包括，至少对至少一层第三材料介质层进行至少两次降应力处理；
对至少一层第四材料介质层进行至少一次降应力处理。
优选的，在第二表面形成第三介质层后，热电堆制备方法还包括，在第三介质层背离衬底的表面形成钝化层。
与现有技术相比，本发明提供的热电堆制备方法中，在衬底的第一表面形成第一介质层后，对第一介质层进行至少一次降应力处理，经至少一次降应力处理的第一介质层的厚度和应力被固定下来，而后在此基础上形成热偶对和吸收结构时，第一介质层的厚度和应力不会再次发生变化，因此，能够避免第一介质层在后续工序中的应力变化对热偶对的负面影响，达到提高热电堆性能的目的。
本发明还提供一种热电堆。该热电堆采用上述技术方案所述的制备方法制备形成。
与现有技术相比，本发明提供的热电堆的有益效果与上述技术方案所述的热电堆制备方法有益效果相同，在此不做赘述。
本发明还提供一种探测器。该探测器包括上述技术方案所述的热电堆。
与现有技术相比，本发明提供的探测器的有益效果与上述技术方案所述热电堆的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是现有技术中热电堆的结构示意图；
图2为本发明实施例提供的热电堆制备方法的主体流程；
图3至图16是本发明实施例提供的热电堆制备方法中每一步骤对应的结构变化图。
其中，10.红外吸收层，11.介质层，12.热电偶，13.支撑结构；
20.衬底，200.冷端结构，21.第一介质层，210.第一材料介质层，211.第二材料介质层，22.热偶对，220.热偶材料层，221.热偶，222.电极，223.接触孔，224.电极材料层，23.吸收结构，230.吸收材料层，24.热端结构，25.第二介质层，26.第三介质层，260.第三材料介质层，261.第四材料介质层，27.钝化层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在附图中示出本发明实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本发明中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义，应当能理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据附图中部件所放置的方位变化而相应地发生变化。
在本发明中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以是通过中间媒介间接相连。
图1示出的是热电堆的结构示意图。如图1所示，该热电堆包括红外吸收层10、介质层11、至少一个热电偶12和支撑结构13。介质层11设置于支撑结构13的承载面上，至少一个热电偶12分布在介质层11背离支撑结构13的表面，红外吸收层10分布在热电偶12的中间。应理解，此处红外吸收层10、介质层11、热电偶12和支撑结构13的相对位置关系只是示例说明，在实际应用中还可能存在很多变形。
当介质层11上设置多个热电偶12时，多个热电偶12串联能够增大热电堆的塞贝克电压，即输出的总电压为单个热电偶12的n倍，其中，n为热电偶12的个数。串联多个热电偶12构成的热电堆具有灵敏度大和准确度高的优点。
下面结合图1对上述热电堆的工作原理进行描述。应理解，以下描述仅用于解释，不作为限定。
红外吸收层10因吸收入射红外辐射而升温，红外吸收层10和热电偶12的接触处对应的为热电堆的热端，介质层11一般采用热导率很小的绝热材料，升温也相应地增加。而热电堆的冷端一般为与热端相对的衬底，其具有较大的热导率，从而使冷端温度与环境温度基本一致。在热电堆的冷端和热端将会产生温度差，温度差会使热电偶12两端产生塞贝克电压，因此，可以通过塞贝克电压来间接探测红外辐射的大小。
在制备热电堆的过程中，除了需要采用常规的集成电路工艺以外，还需要一些特殊的加工手段配合，以便形成微机械结构。微机械结构主要是由各种薄膜层组成，因此，薄膜层的性质，尤其是薄膜层的残余应力对微机械结构有着极大的影响。
上述薄膜层的残余应力分为热应力和内应力两种。其中，热应力主要决取决于薄膜层材料的热膨胀系数或薄膜层的温度分布均匀性。内应力主要取决于薄膜层材料的晶型。这些内应力可以以压应力或拉应力的形式呈现。
鉴于内应力对薄膜层的破坏远远大于热应力对薄膜层的破坏，如果在形成薄膜层后，不降低薄膜层的内应力，那么在实施后续工艺时，在先形成的薄膜层的内应力将会发生变化。此时，变化的内应力将会使在先形成的薄膜层的厚度发生变化，此时，分布在其上的热场变得不均匀，严重时会导致在先形成的薄膜层发生断裂，最终影响在此基础上形成的整个热电堆的性能。
针对上述技术问题，本发明实施例提供一种热电堆制备方法。该热电堆制备方法关键在于，在衬底上形成第一介质层后，至少对第一介质层进行降应力处理，至少使第一介质层的应力被固定，即在后续形成热偶对和吸收结构时，第一介质层的应力不会再次发生变化，因此，至少能够避免第一介质层的厚度发生变化，使得分布在第一介质层的热场变的均匀，最终确保在此基础上形成的热电堆具有较好的性能。
下面将结合图2～图16详细说明本发明实施例提供的热电堆制备方法具体过程。该热电堆制备方法包括以下步骤：
步骤S10、具体参见图3，提供衬底20，在衬底20的第一表面形成第一介质层21。
上述衬底20一般为硅、锗等半导体衬底，但不仅限于此。第一介质层21可以选用热导率很小的绝热材料，并利用现有任意一种沉积工艺形成在衬底20上。这些沉积工艺可以为低压化学气相沉积工艺(Low Pressure Chemical Vapor Deposition，缩写为LPCVD)，但不仅限于此。第一介质层21能够支撑后续形成在其上的热偶对22和吸收结构23，同时，还具有绝热功能。
步骤S11、对第一介质层21进行至少一次降应力处理。如采用LPCVD工艺在衬底20上形成第一介质层21后，可以采用现有任意一种高温退火处理工艺对已形成的结构进行第一次降应力处理。经降应力处理后的第一介质层21的内应力被释放，使得第一介质层21的厚度被固定下来，不仅能够确保分布在第一介质层21上的热场均匀，而且还能够避免第一介质层21对后续工序的不利影响，为形成高性能的热偶对22和吸收结构23奠定基础。
步骤S12、具体参见图4，在第一介质层21背离衬底20的表面形成至少一个热偶对22。热偶对22的数量可以为一个，也可以为多个，当热偶对22为多个时，可以将多个热偶对22串联，以提高输出的塞贝克电压。多个热偶对22的布置方式可以是典型的四端梁结构，也可是双端梁结构。
步骤S13、具体参见图5，在第一介质层21背离衬底20的表面上方形成吸收结构23。
步骤S14、具体参见图6，在衬底20上形成热端结构24。应理解，吸收结构23和热偶对22接触的区域对应的为热电堆的热端结构24，与热端结构24相对的衬底20为冷端结构200。
示例性地，可以采用衬底20第二表面开腔的方式形成悬浮的热端结构24，第二表面与第一表面相背离。也可以采用正面腐蚀的方法形成热端结构24。热端结构24的具体结构在此不做限定。应理解，热端结构24应该具有较大的热吸收率，冷端结构200应该具有较大的热传导率保持与周围环境温度，以确保在热端结构24和冷端结构200之间产生足够的温度差，使得在热偶对22的两端形成塞贝克电压，以提高热电堆的灵敏度。
优选地，采用干法博世(Bosch)工艺自第二表面向第一表面刻蚀衬底20，以形成热端结构24。采用上述方法刻蚀形成的热端结构24的侧壁陡直，现对于现有技术中侧壁倾斜的结构，具有较高的成品率。
可选地，采用现有任意一种湿法刻蚀工艺或者XeF2干发工艺自第二表面向第一表面刻蚀衬底20，以形成热端结构24。
作为一种可能的实现方式，上述第一介质层21的结构，可以是复合层结构、也可以是单层结构。下面结合附图3和图7分别进行说明。
图3示出的是第一介质层为复合层结构的示意图，如图3所示，当第一介质层21的结构为复合层结构时，在第一表面上形成层叠的至少一层第一材料介质层210和至少一层第二材料介质层211，第一材料介质层210与第一表面接触，相邻两层第一材料介质层210之间具有一层第二材料介质层211。
例如，第一介质层21包括两层第一材料介质层210和一层第二材料介质层211。其中一层第一材料介质层210形成在第一表面上，第二材料介质层211则形成在前述第一材料介质层210上，另一层第一材料介质层210继续形成在前述第二材料介质层211上，即两层第一材料介质层210和一层第二材料介质层211构成“夹心式”结构。
第一材料介质层210优选为氧化硅、第二材料介质层211优选为氮化硅。优选LPCVD工艺形成氧化硅第一材料介质层210，优选LPCVD工艺形成氮化硅第二材料介质层211。
当采用LPCVD工艺在第一表面上沉积氧化硅第一材料介质层210，采用LPCVD工艺沉积氮化硅第二材料介质层211，继续采用LPCVD工艺沉积另外一层氧化硅第一材料介质层210时。
由于形成的氧化硅第一材料介质层210具有压应力，形成的氮化硅第二材料介质层211具有拉应力，此时，氧化硅第一材料介质层210和氮化硅第二材料介质层211之间能够进行应力补偿。使得最终形成的第一介质层21具有较小的内应力。
应理解，复合层结构的第一介质层21不仅限于上述“夹心式”结构。还可以是若干上述“夹心式”结构的叠层。或者是仅包括一层第一材料介质层210和一层第二材料介质层211的叠层结构。又或者是，包括至少两层第一材料介质层210和第二材料介质层211，且第一材料介质层210和第二材料介质层211交替分布的叠层结构。
图7示出的是第一介质层为单层结构的示意图。如图7所示，上述第一介质层21为氧化硅介质层或氮化硅介质层，但不仅限于此。当在衬底20上形成氧化硅介质层后，后续在氧化硅介质层上形成热偶对22时，氧化硅介质层能够有效地避免刻蚀或腐蚀工艺对衬底20的破坏。而且，当采用在衬底20的背面开腔的方式形成热端结构24时，腔体的终止面能够很好地停止在氧化硅介质层上，而不会破坏氧化硅介质层。此时，形成在氧化硅介质层上的热偶对22和吸收结构23具有较好的稳定性。也就是说，氧化硅介质层可以对热偶对22和吸收结构23起到良好的支撑作用，进而提高热电堆的良率和性能。
作为一种可能的实现方式，在第一介质层21背离衬底20的表面形成至少一个热偶对22，包括：
S120、具体参见图8和图9，在第一介质层21背离衬底20的表面形成热偶材料层220，对热偶材料层220处理形成至少一个热偶221。热偶材料层220可以选用具有高塞贝克系数、低热导率和低电阻率的材料，并利用现有任意一种沉积工艺形成在第一介质层21背离衬底20的表面。
例如，热偶材料层220是多晶硅，可以在形成多晶硅热偶材料层220后，进行离子掺杂及退火，此时，可以形成P型掺杂的多晶硅热偶材料层220或N型掺杂的多晶硅热偶材料层220。鉴于，P型掺杂的多晶硅热偶材料层220塞贝克系数高于N型掺杂的多晶硅热偶材料层220塞贝克系数，因此，在实际应用时，优选P型掺杂的多晶硅热偶材料层220。
在形成多晶硅热偶材料层220后，对多晶硅热偶材料层220进行光刻刻蚀处理，以获得至少一个热偶221。应理解，热偶221在第一介质层21上的正投影可以为条形或圆形，但不仅限于此。
S121、具体参见图10，在第一介质层21背离衬底20的表面形成第二介质层25，用于隔离和覆盖热偶221。利用现有任意一种沉积工艺在第一介质层21背离衬底20的表面形成第二介质层25。第二介质层25的材料可以是具有绝缘功能的氧化硅或氮化硅，但不仅限于此。第二介质层25的厚度以及在第一介质层21上的正投影面积不做具体限定，当热偶221是多个时，能够将多个热偶221隔离且完全覆盖即可。
S123、具体参见图4，在第二介质层25形成至少一个电极222，至少一个电极222与至少一个热偶221一一对应电连接，形成至少一个热偶对22。可以利用现有任意一种工艺在第二介质层25上形成至少一个电极222。
下面结合附图对电极222形成过程进行描述。应理解，以下针对形成电极222的介绍，仅用于方便理解本实施例，不作为限定。
具体参见图11，光刻图形化第二介质层25，形成与热偶221对应的接触孔223。
具体参见图12，利用现有任意一种沉积工艺在已形成的结构上沉积电极材料层224。电极材料层224将接触孔223填满，且覆盖第二介质层25。
具体参见图4，光刻图形化电极材料层224，形成至少一个电极222。当热偶221为一个时，对应形成与热偶221接触的电极222。当热偶221为多个时，一个热偶221对应一个电极222，最终形成多个热偶对22。
为了与CMOS工艺具有较好的兼容性，电极材料层224优选铝，当热偶221为多晶硅时，构成铝-多晶硅热偶对22。鉴于掺杂的离子类型的不同，会形成P型多晶硅或N型多晶硅，因此，对应地将会构成铝-P型多晶硅或铝-N型多晶硅。研究表明，铝-P型多晶硅的塞贝克系数较铝-N型多晶硅的塞贝克系数高，因此，在实际应用时，优选铝-P型多晶硅作为热偶对22。
作为一种可能的实现方式，上述在第一表面形成第一介质层21后，对第一介质层21进行至少一次降应力处理。至于对第一介质层21进行至少一次降应力处理在上述哪一步骤后或哪几步骤后进行，则根据实际情况选择。
在一种可选方式中，当形成第一介质层21后，在第一介质层21背离衬底20的表面形成至少一个热偶对22前，对第一介质层21进行一次降应力处理。
当第一介质层21为单层结构时，在衬底20上形成第一介质层21后，就进行一次降应力处理。此时，上述第一介质层21中的内应力经释放后，被固定下来，使得第一介质层21的厚度也被固定下来。在此基础上，形成热偶对22和吸收结构23时，第一介质层21的厚度不会因后续工艺而发生变化，使得第一介质层21上的热场分布均匀和稳定，因此，能够保证最终形成的热电堆具有较好的性能。
当第一介质层21为复合层结构时，在形成至少一层第一材料介质层210后，对第一介质层21进行至少一次降应力处理，包括：
对至少一层第一材料介质层210进行至少一次降应力处理。
示例地：当第一介质层21为“夹心式”结构时，即包括依次形成在衬底20的第一表面上的一层第一材料介质层210、一层形成在第一材料介质层210表面的第二材料介质层211、另一层形成在第二材料介质层211表面的第一材料介质层210。对至少一层第一材料介质层210进行至少一次降应力处理指的是，至少对“夹心式”结构进行至少一次的降应力处理。
又例如：当第一介质层21为复合层结构时，形成至少一层第二材料介质层211后，对第一介质层21进行至少一次降应力处理包括：
对至少一层第一材料介质层210进行至少两次降应力处理；
对所述至少一层第二材料介质层211进行至少一次降应力处理。
示例地：当第一介质层21前文述及的“夹心式”结构时，在衬底20的第一表面形成第一材料介质层210后，进行第一次降应力处理。继续在降应力后的第一材料介质层210的表面形成第二材料介质层211，且对第二材料介质层211进行第一次降应力处理。此时，在先形成的第一材料介质层210经历第二次降应力处理。继续在降应力后的第二材料介质层211的表面形成另一层第一材料介质层210，同样地，对另一层第一材料介质层210进行第一次降应力处理。此时，在先形成的第一材料介质层210经历第三次降应力处理，在先形成的第二材料介质层211经历第二次降应力处理。
可见，在形成复合层结构的第一介质层21时，每形成一层材料介质层均进行一次降应力处理，使得每一层材料介质层的内应力和厚度均被有效地固定，确保最终形成的第一介质层21具有固定的厚度和内应力，后续在第一介质层21上分布的热场变得的均匀和稳定，进一步优化了热电堆的性能。
作为一种可能的实现方式，当采用前文所述电偶对制作工艺时，在第一介质层21背离衬底20的表面形成热偶材料层220后，对热偶材料层220处理形成至少一个热偶221前，对第一介质层21进行至少一次降应力处理包括：
对热偶材料层220和第一介质层21进行降应力处理。
例如：在衬底20的第一表面层叠形成第一介质层21和热偶材料层220后，对热偶材料层220和第一介质层21进行一次将应力处理。
又例如：在衬底20的第一表面形成第一介质层21后，对第一介质层21进行一次降应力处理，在上述第一介质层21远离衬底20的表面形成热偶材料层220后，对热偶材料层220进行一次降应力处理。此时，第一介质层21将经历第二次降应力处理。可见，当对第一介质层21进行第一次降应力处理后，第一介质层21的内应力和厚度被固定，使得在此基础上形成的热偶材料层220具有较好的表面一致性，而后对热偶材料层220进行降应力处理，使得热偶材料层220的内应力和厚度被固定，确保基于热偶材料层220形成的热偶221具有相对固定的内应力和厚度。由此可见，通过对热偶材料层220和第一介质层21进行降应力处理，可以保证分布在热偶221和第一介质层21上的热场相对较为均匀，以进一步优化热电堆的性能。
作为一种可能的实现方式，当采用前文所述电偶对制作工艺时，在第一介质层21背离衬底20的表面形成第二介质层25后，在第二介质层25形成至少一个电极222前，对第一介质层21进行至少一次降应力处理包括：
对第一介质层21、第二介质层25以及至少一个热偶221进行降应力处理。
例如：在衬底20的第一表面形成第一介质层21、至少一个热偶221和第二介质层25后，对第一介质层21、至少一个热偶221和第二介质层25进行一次将应力处理。
又例如：在衬底20的第一表面形成第一介质层21后，对第一介质层21进行一次降应力处理，在上述第一介质层21远离衬底20的表面形成热偶材料层220后，对热偶材料层220进行一次降应力处理。此时，第一介质层21将经历第二次降应力处理。在上述第一介质层21远离衬底20的表面上方形成第二介质层25后，对第二介质层25进行一次降应力处理。此时，至少一个热偶221将经历第二次应力处理，第一介质层21将经历第三次降应力处理。由此可见，该处理方式能够进一步确保第一介质层21、至少一个热偶221和第二介质层25具有相对固定的厚度和内应力，使得在其上的热场分布更为均匀，最终优化热电堆的性能。
作为一种可能的实现方式，提供衬底20后，在衬底20上形成热端结构24前，上述热电堆制备方法还包括：
具体参见图13，在衬底20的第二表面形成第三介质层26，第二表面背离第一表面。当利用在衬底20背面开腔的方式形成热端结构24时，第三介质层26能够用作硬掩模，避免不需要开腔体的区域被破坏。
应理解，在衬底20的第二表面形成第三介质层26可以在提供衬底20后，在衬底20上形成热端结构24之前的任意步骤后，在此不做具体限定。
作为一种可能的实现方式，第三介质层26的结构，可以是单层结构，也可以是复合层结构，下面将结合附图分别进行说明。
图13示出的是第三介质层为复合层结构的示意图，如图13所示，当第三介质层26为复合层结构时，在第二表面形成层叠的至少一层第三材料介质层260和至少一层第四材料介质层261，第三材料介质层260与第二表面接触。第三材料介质层260优选为氧化硅、第四材料介质层261优选为氮化硅。
优选LPCVD工艺形成氧化硅第三材料介质层260，优选LPCVD工艺形成氮化硅第四材料介质层261。
当采用LPCVD工艺在第二表面上沉积氧化硅第三材料介质层260，采用LPCVD工艺在氧化硅第三材料介质层260沉积氮化硅第四材料介质层261时。由于氧化硅第三材料介质层260具有压应力，形成的氮化硅第四材料介质层261具有拉应力，此时，氧化硅第三材料介质层260和氮化硅第四材料介质层261之间能够进行应力补偿。使得最终形成的第三介质层26具有较小的内应力。该第三介质层26同样能够起到至少平衡形成在第一表面上的第一介质层21内应力的作用。此时，至少能够进一步地降低第一介质层21的内应力，最终优化热电堆的性能。
应理解，复合层结构的第三介质层26不仅限于上述结构，还可以与上述复合层结构的第一介质层21相同。或者是包括至少两层第三材料介质层260和第四材料介质层261，且第三材料介质层260和第四材料介质层261交替分布的叠层结构。
作为另外一种可选的实施方案，上述第三介质层26也可以为单层的氧化硅介质层，但不仅限于此。在衬底20的第二表面形成氧化硅介质层，至少能够平衡在第一表面形成的第一介质层21的内应力。此时，至少能够进一步地降低第一介质层21的内应力，最终优化热电堆的性能。
作为一种可能的实现方式，在第二表面形成第三介质层26后，热电堆制备方法还包括：
对第三介质层26进行降应力处理。
前文述及，第三介质层26可以是单层结构，也可以是复合层结构。
例如：当第三介质层26为单层结构时，在衬底20的第二表面上形成第三介质层26后，就进行一次降应力处理。此时，上述第三介质层26中的内应力经释放后，被固定下来。使得第三介质层26能够平衡第一介质层21内应力的能力被固定。
例如：当第三介质层26为复合层结构时，在形成至少一层第三材料介质层260后，对第三介质层26进行至少一次降应力处理，包括：
对至少一层第三材料介质层260进行至少一次降应力处理。
示例地：当第三介质层26为第三材料介质层260和第四材料介质层261的叠层结构时，即包括依次形成在衬底20的第二表面上的一层第三材料介质层260、一层形成在第三材料介质层260表面的第四材料介质层261。对至少一层第三材料介质层260进行至少一次降应力处理指的是，至少对叠层结构进行至少一次的降应力处理。
又例如：当第三介质层26为复合层结构时，形成至少一层第四材料介质层261后，对第三介质层26进行至少一次降应力处理包括：
对至少一层第三材料介质层260进行至少两次降应力处理；
对至少一层第四材料介质层261进行至少一次降应力处理。
示例地：当第三介质层26前文述及的叠层结构时，在衬底20的第二表面形成第三材料介质层260后，进行第一次降应力处理。继续在降应力后的第三材料介质层260的表面形成第四材料介质层261，且对第四材料介质层261进行第一次降应力处理，此时，在先形成的第三材料介质层260经历第二次降应力处理。
作为一种可能的实现方式，在第二表面形成第三介质层26后，上述热电偶制备方法还包括：
具体参见图15，在第三介质层26背离衬底20的表面形成钝化层27。钝化层27除了能够平衡第一表面上的至少第一介质层21应力外，还能够与第三介质层26一起用作硬掩模。
鉴于，第三介质层26可以在提供衬底20后，在衬底20上形成热端结构24之前的任意步骤后形成，因此，钝化层27可以在形成第三介质层26后的任意步骤后形成，在此不做具体限定。
钝化层27一般为氮化硅，但不仅限于此。利用现有任意一种沉积工艺在第三介质层26背离衬底20的表面形成钝化层27，这些沉积工艺可以为等离子体增强化学的气相沉积(Plasma Enhanced Chemical Vapor Deposition，可缩写为PECVD)工艺。
在一种可选方式，具体参见图16，当以钝化层27、第三介质层26为硬掩模，自衬底20的第二表面向第一表面光刻刻蚀，形成热端结构24时，在热端结构24形成之后，可以去除钝化层27，保留第三介质层26，或者是将钝化层27和第三介质层26完全去除。
在一种可选方式，上述吸收结构23采用与CMOS工艺可以兼容的材料制成。这种材料具有高红外线吸收率、低热导率的材料。例如：可选择与CMOS工艺兼容性比较好的氮化硅等材料制作吸收结构23。
当吸收结构23采用与CMOS工艺可以兼容的材料制成时，该吸收结构23与CMOS工艺具有很好的兼容性，使得采用CMOS工艺中常规的成膜工艺就可以形成吸收材料层230(具体参见图14)，并对吸收材料层230进行进一步的图案化(光刻刻蚀)，以获得吸收结构23(具体参见图15)。这种方式可以确保吸收结构23可满足热电堆的要求，使得热电堆具有良好的红外吸收功能，并保证热电堆的冷端结构200和热端结构24之间具有较大的温差，以确保产生塞贝克电压。
本发明实施例还提供一种热电堆，采用本发明实施例提供的热电堆制备方法制备形成。
与现有技术相比，本发明实施例提供的热电堆的有益效果与本发明实施例描述的热电堆制备方法的有益效果相同，在此不做赘述。
本发明实施例还提供一种探测器，包括本发明实施例提供的热电堆。
与现有技术相比，本发明实施例提供的探测器的有益效果与本发明实施例描述的热电堆的有益效果相同，在此不做赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种热电堆制备方法，其特征在于，包括以下步骤：
提供衬底，在所述衬底的第一表面形成第一介质层；
对所述第一介质层进行至少一次降应力处理；
在所述第一介质层背离所述衬底的表面形成至少一个热偶对；
在所述第一介质层背离所述衬底的表面上方形成吸收结构；
在所述衬底上形成热端结构。
2.根据权利要求1所述的热电堆制备方法，其特征在于，在所述第一表面形成第一介质层后，对所述第一介质层进行至少一次降应力处理。
3.根据权利要求1或2所述的热电堆制备方法，其特征在于，在所述第一介质层背离所述衬底的表面形成至少一个热偶对，包括：
在所述第一介质层背离所述衬底的表面形成热偶材料层，处理所述热偶材料层形成至少一个热偶；
在所述第一介质层背离所述衬底的表面形成第二介质层，用于隔离和覆盖所述热偶；
在所述第二介质层形成至少一个电极，所述至少一个电极与所述至少一个热偶一一对应电连接，形成所述至少一个热偶对。
4.根据权利要求3所述的热电堆制备方法，其特征在于，在所述第一表面形成第一介质层后，在所述第一介质层背离所述衬底的表面形成热偶材料层前，对所述第一介质层进行至少一次降应力处理包括：
至少对所述第一介质层进行降应力处理。
5.根据权利要求3或4所述的热电堆制备方法，其特征在于，在所述第一介质层背离所述衬底的表面形成热偶材料层后，对所述热偶材料层处理形成至少一个热偶前，对所述第一介质层进行至少一次降应力处理包括：
对所述热偶材料层和所述第一介质层进行降应力处理。
6.根据权利要求3、4或5所述的热电堆制备方法，其特征在于，在所述第一介质层背离所述衬底的表面形成第二介质层后，在所述第二介质层形成至少一个电极前，对所述第一介质层进行至少一次降应力处理包括：
对所述第一介质层、第二介质层进行降应力处理。
7.根据权利要求1～6任一项所述的热电堆制备方法，其特征在于，所述第一介质层为单层结构或复合层结构。
8.根据权利要求1所述的热电堆制备方法，其特征在于，在所述第一表面形成第一介质层，包括：
在所述第一表面形成层叠的至少一层第一材料介质层和至少一层第二材料介质层，所述第一材料介质层与所述第一表面接触，相邻两层所述第一材料介质层之间具有一层所述第二材料介质层。
9.根据权利要求8所述的热电堆制备方法，其特征在于，形成至少一层第一材料介质层后，对所述第一介质层进行至少一次降应力处理，包括：
对所述至少一层第一材料介质层进行至少一次降应力处理；
和/或，
形成至少一层第二材料介质层后，对所述第一介质层进行至少一次降应力处理包括：
对所述至少一层第一材料介质层进行至少两次降应力处理；
对所述至少一层第二材料介质层进行至少一次降应力处理。
10.根据权利要求1所述的热电堆制备方法，其特征在于，提供所述衬底后，在所述衬底上形成热端结构前，所述热电堆制备方法还包括：
在所述衬底的第二表面形成第三介质层，所述第二表面背离所述第一表面。
11.根据权利要求10所述的热电堆制备方法，其特征在于，在所述第二表面形成第三介质层后，所述热电堆制备方法还包括：对所述第三介质层进行降应力处理。
12.根据权利要求10所述的热电堆制备方法，其特征在于，在所述第二表面形成第三介质层，包括：
在第二表面形成层叠的至少一层第三材料介质层和至少一层第四材料介质层，所述第三材料介质层与所述第二表面接触。
13.根据权利要求12所述的热电堆制备方法，其特征在于，形成至少一层第三材料介质层后，还包括，至少对所述第三材料介质层进行至少一次降应力处理；
和/或，
形成至少一层第四材料介质层后，还包括，至少对所述至少一层第三材料介质层进行至少两次降应力处理；
对所述至少一层第四材料介质层进行至少一次降应力处理。
14.根据权利要求10所述的热电堆制备方法，其特征在于，在所述第二表面形成第三介质层后，所述热电堆制备方法还包括，在所述第三介质层背离所述衬底的表面形成钝化层。
15.一种热电堆，其特征在于，包括采用权利要求1至14任一项所述的热电堆制备方法制备形成。
16.一种探测器，其特征在于，包括权利要求15所述的热电堆。
CN201911415065.1A 2019-12-31 2019-12-31 一种热电堆及其制备方法、探测器 Pending CN111207828A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911415065.1A CN111207828A (zh) 2019-12-31 2019-12-31 一种热电堆及其制备方法、探测器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911415065.1A CN111207828A (zh) 2019-12-31 2019-12-31 一种热电堆及其制备方法、探测器

Publications (1)

Publication Number Publication Date
CN111207828A true CN111207828A (zh) 2020-05-29

Family

ID=70787903

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911415065.1A Pending CN111207828A (zh) 2019-12-31 2019-12-31 一种热电堆及其制备方法、探测器

Country Status (1)

Country Link
CN (1) CN111207828A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115078290A (zh) * 2022-07-21 2022-09-20 无锡芯感智半导体有限公司 一种适于ndir原理气体传感器芯片及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111717A (en) * 1977-06-29 1978-09-05 Leeds & Northrup Company Small-size high-performance radiation thermopile
US5059543A (en) * 1990-09-21 1991-10-22 The Board Of Regents Acting For And On Behalf Of The University Of Michigan Method of manufacturing thermopile infrared detector
JPH05231926A (ja) * 1992-02-25 1993-09-07 Matsushita Electric Works Ltd ダイアフラム構造用熱絶縁膜およびその製造方法
JPH06137941A (ja) * 1992-10-27 1994-05-20 Matsushita Electric Works Ltd 赤外線検出素子
US6339187B1 (en) * 1999-04-14 2002-01-15 Murata Manufacturing Co., Ltd. Infrared sensor and method of manufacturing the same
US20020069909A1 (en) * 2000-05-18 2002-06-13 Murata Manufacturing Co., Ltd Infrared sensor
JP2010109073A (ja) * 2008-10-29 2010-05-13 Ngk Spark Plug Co Ltd 赤外線検知素子及びセンサ並びに赤外線検知素子の製造方法
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4111717A (en) * 1977-06-29 1978-09-05 Leeds & Northrup Company Small-size high-performance radiation thermopile
US5059543A (en) * 1990-09-21 1991-10-22 The Board Of Regents Acting For And On Behalf Of The University Of Michigan Method of manufacturing thermopile infrared detector
JPH05231926A (ja) * 1992-02-25 1993-09-07 Matsushita Electric Works Ltd ダイアフラム構造用熱絶縁膜およびその製造方法
JPH06137941A (ja) * 1992-10-27 1994-05-20 Matsushita Electric Works Ltd 赤外線検出素子
US6339187B1 (en) * 1999-04-14 2002-01-15 Murata Manufacturing Co., Ltd. Infrared sensor and method of manufacturing the same
US20020069909A1 (en) * 2000-05-18 2002-06-13 Murata Manufacturing Co., Ltd Infrared sensor
JP2010109073A (ja) * 2008-10-29 2010-05-13 Ngk Spark Plug Co Ltd 赤外線検知素子及びセンサ並びに赤外線検知素子の製造方法
CN108630595A (zh) * 2017-03-16 2018-10-09 中芯国际集成电路制造(上海)有限公司 硅通孔的形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘卫兵 等: "面向红外光源的辐射自增强非晶碳薄膜性能", 《微纳电子技术》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115078290A (zh) * 2022-07-21 2022-09-20 无锡芯感智半导体有限公司 一种适于ndir原理气体传感器芯片及其制备方法

Similar Documents

Publication Publication Date Title
US9222837B2 (en) Black silicon-based high-performance MEMS thermopile IR detector and fabrication method
US9117949B2 (en) Structure and fabrication method of a high performance MEMS thermopile IR detector
US5369280A (en) Semiconductor film bolometer thermal infrared detector
KR20090055766A (ko) 볼로미터 및 그 제조 방법
US20060220164A1 (en) Thermopile-based gas sensor
CN112591706B (zh) 集成cmos电路的热电堆传感器系统及其制造方法
CN111540824B (zh) 热电堆及其制作方法
CN110165043B (zh) 一种基于黑薄膜的热电红外探测器及其制备方法
CN111207828A (zh) 一种热电堆及其制备方法、探测器
CN113029265B (zh) 一种真空隔热的mems流量传感器及其制作方法
CN110577188A (zh) 一种在衬底上制作悬浮红外热堆的方法
US20070272864A1 (en) Uncooled Cantilever Microbolometer Focal Plane Array with Mk Temperature Resolutions and Method of Manufacturing Microcantilever
CN105576070A (zh) 空腔形成方法、热电堆红外探测器及其制作方法
EP1209455B1 (en) Infrared detecting device
CN105070822A (zh) 利用cmos制造技术形成热电堆传感器
CN112938892B (zh) 一种多孔硅绝热支撑的高温热流传感器及其制备方法
CN110451453B (zh) 一种红外探测器的制备方法以及由此得到的红外探测器
CN101538005B (zh) 光调制热成像焦平面阵列的制作方法
EP3228583B1 (en) Method for manufacturing mems double-layer suspension microstructure, and mems infrared detector
KR101657652B1 (ko) 정전용량형 멤스 마이크로폰 및 그 제조방법
KR20060116930A (ko) 써모파일 센서 및 그 제조방법
US20110073978A1 (en) Infrared imaging device and method for manufacturing same
CN111463340A (zh) 热电堆及其制作方法
JP3235361B2 (ja) 赤外線検知素子
JP2005033075A (ja) 電子デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200529

RJ01 Rejection of invention patent application after publication