CN116979965A - 一种多维度多路模数转换器校准方法、装置及电子设备 - Google Patents
一种多维度多路模数转换器校准方法、装置及电子设备 Download PDFInfo
- Publication number
- CN116979965A CN116979965A CN202310944899.1A CN202310944899A CN116979965A CN 116979965 A CN116979965 A CN 116979965A CN 202310944899 A CN202310944899 A CN 202310944899A CN 116979965 A CN116979965 A CN 116979965A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital
- capacitance
- corresponding relation
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 83
- 238000002347 injection Methods 0.000 claims description 69
- 239000007924 injection Substances 0.000 claims description 69
- 238000005070 sampling Methods 0.000 claims description 35
- 239000003990 capacitor Substances 0.000 claims description 14
- 238000004891 communication Methods 0.000 abstract description 15
- 230000003068 static effect Effects 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 10
- 229920005994 diacetyl cellulose Polymers 0.000 description 9
- 238000012545 processing Methods 0.000 description 7
- 238000004590 computer program Methods 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- AFYCEAFSNDLKSX-UHFFFAOYSA-N coumarin 460 Chemical compound CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 AFYCEAFSNDLKSX-UHFFFAOYSA-N 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101100194362 Schizosaccharomyces pombe (strain 972 / ATCC 24843) res1 gene Proteins 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000003705 background correction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请公开一种多维度多路模数转换器校准方法、装置及电子设备，涉及通信技术领域。方法包括：确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，可以实现电容失配和静态级间增益误差补偿，并可以成功地与后台校准相连接，实现动态级间增益误差的补偿，有效地校准DAC误差和级间增益误差。
Description
技术领域
本申请涉及通信技术领域，尤其涉及一种多维度多路模数转换器校准方法、装置及电子设备。
背景技术
自从冗余位的概念被提出并实现了1.5位/级结构以来，流水线模数转换器(ADC)中对比较器的要求已大大放宽。此后，流水线ADC逐渐从概念走向实践，并在很长一段时间内成为高速和高精度ADC的首选结构。但随着无线通信、高端仪器仪表、合成孔径雷达等领域的快速发展，上述应用场景对ADC的精度提出了更高的要求。如何准确地校准流水线ADC中存在的误差以提高整体精度已成为研究热点。
图1示出了一种传统流水线ADC的基本架构示意图，如图1所示，基本架构由顺序转换输入信号的多个流水线级组成，每个级主要由子ADC、子数模转换器(DAC)、减法器和乘法器组成。通常，子DAC、减法器和乘法器也称为多路数模转换器(MDAC)。
MDAC作为一个非常重要的组件，是流水线ADC误差的主要来源。首先，由于集成电路制造技术的限制，不可避免的会出现电容失配，MDAC中由电容失配引起的DAC误差和静态级间增益误差通常不会随温度和电压而变化，通常可以通过前台方法进行校准，但准确获得补偿系数相对困难。同时，运算放大器(op-amp)的增益随温度和电压的变化而变化，导致动态级间增益误差。因此，需要实时后台校准，动态级间增益误差最常见的后台校准是伪随机数(PN)注入校准，其主要利用PN的统计特性提取流水线ADC的级间增益误差，然而，电容失配导致的PN注入补偿不准确将导致ADC性能的恶化和动态级间增益误差的后台校准不准确。
发明内容
本申请的目的在于提供一种多维度多路模数转换器校准方法、装置及电子设备，以解决现有常见MDAC中由电容失配引起的DAC误差和静态级间增益误差通常不会随温度和电压而变化，通常可以通过前台方法进行校准，但准确获得补偿系数相对困难，以及电容失配导致的PN注入补偿不准确将导致ADC性能的恶化和动态级间增益误差的后台校准不准确的问题。
第一方面，本申请提供一种多维度多路模数转换器校准方法，所述方法包括：
基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；
基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；
基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；
基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
采用上述技术方案的情况下，本申请实施例提供的多维度多路模数转换器校准方法，通过基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，可以实现电容失配和静态级间增益误差补偿，并可以成功地与后台校准相连接，实现动态级间增益误差的补偿，有效地校准DAC误差和级间增益误差。
在一种可能的实现方式中，所述基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系，包括：
确定所述采样电容对应的所述第一失配电容估计系数；
确定所述PN注入电容对应的所述第二失配电容估计系数；
基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
在一种可能的实现方式中，所述基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系，包括：
确定所述PN注入电容对应的所述噪声补偿系数；
基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
在一种可能的实现方式中，所述第一模数转换数字代码对应关系，包括：
其中，表示所述采样电容对应的所述第一失配电容估计系数；Cd表示所述PN注入电容对应的所述第二失配电容估计系数；Do表示所述模数转换数字代码；G1表示当前所述级间增益估计值；W1表示每一级电容权重；/>表示第一级采样电容的数字码；Dbackend表示后级流水级数字码；DPN表示PN注入电容的数字码。
在一种可能的实现方式中，所述第二模数转换数字代码对应关系，包括：
其中，所述表示当前级对应的数字码；Wj表示当前级对应的电容权重；α表示PN注入电容的缩放系数估计值；/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
在一种可能的实现方式中，所述目标最小均方算法迭代环路对应关系，包括：
和/>
其中，所述μ表示步进系数，所述G1(n+1)表示下一级级间增益估计值；所述G1(n)表示当前级级间增益估计值；DoB表示进行PN注入补偿后的后级数字码。
第二方面，本申请还提供一种多维度多路模数转换器校准装置，所述装置包括：
第一确定模块，用于基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；
第二确定模块，用于基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；
第三确定模块，用于基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；
校准模块，用于基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
在一种可能的实现方式中，所述第一确定模块包括：
第一确定子模块，用于确定所述采样电容对应的所述第一失配电容估计系数；
第二确定子模块，用于确定所述PN注入电容对应的所述第二失配电容估计系数；
第三确定子模块，用于基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
在一种可能的实现方式中，所述第二确定模块包括：
第四确定子模块，用于确定所述PN注入电容对应的所述噪声补偿系数；
第五确定子模块，用于基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
第二方面提供的多维度多路模数转换器校准装置的有益效果与第一方面或第一方面任一可能的实现方式描述的多维度多路模数转换器校准方法的有益效果相同，此处不做赘述。
第三方面，本申请还提供一种电子设备，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得所述装置执行第一方面任一可能的实现方式描述的多维度多路模数转换器校准方法。
第三方面提供的电子设备的有益效果与第一方面或第一方面任一可能的实现方式描述的多维度多路模数转换器校准方法的有益效果相同，此处不做赘述。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1示出了一种传统流水线ADC的基本架构示意图；
图2示出了本申请实施例提供的一种多维度多路模数转换器校准方法的流程示意图；
图3示出了本申请实施例提供的另一种多维度多路模数转换器校准方法的流程示意图；
图4示出了本申请实施例提供的一种整体校准数据流程图；
图5示出了本申请实施例提供的一种ADC校准前输出频谱的仿真示意图；
图6示出了本申请实施例提供的一种ADC校准后输出频谱的仿真示意图；
图7示出了本申请实施例提供的一种多维度多路模数转换器校准装置的结构示意图；
图8示出了本申请实施例提供的一种电子设备的硬件结构示意图；
图9为本申请实施例提供的芯片的结构示意图。
附图标记：
400-电子设备；410-处理器；420-通信接口；430-存储器；440-通信线路；500-芯片；540-总线系统。
具体实施方式
为了便于清楚描述本申请实施例的技术方案，在本申请的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。
需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。
本申请中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。
图2示出了本申请实施例提供的一种多维度多路模数转换器校准方法的流程示意图，如图2所示，所述方法包括：
步骤101：基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
在本申请中，可以确定所述采样电容对应的所述第一失配电容估计系数；确定所述PN注入电容对应的所述第二失配电容估计系数；基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
具体的，所述第一模数转换数字代码对应关系，包括：
其中，表示所述采样电容对应的所述第一失配电容估计系数；Cd表示所述PN注入电容对应的所述第二失配电容估计系数；Do表示所述模数转换数字代码；G1表示当前所述级间增益估计值；W1表示每一级电容权重；/>表示第一级采样电容的数字码；Dbackend表示后级流水级数字码；DPN表示PN注入电容的数字码。
步骤102：基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
在本申请中，可以确定所述PN注入电容对应的所述噪声补偿系数；基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
具体的，所述第二模数转换数字代码对应关系，包括：
其中，所述表示当前级对应的数字码；Wj表示当前级对应的电容权重；α表示PN注入电容的缩放系数估计值；/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
步骤103：基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系。
在本申请中，所述目标最小均方算法迭代环路对应关系，包括：
和/>
其中，所述μ表示步进系数，所述G1(n+1)表示下一级级间增益估计值；所述G1(n)表示当前级级间增益估计值；DoB表示进行PN注入补偿后的后级数字码。
步骤104：基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
综上所述，本申请实施例提供的多维度多路模数转换器校准方法，通过基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，可以实现电容失配和静态级间增益误差补偿，并可以成功地与后台校准相连接，实现动态级间增益误差的补偿，有效地校准DAC误差和级间增益误差。
图3示出了本申请实施例提供的另一种多维度多路模数转换器校准方法的流程示意图，如图3所示，所述方法包括：
步骤201：确定所述采样电容对应的所述第一失配电容估计系数。
在本申请中，基于PN注入的最小均方(LMS)方案是目前常用的级间增益后台校正方法，通常，从MDAC注入PN将抖动后续的流水线级。如果对后级电容器失配的补偿不完整，将导致该阶段PN注入补偿中的误差，并导致不准确的后台校准。可以通过适当的数学补偿模型在数字域中实现电容失配误差和级间增益误差的精确补偿，具体数学补偿模型如下所示：
其中Vres1表示第一级流水级的余差电压；G1表示第一级流水级的级间增益；A表示当前流水级的直流开环增益；Vin表示输入信号；/>表示第一级采样电容对应的第一失配电容；/>表示第一级采样电容的数字码；Vref表示参考电压；Cd表示后台校准时候用的伪随机数注入电容；DPN表示控制PN注入电容的数字码；A1表示第一级流水级的直流开环增益；β表示反馈系数；Cf_1表示第一级反馈电容。
在本申请中，可以确定所述采样电容对应的所述第一失配电容估计系数
步骤202：确定所述PN注入电容对应的所述第二失配电容估计系数。
在本申请中，可以确定PN注入电容对应的第二失配电容估计系数Cd。
步骤203：基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
在本申请中，使用级间增益估计值G1作为级间增益的估计，所述第一模数转换数字代码对应关系，包括：
其中，表示所述采样电容对应的所述第一失配电容估计系数；Cd表示所述PN注入电容对应的所述第二失配电容估计系数；Do表示所述模数转换数字代码；G1表示当前所述级间增益估计值；W1表示每一级电容权重；/>表示第一级采样电容的数字码；Dbackend表示后级流水级数字码；DPN表示PN注入电容的数字码。
步骤204：确定所述PN注入电容对应的所述噪声补偿系数。
在本申请中，可以确定PN注入电容对应的噪声补偿系数，称为αPN，考虑到PN注入电容的工艺失配结构，可以得到PN注入电容权重估计系数Cd，由于第二级采样电容对应的第一失配电容估计系数，和/>第三级采样电容对应的第一失配电容系数的精度有限，通过确定PN注入电容对应的噪声补偿系数，称为αPN，以对PN注入进行分类和补偿，可以消除不同数字码组合在后级的残余误差。
步骤205：基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
在本申请中，所述第二模数转换数字代码对应关系，包括：
其中，所述表示当前级对应的数字码；Wj表示当前级对应的电容权重；α表示PN注入电容的缩放系数估计值；/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
具体的，理论上PN注入电容对应的噪声补偿系数αPN应该包括第二和第三流水线级的所有数字代码的组合，但将是n×n向量，可以对该模型进行简化，由于第三级采样电容对应的第一失配电容系数对第一流水线级PN补偿的影响很小，如果只考虑后一级的影响，则为一个n×1矢量，并且仅由D2选择。
图4示出了本申请实施例提供的一种整体校准数据流程图，数字输出如下所示第二模数转换数字代码对应关系所示：
用于执行前台校准的级数为3，PN注入级数为1，其中，/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
步骤206：基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系。
在本申请中，所述目标最小均方算法迭代环路对应关系，包括：
和/>
其中，所述μ表示步进系数，所述G1(n+1)表示下一级级间增益估计值；所述G1(n)表示当前级级间增益估计值；DoB表示进行PN注入补偿后的后级数字码。
步骤207：基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
图5示出了本申请实施例提供的一种ADC校准前输出频谱的仿真示意图，图6示出了本申请实施例提供的一种ADC校准后输出频谱的仿真示意图，如图5和图6可知，横轴表示输入频率，纵轴表示幅度，校准之后稳定性和可靠性更高。
在本申请中，基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，这样，前台校准可以通过注入噪声补偿系数αPN和PN注入电容校正系数Cd实现对PN注入的精确补偿和兼容性，从而确保后台校准的有效操作。
需要说明的是，本申请实施例提供的多维度多路模数转换器校准方法是通用的，可以应用在所有流水线ADC，可以有效地校准DAC误差和级间增益误差，并且片上实现只需要一些寄存器和乘法器，开销很小，结构简单易于拓展。
综上所述，本申请实施例提供的多维度多路模数转换器校准方法，通过基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，可以实现电容失配和静态级间增益误差补偿，并可以成功地与后台校准相连接，实现动态级间增益误差的补偿，有效地校准DAC误差和级间增益误差。
图7示出了本申请实施例提供的一种多维度多路模数转换器校准装置的结构示意图，如图7所示，所述多维度多路模数转换器校准装置300包括：
第一确定模块301，用于基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；
第二确定模块302，用于基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；
第三确定模块303，用于基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；
校准模块304，用于基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
在一种可能的实现方式中，所述第一确定模块包括：
第一确定子模块，用于确定所述采样电容对应的所述第一失配电容估计系数；
第二确定子模块，用于确定所述PN注入电容对应的所述第二失配电容估计系数；
第三确定子模块，用于基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
在一种可能的实现方式中，所述第二确定模块包括：
第四确定子模块，用于确定所述PN注入电容对应的所述噪声补偿系数；
第五确定子模块，用于基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
在一种可能的实现方式中，所述第一模数转换数字代码对应关系，包括：
其中，表示所述采样电容对应的所述第一失配电容估计系数；Cd表示所述PN注入电容对应的所述第二失配电容估计系数；Do表示所述模数转换数字代码；G1表示当前所述级间增益估计值；W1表示每一级电容权重；/>表示第一级采样电容的数字码；Dbackend表示后级流水级数字码；DPN表示PN注入电容的数字码。
在一种可能的实现方式中，所述第二模数转换数字代码对应关系，包括：
其中，所述表示当前级对应的数字码；Wj表示当前级对应的电容权重；α表示PN注入电容的缩放系数估计值；/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
在一种可能的实现方式中，所述目标最小均方算法迭代环路对应关系，包括：
和/>
其中，所述μ表示步进系数，所述G1(n+1)表示下一级级间增益估计值；所述G1(n)表示当前级级间增益估计值；DoB表示进行PN注入补偿后的后级数字码。
综上所述，本申请实施例提供的多维度多路模数转换器校准装置，通过基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准，可以实现电容失配和静态级间增益误差补偿，并可以成功地与后台校准相连接，实现动态级间增益误差的补偿，有效地校准DAC误差和级间增益误差。
本申请提供的一种多维度多路模数转换器校准装置，可以实现如图2-4任一所示的多维度多路模数转换器校准方法，为避免重复，这里不再赘述。
本申请实施例中的电子设备可以是装置，也可以是终端中的部件、集成电路、或芯片。该装置可以是移动电子设备，也可以为非移动电子设备。示例性的，移动电子设备可以为手机、平板电脑、笔记本电脑、掌上电脑、车载电子设备、可穿戴设备、超级移动个人计算机(ultra-mobile personal computer，UMPC)、上网本或者个人数字助理(personaldigital assistant，PDA)等，非移动电子设备可以为服务器、网络附属存储器(NetworkATTached Storage，NAS)、个人计算机(personal computer，PC)、电视机(television，TV)、柜员机或者自助机等，本申请实施例不作具体限定。
本申请实施例中的电子设备可以为具有操作系统的装置。该操作系统可以为安卓(Android)操作系统，可以为ios操作系统，还可以为其他可能的操作系统，本申请实施例不作具体限定。
图6示出了本申请实施例提供的一种电子设备的硬件结构示意图。如图6所示，该电子设备400包括处理器410。
如图6所示，上述处理器410可以是一个通用中央处理器(central processingunit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本申请方案程序执行的集成电路。
如图6所示，上述电子设备400还可以包括通信线路440。通信线路440可包括一通路，在上述组件之间传送信息。
可选的，如图6所示，上述电子设备还可以包括通信接口420。通信接口420可以为一个或多个。通信接口420可使用任何收发器一类的装置，用于与其他设备或通信网络通信。
可选的，如图6所示，该电子设备还可以包括存储器430。存储器430用于存储执行本申请方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本申请实施例提供的方法。
如图6所示，存储器430可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器430可以是独立存在，通过通信线路440与处理器410相连接。存储器430也可以和处理器410集成在一起。
可选的，本申请实施例中的计算机执行指令也可以称之为应用程序代码，本申请实施例对此不作具体限定。
在具体实现中，作为一种实施例，如图6所示，处理器410可以包括一个或多个CPU，如图6中的CPU0和CPU1。
在具体实现中，作为一种实施例，如图6所示，终端设备可以包括多个处理器，如图6中的处理器。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。
图7是本申请实施例提供的芯片的结构示意图。如图7所示，该芯片500包括一个或两个以上(包括两个)处理器410。
可选的，如图7所示，该芯片还包括通信接口420和存储器430，存储器430可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。
在一些实施方式中，如图7所示，存储器430存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。
在本申请实施例中，如图7所示，通过调用存储器存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。
如图7所示，处理器410控制终端设备中任一个的处理操作，处理器410还可以称为中央处理单元(central processing unit，CPU)。
如图7所示，存储器430可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器430的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图7中将各种总线都标为总线系统540。
如图7所示，上述本申请实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现场可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。
一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由多维度多路模数转换器校准方法执行的功能。
在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
尽管结合具体特征及其实施例对本申请进行了描述，显而易见的，在不脱离本申请的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本申请的示例性说明，且视为已覆盖本申请范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包括这些改动和变型在内。
Claims (10)
1.一种多维度多路模数转换器校准方法，其特征在于，所述方法包括：
基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；
基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；
基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；
基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
2.根据权利要求1所述的多维度多路模数转换器校准方法，其特征在于，所述基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系，包括：
确定所述采样电容对应的所述第一失配电容估计系数；
确定所述PN注入电容对应的所述第二失配电容估计系数；
基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
3.根据权利要求2所述的多维度多路模数转换器校准方法，其特征在于，所述基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系，包括：
确定所述PN注入电容对应的所述噪声补偿系数；
基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
4.根据权利要求3所述的多维度多路模数转换器校准方法，其特征在于，所述第一模数转换数字代码对应关系，包括：
其中，表示所述采样电容对应的所述第一失配电容估计系数；Cd表示所述PN注入电容对应的所述第二失配电容估计系数；Do表示所述模数转换数字代码；G1表示当前所述级间增益估计值；W1表示每一级电容权重；/>表示第一级采样电容的数字码；Dbackend表示后级流水级数字码；DPN表示PN注入电容的数字码。
5.根据权利要求4所述的多维度多路模数转换器校准方法，其特征在于，所述第二模数转换数字代码对应关系，包括：
其中，所述表示当前级对应的数字码；Wj表示当前级对应的电容权重；α表示PN注入电容的缩放系数估计值；/>表示第二级数字码当取不同值时的PN注入噪声补偿系数。
6.根据权利要求5所述的多维度多路模数转换器校准方法，其特征在于，所述目标最小均方算法迭代环路对应关系，包括：
其中，所述μ表示步进系数，所述G1(n+1)表示下一级级间增益估计值；所述G1(n)表示当前级级间增益估计值；DoB表示进行PN注入补偿后的后级数字码。
7.一种多维度多路模数转换器校准装置，其特征在于，所述装置包括：
第一确定模块，用于基于采样电容对应的第一失配电容估计系数、PN注入电容对应的第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系；
第二确定模块，用于基于噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系；
第三确定模块，用于基于所述第二失配电容估计系数和所述噪声补偿系数对最小均方算法迭代环路对应关系进行更新，确定目标最小均方算法迭代环路对应关系；
校准模块，用于基于所述第二模数转换数字代码对应关系，结合所述目标最小均方算法迭代环路对应关系对所述多路模数转换器进行校准。
8.根据权利要求7所述的多维度多路模数转换器校准装置，其特征在于，所述第一确定模块包括：
第一确定子模块，用于确定所述采样电容对应的所述第一失配电容估计系数；
第二确定子模块，用于确定所述PN注入电容对应的所述第二失配电容估计系数；
第三确定子模块，用于基于所述第一失配电容估计系数、所述第二失配电容估计系数，结合级间增益估计值确定第一模数转换数字代码对应关系。
9.根据权利要求8所述的多维度多路模数转换器校准装置，其特征在于，所述第二确定模块包括：
第四确定子模块，用于确定所述PN注入电容对应的所述噪声补偿系数；
第五确定子模块，用于基于所述噪声补偿系数，结合所述第一模数转换数字代码对应关系，确定第二模数转换数字代码对应关系。
10.一种电子设备，其特征在于，包括：一个或多个处理器；和其上存储有指令的一个或多个机器可读介质，当由所述一个或多个处理器执行时，使得执行权利要求1至6任一所述的多维度多路模数转换器校准方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310944899.1A CN116979965A (zh) | 2023-07-28 | 2023-07-28 | 一种多维度多路模数转换器校准方法、装置及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310944899.1A CN116979965A (zh) | 2023-07-28 | 2023-07-28 | 一种多维度多路模数转换器校准方法、装置及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116979965A true CN116979965A (zh) | 2023-10-31 |
Family
ID=88479112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310944899.1A Pending CN116979965A (zh) | 2023-07-28 | 2023-07-28 | 一种多维度多路模数转换器校准方法、装置及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116979965A (zh) |
-
2023
- 2023-07-28 CN CN202310944899.1A patent/CN116979965A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9647676B2 (en) | Method and apparatus for reducing SAR input loading | |
| US9621179B1 (en) | Metastability error reduction in asynchronous successive approximation analog to digital converter | |
| CN1131593C (zh) | 校准模数变换器的方法以及校准设备 | |
| US6894627B2 (en) | Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially | |
| US9602119B1 (en) | Gain calibration by applying a portion of an input voltage to voltage associated with a capacitor array | |
| CN107359878B (zh) | 一种基于最小量化误差的流水线adc的前端校准方法 | |
| WO2021098377A1 (zh) | 交流量有效值计算方法、装置、计算机设备及存储介质 | |
| CN114465622B (zh) | 一种流水线模数转换器误差提取方法、装置、设备及介质 | |
| CN116979965A (zh) | 一种多维度多路模数转换器校准方法、装置及电子设备 | |
| CN114584140A (zh) | 一种级间增益误差校准方法、装置、设备及介质 | |
| CN115632657A (zh) | 校准方法、模数转换器电路、介质及设备 | |
| JP6478896B2 (ja) | 増幅回路、パイプラインａｄｃ、及び無線通信装置 | |
| US10789116B2 (en) | Method for determining location where memory error occurs | |
| CN115529039B (zh) | 流水线型adc线性及非线性误差的校准方法、系统 | |
| CN114553226A (zh) | 模数转换器的校准方法和校准系统 | |
| Lee et al. | FFT‐based calibration method for 1.5 bit/stage pipelined ADCs | |
| Jędrzejewski | Evolution of architectures and conversion algorithms in adaptive sub-ranging A/D converters | |
| Grace | Digital calibration of interstage gain errors and signal-dependent variations in pipelined analog-to-digital converters | |
| CN113016141A (zh) | 一种数字校准方法、装置及真随机数发生器电路 | |
| US9306591B2 (en) | Calibration of high speed asynchronous convertor | |
| US10511318B2 (en) | Digital background calibration circuit | |
| CN114448435B (zh) | 一种比较器阈值误差校准方法、装置、设备及介质 | |
| US7864089B2 (en) | Fast fourier transformation-based analog-to-digital converter calibration system | |
| US20230019042A1 (en) | Analog-to-digital converter and operation method thereof | |
| US20230138266A1 (en) | Methods and apparatus to calibrate a dual-residue pipeline analog to digital converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |