CN116963565A - 显示装置的制造方法及蒸镀装置 - Google Patents

显示装置的制造方法及蒸镀装置 Download PDF

Info

Publication number
CN116963565A
CN116963565A CN202310448474.1A CN202310448474A CN116963565A CN 116963565 A CN116963565 A CN 116963565A CN 202310448474 A CN202310448474 A CN 202310448474A CN 116963565 A CN116963565 A CN 116963565A
Authority
CN
China
Prior art keywords
vapor deposition
processing substrate
layer
mode
deposition source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310448474.1A
Other languages
English (en)
Inventor
水越宽文
福田加一
竹中贵史
高山健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Publication of CN116963565A publication Critical patent/CN116963565A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/225—Oblique incidence of vaporised material on substrate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/50—Substrate holders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本发明涉及显示装置的制造方法及蒸镀装置。根据一个实施方式，包括：准备处理基板，其中在基板的上方形成下电极、形成具有与下电极重叠的开口的肋部、并形成隔壁，该隔壁包含位于肋部之上的下部、及位于下部之上并从下部的侧面突出的上部；在开口中且在下电极之上形成有机层；和在有机层之上形成蚀刻阻止层，在形成蚀刻阻止层的工序中，在第1模式中，蒸镀源相对于处理基板的法线倾斜，一边使蒸镀源与处理基板的相对位置变化，一边对从蒸镀源放射出的材料进行蒸镀，在第2模式中，蒸镀源以与第1模式不同的方式相对于处理基板的法线倾斜，一边使蒸镀源与处理基板的相对位置与第1模式相反地变化，一边对从蒸镀源放射出的材料进行蒸镀。

Description

显示装置的制造方法及蒸镀装置
关联申请的交叉参照
本申请基于2022年4月25日提出申请的日本专利申请第2022-071784号主张优先权，并引用该日本申请所记载的全部记载内容
技术领域
本发明的实施方式涉及显示装置的制造方法及蒸镀装置。
背景技术
近年来，应用有机发光二极管(OLED)作为显示元件的显示装置被实用化。该显示元件包括：包含薄膜晶体管的像素电路；与像素电路连接的下电极；覆盖下电极的有机层；和覆盖有机层的上电极。有机层除了发光层以外还包含空穴输送层、电子输送层等功能层。
在制造这种显示元件的过程中，需要抑制可靠性降低的技术。
发明内容
实施方式的目的在于提供能够抑制可靠性降低的显示装置的制造方法及蒸镀装置。
根据一个实施方式，显示装置的制造方法中包括：
准备处理基板，该处理基板中在基板的上方形成下电极、形成具有与所述下电极重叠的开口的肋部、并形成隔壁，该隔壁包含位于所述肋部之上的下部、及位于所述下部之上并从所述下部的侧面突出的上部；在所述开口中且在所述下电极之上形成有机层；和在所述有机层之上形成蚀刻阻止层，在形成所述蚀刻阻止层的工序中，在第1模式中，蒸镀源相对于所述处理基板的法线倾斜，一边使所述蒸镀源与所述处理基板的相对位置变化，一边对从所述蒸镀源放射出的材料进行蒸镀，在第2模式中，所述蒸镀源以与所述第1模式不同的方式相对于所述处理基板的法线倾斜，一边使所述蒸镀源与所述处理基板的相对位置与所述第1模式相反地变化，一边对从所述蒸镀源放射出的所述材料进行蒸镀。
根据一个实施方式，蒸镀装置具备：
具有搬入口及搬出口的腔室；收容于所述腔室的蒸镀源；和使搬送至所述腔室的处理基板与所述蒸镀源的相对位置进行变化的机构，所述蒸镀装置构成为，在第1模式中，所述蒸镀源相对于所述处理基板的法线倾斜，所述机构一边使所述蒸镀源与所述处理基板的相对位置进行变化，一边将从所述蒸镀源放射出的材料蒸镀于所述处理基板，在第2模式中，所述蒸镀源以与所述第1模式不同的方式相对于所述处理基板的法线倾斜，所述机构一边使所述蒸镀源与所述处理基板的相对位置以与所述第1模式相反的方式进行变化，一边将从所述蒸镀源放射出的所述材料蒸镀于所述处理基板。
根据一个实施方式，能够提供能够抑制可靠性降低的显示装置的制造方法及蒸镀装置。
附图说明
图1是示出显示装置DSP的构成例的图。
图2是示出子像素SP1、SP2、SP3的布局的一例的图。
图3沿着图2中的A-B线的显示装置DSP的概略剖视图。
图4是示出显示元件201至203的构成的一例的图。
图5是沿着图2中的C-D线的显示装置DSP的概略剖视图。
图6是沿着图2中的E-F线的显示装置DSP的概略剖视图。
图7是用于说明蒸镀装置EV的图。
图8是用于说明形成蚀刻阻止层ES的一种制造方法的图。
图9是用于说明显示装置DSP的制造方法的一例的流程图。
图10是示出在形成第1薄膜31的工序、形成第2薄膜32的工序及形成第3薄膜33的工序中能够应用的制造装置的一例的图。
图11是示出在形成第1薄膜31的工序、形成第2薄膜32的工序及形成第3薄膜33的工序中能够应用的制造装置的另一例的图。
图12是用于说明显示装置DSP的制造方法的图。
图13是用于说明显示装置DSP的制造方法的图。
图14是用于说明第1薄膜31的形成过程的图。
图15是用于说明显示装置DSP的制造方法的图。
图16是用于说明显示装置DSP的制造方法的图。
图17是用于说明第1薄膜31的除去过程的图。
图18是用于说明显示装置DSP的制造方法的图。
具体实施方式
参照附图说明一个实施方式。
公开只不过是一例，本领域技术人员能够容易想到的未脱离发明主旨的适当变更当然包含在本发明范围内。另外，就附图而言，为了使说明更加明确，与实际方式相比，有时示意性表示各部分的宽度、厚度、形状等，但只不过是一例，并非限定本发明的解释。另外，在本说明书和各图中，对于与关于已出现的附图说明过的构成要素发挥相同或类似功能的构成要素，存在标注同一附图标记并适当省略重复的详细说明的情况。
需要说明的是，为了便于理解而根据需要在附图中记载有相互正交的X轴、Y轴及Z轴。将沿着X轴的方向称为第1方向，将沿着Y轴的方向称为第2方向，将沿着Z轴的方向称为第3方向。将与第3方向Z平行地观察各种要素的情形称为俯视观察。
本实施方式涉及的显示装置是具备有机发光二极管(OLED)作为显示元件的有机电致发光显示装置，能够搭载于电视、个人计算机、车载设备、平板电脑终端、智能手机、移动电话终端等。
图1是示出显示装置DSP的构成例的图。
显示装置DSP在绝缘性的基板10之上具有显示图像的显示区域DA和显示区域DA周边的周边区域SA。基板10可以是玻璃，也可以是具有挠性的树脂膜。
在本实施方式中，俯视观察的基板10的形状为长方形。但是，基板10的俯视观察的形状不限于长方形，也可以是正方形、圆形或椭圆形等其他形状。
显示区域DA具备在第1方向X及第2方向Y上以矩阵状排列的多个像素PX。像素PX包含多个子像素SP。在一例中，像素PX包含第1色的子像素SP1、第2色的子像素SP2及第3色的子像素SP3。第1色、第2色及第3色是相互不同的颜色。需要说明的是，像素PX也可以与子像素SP1、SP2、SP3一起或取代子像素SP1、SP2、SP3中的任一者而包含白色等其他颜色的子像素SP。
子像素SP具备像素电路1和由像素电路1驱动的显示元件20。像素电路1具备像素开关2、驱动晶体管3、电容器4。像素开关2及驱动晶体管3是由例如薄膜晶体管构成的开关元件。
像素开关2的栅电极与扫描线GL连接。像素开关2的源电极及漏电极中的一者与信号线SL连接，另一者与驱动晶体管3的栅电极及电容器4连接。在驱动晶体管3中，源电极及漏电极中的一者与电源线PL及电容器4连接，另一者与显示元件20的阳极连接。
需要说明的是，像素电路1的构成不限于图示的例子。例如，像素电路1也可以具备更多薄膜晶体管及电容器。
显示元件20是作为发光元件的有机发光二极管(OLED)，存在称为有机EL元件的情况。
图2是示出子像素SP1、SP2、SP3的布局的一例的图。
在图2的例子中，子像素SP2与子像素SP3在第2方向Y上排列。此外，子像素SP2、SP3分别与子像素SP1在第1方向X上排列。
在子像素SP1、SP2、SP3为这种布局的情况下，在显示区域DA中形成有子像素SP2、SP3在第2方向Y上交替配置的列和多个子像素SP1在第2方向Y上重复配置的列。这些列在第1方向X上交替排列。
需要说明的是，子像素SP1、SP2、SP3的布局不限于图2的例子。作为另一例，各像素PX中的子像素SP1、SP2、SP3也可以在第1方向X上依次排列。
在显示区域DA中配置有肋部5及隔壁6。肋部5在子像素SP1、SP2、SP3中分别具有开口AP1、AP2、AP3。
隔壁6在俯视观察时与肋部5重叠。隔壁6具有沿第1方向X延伸的多个第1隔壁6x和沿第2方向Y延伸的多个第2隔壁6y。多个第1隔壁6x分别配置于在第2方向Y上相邻的开口AP2、AP3之间以及在第2方向Y上相邻的两个开口AP1之间。第2隔壁6y分别配置于在第1方向X上相邻的开口AP1、AP2之间以及在第1方向X上相邻的开口AP1、AP3之间。
在图2的例子中，第1隔壁6x与第2隔壁6y相互连接。由此，隔壁6作为整体形成为包围开口AP1、AP2、AP3的格子状。隔壁6也可以与肋部5同样地在子像素SP1、SP2、SP3中具有开口。
子像素SP1、SP2、SP3作为显示元件20而分别具备显示元件201、202、203。
子像素SP1具备分别与开口AP1重叠的下电极LE1、上电极UE1及有机层OR1。子像素SP2具备分别与开口AP2重叠的下电极LE2、上电极UE2及有机层OR2。子像素SP3具备分别与开口AP3重叠的下电极LE3、上电极UE3及有机层OR3。
在图2的例子中，下电极LE1、LE2、LE3的外形以虚线表示，有机层OR1、OR2、OR3及上电极UE1、UE2、UE3的外形以单点划线表示。下电极LE1、LE2、LE3各自的周缘部与肋部5重叠。需要说明的是，图示的下电极、有机层、上电极各自的外形不限于反映精确的形状的情况。
下电极LE1、上电极UE1及有机层OR1构成子像素SP1的显示元件201。下电极LE2、上电极UE2及有机层OR2构成子像素SP2的显示元件202。下电极LE3、上电极UE3及有机层OR3构成子像素SP3的显示元件203。
下电极LE1、LE2、LE3例如相当于显示元件的阳极。上电极UE1、UE2、UE3相当于显示元件的阴极或公共电极。
下电极LE1通过接触孔CH1而与子像素SP1的像素电路1(参见图1)连接。下电极LE2通过接触孔CH2而与子像素SP2的像素电路1连接。下电极LE3通过接触孔CH3而与子像素SP3的像素电路1连接。
在图2的例子中，开口AP1的面积大于开口AP2的面积，开口AP2的面积大于开口AP3的面积。换言之，从开口AP1露出的下电极LE1的面积大于从开口AP2露出的下电极LE2的面积，从开口AP2露出的下电极LE2的面积大于从开口AP3露出的下电极LE3的面积。
例如，子像素SP1的显示元件201构成为发出蓝色波长范围的光。另外，子像素SP2的显示元件202构成为发出绿色波长范围的光，另外，子像素SP3的显示元件203构成为发出红色波长范围的光。
图3是沿着图2中的A-B线的显示装置DSP的概略剖视图。
在上述基板10之上配置有电路层11。电路层11包含图1所示的像素电路1等各种电路、扫描线GL、信号线SL及电源线PL等各种布线。电路层11由绝缘层12覆盖。绝缘层12作为使由电路层11产生的凹凸平坦化的平坦化膜发挥功能。
下电极LE1、LE2、LE3配置在绝缘层12之上。肋部5配置在绝缘层12及下电极LE1、LE2、LE3之上。下电极LE1、LE2、LE3的端部由肋部5覆盖。也就是说，下电极LE1、LE2、LE3的端部配置在绝缘层12与肋部5之间。在下电极LE1、LE2、LE3中的相互邻接的下电极之间，绝缘层12由肋部5覆盖。
隔壁6包含配置在肋部5之上的下部(杆部)61和配置在下部61之上的上部(伞部)62。图左侧所示的隔壁6的下部61位于开口AP1与开口AP2之间。图右侧所示的隔壁6的下部61位于开口AP2与开口AP3之间。上部62具有比下部61大的宽度。由此，在图3中，上部62的两端部比下部61的侧面突出。这样的隔壁6的形状也可以称为悬臂状。上部62中的与下部61相比朝向开口AP1突出的部分称为突出部621，与下部61相比朝向开口AP2突出的部分称为突出部622，与下部61相比朝向开口AP3突出的部分称为突出部623。
有机层OR1通过开口AP1而与下电极LE1接触，覆盖下电极LE1，并与肋部5的一部分重叠。上电极UE1与下电极LE1相对，并配置在有机层OR1之上。此外，上电极UE1与下部61的侧面接触。有机层OR1及上电极UE1与上部62相比位于下方。
有机层OR2通过开口AP2而与下电极LE2接触，覆盖下电极LE2，并与肋部5的一部分重叠。上电极UE2与下电极LE2相对，并配置在有机层OR2之上。此外，上电极UE2与下部61的侧面接触。有机层OR2及上电极UE2与上部62相比位于下方。
有机层OR3通过该开口AP3而与下电极LE3接触，覆盖下电极LE3，并与肋部5的一部分重叠。上电极UE3与下电极LE3相对，并配置在有机层OR3之上。此外，上电极UE3与下部61的侧面接触。有机层OR3及上电极UE3与上部62相比位于下方。
在图3所示的例子中，子像素SP1、SP2、SP3包含用于对有机层OR1、OR2、OR3的发光层发出的光的光学特性进行调整的盖层(光学调整层)CP1、CP2、CP3。
盖层CP1位于开口AP1，与上部62相比位于下方，并配置在上电极UE1之上。盖层CP2位于开口AP2，与上部62相比位于下方，并配置在上电极UE2之上。盖层CP3位于开口AP3，与上部62相比位于下方，并配置在上电极UE3之上。
在子像素SP1、SP2、SP3中分别配置有密封层SE1、SE2、SE3。
密封层SE1与盖层CP1及隔壁6的下部61及上部62相接，并连续覆盖子像素SP1的各部件。密封层SE2与盖层CP2及隔壁6的下部61及上部62相接，并连续覆盖子像素SP2的各部件。密封层SE3与盖层CP3及隔壁6的下部61及上部62相接，并连续覆盖子像素SP3的各部件。
密封层SE1、SE2、SE3由保护层13覆盖。
在图3所示的例子中，有机层OR1的一部分、上电极UE1的一部分及盖层CP1的一部分位于在隔壁6与密封层SE1之间，配置在上部62之上，并与位于比上部62靠下方处的部分分离。
另外，有机层OR2的一部分、上电极UE2的一部分及盖层CP2的一部分位于隔壁6与密封层SE2之间，配置在上部62之上，并与位于比上部62靠下方处的部分分离。
另外，有机层OR3的一部分、上电极UE3的一部分及盖层CP3的一部分位于隔壁6与密封层SE3之间，配置在上部62之上，并与位于比上部62靠下方处的部分分离。
绝缘层12为有机绝缘层。肋部5及密封层SE1、SE2、SE3为无机绝缘层。
密封层SE1、SE2、SE3例如由相同的无机绝缘材料形成。
肋部5由作为无机绝缘材料的一例的硅氮化物(SiNx)形成。需要说明的是，肋部5也可以形成为作为其他无机绝缘材料的硅氧化物(SiOx)、硅氧氮化物(SiON)或氧化铝(Al2O3)中的任一种单层体。另外，肋部5也可以形成为硅氮化物层、硅氧化物层、硅氧氮化物层及氧化铝层中的至少两者组合而成的层叠体。
密封层SE1、SE2、SE3由作为无机绝缘材料的一例的硅氮化物(SiNx)形成。需要说明的是，密封层SE1、SE2、SE3也可以形成为作为其他无机绝缘材料的硅氧化物(SiOx)、硅氧氮化物(SiON)或氧化铝(Al2O3)中的任一种单层体。另外，密封层SE1、SE2、SE3也可以形成为硅氮化物层、硅氧化物层、硅氧氮化物层及氧化铝层中的至少两层组合而成的层叠体。因此，密封层SE1、SE2、SE3可能存在由与肋部5相同的材料形成的情况。
隔壁6的下部61由导电材料形成，与各上电极UE1、UE2、UE3电连接。也可以是隔壁6的下部61及上部62均具有导电性。
肋部5的厚度与隔壁6、绝缘层12的厚度相比足够小。在一例中，肋部5的厚度为200nm以上且400nm以下。
隔壁6的下部61的厚度(从肋部5的上表面到上部62的下表面的厚度)大于肋部5的厚度。
密封层SE1的厚度、密封层SE2的厚度及密封层SE3的厚度大致相同。
下电极LE1、LE2、LE3可以由ITO等透明导电材料形成，也可以具有银(Ag)等金属材料与透明导电材料的层叠构造。上电极UE1、UE2、UE3由例如镁和银的合金(MgAg)等金属材料形成。上电极UE1、UE2、UE3也可以由ITO等透明导电材料形成。
有机层OR1、OR2、OR3各自包含空穴注入层、空穴输送层、电子阻挡层、空穴阻挡层、电子输送层、电子注入层等多个功能层。另外，有机层OR1包含发光层EM1。有机层OR2包含发光层EM2。发光层EM2由与发光层EM1不同的材料形成。有机层OR3包含发光层EM3。发光层EM3由与发光层EM1及EM2不同的材料形成。
形成发光层EM1的材料、形成发光层EM2的材料及形成发光层EM3的材料是发出相互不同的波长范围的光的材料。
在一例中，发光层EM1由发出蓝色波长范围的光的材料形成，发光层EM2由发出绿色波长范围的光的材料形成，发光层EM3由发出红色波长范围的光的材料形成。
盖层CP1、CP2、CP3例如由透明薄膜的多层体形成。就多层体而言，作为薄膜，也可以包含由无机材料形成的薄膜及由有机材料形成的薄膜。另外，上述多个薄膜具有相互不同的折射率。构成多层体的薄膜的材料与上电极UE1、UE2、UE3的材料不同，另外，也与密封层SE1、SE2、SE3的材料不同。需要说明的是，盖层CP1、CP2、CP3也可以省略。
保护层13由透明薄膜的多层体形成，例如，作为薄膜，包含由无机材料形成的薄膜及由有机材料形成的薄膜。
对隔壁6供给公共电压。该公共电压分别供给至与下部61的侧面接触的各上电极UE1、UE2、UE3。下电极LE1、LE2、LE3通过子像素SP1、SP2、SP3各自具有的像素电路1而被供给像素电压。
若在下电极LE1与上电极UE1之间形成电位差，则有机层OR1中的发光层EM1发出蓝色波长范围的光。若在下电极LE2与上电极UE2之间形成电位差，则有机层OR2中的发光层EM2发出绿色波长范围的光。若在下电极LE3与上电极UE3之间形成电位差，则有机层OR3中的发光层EM3发出红色波长范围的光。
图4是示出显示元件201至203的构成的一例的图。需要说明的是，在此，针对下电极相当于阳极、上电极相当于阴极的情况为例进行说明。
显示元件201在下电极LE1与上电极UE1之间包含有机层OR1。
在有机层OR1中，空穴注入层HIL1、空穴输送层HTL1、电子阻挡层EBL1、发光层EM1、空穴阻挡层HBL1、电子输送层ETL1及电子注入层EIL1依次层叠。
盖层CP1包含透明层TL1及无机层IL1。透明层TL1配置在上电极UE1之上。无机层IL1配置在透明层TL1之上。密封层SE1配置在无机层IL1之上。
显示元件202在下电极LE2与上电极UE2之间包含有机层OR2。
在有机层OR2中，空穴注入层HIL2、空穴输送层HTL2、电子阻挡层EBL2、发光层EM2、空穴阻挡层HBL2、电子输送层ETL2及电子注入层EIL2依次层叠。
盖层CP2包含透明层TL2及无机层IL2。透明层TL2配置在上电极UE2之上。无机层IL2配置在透明层TL2之上。密封层SE2配置在无机层IL2之上。
显示元件203在下电极LE3与上电极UE3之间包含有机层OR3。
在有机层OR3中，空穴注入层HIL3、空穴输送层HTL3、电子阻挡层EBL3、发光层EM3、空穴阻挡层HBL3、电子输送层ETL3及电子注入层EIL3依次层叠。
盖层CP3包含透明层TL3及无机层IL3。透明层TL3配置在上电极UE3之上。无机层IL3配置在透明层TL3之上。密封层SE3配置在无机层IL3之上。
透明层TL1、TL2、TL3例如是由机材料形成的有机层，此外，是具有比上电极UE1、UE2、UE3大的折射率的高折射率层。无机层IL1、IL2、IL3例如是由氟化锂(LiF)或硅氧化物(SiO)形成的透明薄膜，是具有比透明层TL1、TL2、TL3小的折射率的低折射率层。
需要说明的是，盖层CP1、CP2、CP3也可以是三层以上的层叠体。
有机层OR1、OR2、OR3除了上述功能层以外，也可以根据需要而包含载流子产生层等其他功能层或省略上述功能层中的至少一个。
另外，上述功能层分别按显示元件201至203而独立地形成。因此，可能存在上述功能层各自的厚度在显示元件201至203中不同的情况。
另外，在着眼于同一功能层时，可能存在显示元件201至203中的一个显示元件的功能层由与其他两个显示元件的功能层不同的材料形成的情况，也可能存在显示元件201至203的全部功能层由相互不同的材料形成的情况。
另外，可能存在显示元件201至203中的一个显示元件的层构成与其他两个显示元件的层构成不同的情况，也可能存在显示元件201至203的全部层构成相互不同的情况。例如，在着眼于一个功能层时，可能存在显示元件201至203中的一个显示元件不包含该功能层的情况，也可能存在显示元件201至203中的仅一个显示元件包含该功能层的情况。另外，在着眼于一个功能层时，可能存在显示元件201至203中的一个显示元件的该功能层被多层化的情况等。
透明层TL1至TL3相互分离，分别独立地形成。因此，可能存在透明层TL1至TL3的全部由相同材料形成的情况，也可能存在透明层TL1至TL3中的一个透明层由与另两个透明层不同的材料形成的情况，或可能存在透明层TL1至TL3全部由相互不同的材料形成的情况。另外，可能存在透明层TL1至TL3各自的厚度全部相同的情况，也可能存在相互不同的情况。
无机层IL1至IL3相互分离，分别独立地形成。因此，无机层IL1至IL3的全部由相同材料形成的情况，也可能存在无机层IL1至IL3中的一个无机层由与另两个无机层不同的材料形成的情况，或可能存在无机层IL1至IL3的全部由相互不同的材料形成的情况。另外，可能存在无机层IL1至IL3各自的厚度全部相同的情况，也可能存在相互不同的情况。
另外，可能存在盖层CP1至CP3的全部层构成相同的情况，也可能存在盖层CP1至CP3中的一个盖层的层构成与另两个盖层的层构成不同的情况，或可能存在盖层CP1至CP3的全部层构成相互不同的情况。
在图4所示的例子中，在显示元件201中，上电极UE1及无机层IL1中的至少一者作为对密封层SE1进行干式蚀刻时的蚀刻阻止层发挥功能。在显示元件202中，上电极UE2及无机层IL2中的至少一者作为对密封层SE2进行干式蚀刻时的蚀刻阻止层发挥功能。在显示元件203中，上电极UE3及无机层IL3中的至少一者作为对密封层SE3进行干式蚀刻时的蚀刻阻止层发挥功能。
比较在同一条件下对蚀刻阻止层和密封层进行干式蚀刻时的蚀刻速率时，蚀刻阻止层(上电极或无机层)的蚀刻速率小于密封层的蚀刻速率。因此，在对蚀刻阻止层之上层叠有密封层的层叠体进行干式蚀刻的情况下，密封层被除去，另一方面，能够在蚀刻阻止层中停止蚀刻的进行。
例如，作为蚀刻阻止层发挥功能的上电极UE1、UE2、UE3由与肋部5不同的材料形成，另外，由与密封层SE1、SE2、SE3不同的材料形成。例如，肋部5及密封层SE1、SE2、SE3由硅氮化物形成，而上电极UE1、UE2、UE3由镁和银的合金形成，该合金是与硅氮化物比较针对干式蚀刻具有高耐性的材料。
图5是沿着图2中的C-D线的显示装置DSP的概略剖视图。图5所示的剖视图包含在第2方向Y上排列的多个子像素SP1。需要说明的是，在图5中，省略图3所示的基板、电路层、保护层的图示。
着眼于位于图中央的子像素SP1。在有机层OR1中，沿着第2方向Y的两端部位于肋部5之上，并与隔壁6分离。也就是说，在隔壁6与有机层OR1之间，肋部5露出。
上电极UE1覆盖有机层OR1，另外，在有机层OR1与隔壁6之间覆盖肋部5。另外，上电极UE1的沿着第2方向Y的两端部与隔壁6的下部61相接。也就是说，在图示的例子中，在肋部5与密封层SE1之间作为蚀刻阻止层而配置有上电极UE1。
盖层CP1配置在上电极UE1之上。在图中放大的例子中，盖层CP1与隔壁6分离。需要说明的是，也可能存在盖层CP1的一部分(例如作为蚀刻阻止层而发挥功能的无机层IL1)与隔壁6相接的情况。
图6是沿着图2中的E-F线的显示装置DSP的概略剖视图。图6所示的剖视图包含在第2方向Y上交替排列的子像素SP2及子像素SP3。需要说明的是，在图6中，省略图3所示的基板、电路层、保护层的图示。
着眼于位于图左侧的子像素SP3。在有机层OR3中，沿着第2方向Y的两端部位于肋部5之上，并与隔壁6分离。也就是说，在隔壁6与有机层OR3之间，肋部5露出。
上电极UE3覆盖有机层OR3，另外，在有机层OR3与隔壁6之间覆盖肋部5。另外，上电极UE3的沿着第2方向Y的两端部与隔壁6的下部61相接。也就是说，在图示的例子中，在肋部5与密封层SE3之间，作为蚀刻阻止层而配置有上电极UE3。
盖层CP3配置在上电极UE3之上。在图中放大的例子中，盖层CP3与隔壁6分离。需要说明的是，也可能存在盖层CP3的一部分(例如作为蚀刻阻止层而发挥功能的无机层IL3)与隔壁6相接的情况。
着眼于位于图右侧的子像素SP2。在有机层OR2中，沿着第2方向Y的两端部位于肋部5之上，并与隔壁6分离。也就是说，在隔壁6与有机层OR2之间，肋部5露出。
上电极UE2覆盖有机层OR2，并在有机层OR2与隔壁6之间覆盖肋部5。另外，上电极UE2的沿着第2方向Y的两端部与隔壁6的下部61相接。也就是说，在图示的例子中，在肋部5与密封层SE2之间，作为蚀刻阻止层而配置有上电极UE2。
盖层CP2配置在上电极UE2之上。也可能存在盖层CP2的一部分(例如作为蚀刻阻止层而发挥功能的无机层IL2)与隔壁6相接的情况。
接下来，说明用于形成蚀刻阻止层ES的蒸镀装置EV。
图7是用于说明蒸镀装置EV的图。
蒸镀装置EV具备搬送机构100、蒸镀源110、腔室130。腔室130具有用于搬入处理基板SUB的搬入口131和用于搬出处理基板SUB的搬出口132。虽未图示，但在搬入口131及搬出口132设有用于使腔室130密闭的门。本说明书中说明的显示装置的制造装置为在线(in-line)方式，搬入口131与其他蒸镀装置连接，另外，搬出口132与另一其他蒸镀装置连接。
搬送机构100构成为对处理基板SUB进行搬送。此处的处理基板SUB例如是在基板10之上形成有电路层11、绝缘层12、下电极LE、肋部5、隔壁6及有机层OR的构造。搬送机构100能够将处理基板SUB向从搬入口131朝向搬出口132的正方向TDA搬送，另外，能够将处理基板SUB向从搬出口132朝向搬入口131的反方向TDB搬送。
例如，刚刚从搬入口131搬入腔室130内部的处理基板SUB被向正方向TDA搬送，搬送至搬出口132附近的处理基板SUB被向反方向TDB搬送，然后，搬送至搬入口131附近的处理基板SUB再次被向正方向TDA搬送，并被从搬出口132搬出。正方向TDA及反方向TDB例如与上述显示装置DSP中的第2方向Y平行。
蒸镀源110以放射用于形成蚀刻阻止层ES的材料M的方式构成。在图示的例子中，蒸镀源110收容在腔室130中，并通过未图示的固定具而被固定于腔室130。蒸镀源110具有限制材料M的放射方向的喷嘴120。喷嘴120的前端形成有排出口121。这样的蒸镀源110能够相对于处理基板SUB的法线(或基板10的法线)N倾斜。
图中央所示的蒸镀源110的排出口121朝向处理基板SUB的正面。蒸镀源110的延伸方向、即喷嘴120的延伸方向与法线N大致平行。
图右侧所示的蒸镀源110A示出相对于法线N向右侧倾斜的状态。此时，排出口121A朝向搬入口131侧。在由处理基板SUB的搬送方向TDA、TDB和处理基板SUB的法线N所规定的截面上，蒸镀源110A的倾斜角度θA能够规定为法线N与喷嘴120A的延伸方向所成的角度。蒸镀源110A的倾斜角度θA是相对于法线N沿顺时针为锐角的角度。
图左侧所示的蒸镀源110B示出相对于法线N向左侧倾斜的状态。此时，排出口121B朝向搬出口132侧。在由处理基板SUB的搬送方向TDA、TDB与处理基板SUB的法线N所规定的截面上，蒸镀源110B的倾斜角度θB能够规定为法线N与喷嘴120B的延伸方向所成的角度。蒸镀源110B的倾斜角度θB是相对于法线N逆时针为锐角的角度。也就是说，与蒸镀源110A相比，蒸镀源110B向相反方向倾斜。倾斜角度θA及θB分别为例如5°以上、40°以下。
在例如形成上电极UE作为蚀刻阻止层ES的情况下，从蒸镀源110放射的材料M放射镁(Mg)和银(Ag)的混合物。另外，在形成无机层IL作为蚀刻阻止层ES的情况下，从蒸镀源110放射的材料M放射氟化锂(LiF)。
这样的蒸镀装置EV具有第1模式及第2模式。在第1模式中，例如，蒸镀源110A如图的右侧所示倾斜，搬送机构100沿着正方向TDA搬送处理基板SUB。在该情况下，蒸镀源110A向与处理基板SUB的搬送方向TDA的箭头相反的方向放射材料M。
在第2模式中，例如，蒸镀源110B如图的左侧所示，向与第1模式相反的方向倾斜，搬送机构100沿着反方向TDB搬送处理基板SUB。在该情况下，蒸镀源110B向与处理基板SUB的搬送方向TDB的箭头相反的方向放射材料M。
其中，在第1模式及第2模式中，蒸镀源110也可以向处理基板SUB的搬送方向的箭头方向放射材料M。例如，在第1模式中，在处理基板SUB被向正方向TDA搬送时，也可以应用如图的左侧所示倾斜的蒸镀源110B，在该情况下，当在第2模式中处理基板SUB被向反方向TDB搬送时，应用如图的右侧所示倾斜的蒸镀源110A。
在蒸镀装置EV中，针对从搬入口131被搬入腔室130内部的处理基板SUB，如下进行处理。
首先，进行第1模式。此时，使蒸镀源110向图的右侧倾斜，开始从蒸镀源110A放射材料M。然后，搬送机构100一边将处理基板SUB向正方向TDA搬送，一边将从蒸镀源110A放射出的材料M蒸镀于处理基板SUB。由此，主要使得从蒸镀源110A放射出的材料M绕入图中左侧的隔壁6的下部61，使得有机层OR与隔壁6之间的肋部5由蚀刻阻止层ES覆盖。
然后，若处理基板SUB到达搬出口132的附近，则继续进行第2模式。此时，使蒸镀源110向图的左侧倾斜，开始从蒸镀源110B放射材料M。然后，一边由搬送机构100将处理基板SUB向反方向TDB搬送，一边将从蒸镀源110B放射出的材料M蒸镀于处理基板SUB。由此，主要使得从蒸镀源110B放射出的材料M绕入图中右侧的隔壁6的下部61，使得有机层OR与隔壁6之间的肋部5由蚀刻阻止层ES覆盖。
通过进行这样的第1模式及第2模式，从而形成具有如虚线所示的剖面的蚀刻阻止层ES，沿着搬送方向TDA、TDB的蚀刻阻止层ES的两端部与隔壁6相接。
在此，对蒸镀源110自身倾斜的例子进行了说明，但也可以构成为仅喷嘴120沿着搬送方向倾斜。
另外，对利用搬送机构100搬送处理基板SUB而蒸镀源110固定的例子进行了说明，但不限于此。例如，处理基板SUB也可以在腔室130的内部固定，并使得蒸镀源110向正方向TDA及反方向TDB移动。或者，也可以一边将处理基板SUB向正方向TDA搬送，一边使得蒸镀源110向反方向TDB移动，另外，一边将处理基板SUB向反方向TDB搬送，一边使得蒸镀源110向正方向TDA移动。也就是说，蒸镀装置EV以一边改变蒸镀源110与处理基板SUB的相对位置一边对从蒸镀源110放射的材料M进行蒸镀的方式构成即可。
图8是用于说明形成蚀刻阻止层ES的一种制造方法的图。
在图示的例子中，蒸镀装置EV在单个腔室130的内部收容能够自如变更倾斜角度的蒸镀源110。处理基板SUB在被搬入腔室130内部后，由省略图示的搬送机构搬送。处理基板SUB的搬送方向TDA及TDB与子像素SP2的下电极LE2及子像素SP3的下电极LE3排列的方向平行。
首先，如图的上部所示，蒸镀装置EV进行第1模式。即，处理基板SUB被以恒定的搬送速度向正方向TDA搬送。在此期间，倾斜的蒸镀源110A连续放射材料M。由此，在处理基板SUB上形成蚀刻阻止层ES的第1层。
接下来，如图的中部所示，蒸镀装置EV进行第2模式。即，处理基板SUB被以恒定的搬送速度向反方向TDB搬送。在此期间，向与第1模式相反的方向倾斜的蒸镀源110B连续放射材料M。由此，在处理基板SUB上形成蚀刻阻止层ES的第2层。
接下来，如图的下部所示，蒸镀装置EV进行第1模式。即，处理基板SUB被以恒定的搬送速度向正方向TDA搬送。在此期间，倾斜的蒸镀源110A连续放射材料M。由此，在处理基板SUB上形成蚀刻阻止层ES的第3层。然后，处理基板SUB被排出到腔室130的外部。
如图所示，蚀刻阻止层ES在同一蒸镀装置EV中经过两次第1模式和一次第2模式而形成。
从均匀地形成图7所示的绕入右侧的隔壁6的下部61的蚀刻阻止层ES和绕入左侧的隔壁6的下部61的蚀刻阻止层ES的观点出发，期望的是第1模式中的处理基板SUB的搬送速度比第2模式中的处理基板SUB的搬送速度快，在一例中，为第2模式中的处理基板SUB的搬送速度的约2倍。
需要说明的是，图7及图8所示的例子的蒸镀装置EV相当于构成为下述情况：以处理基板SUB的蒸镀面位于基板10上方的状态(面朝上)来搬送处理基板SUB，且蒸镀源110朝向下方放射材料M，但不限于此。例如，蒸镀装置EV也可以构成为：以处理基板SUB的蒸镀面位于基板10下方的状态(面朝下)来搬送处理基板SUB，且蒸镀源110朝向上方放射材料M。另外，蒸镀装置EV也可以构成为，将处理基板SUB以相对于水平面垂直立起的状态搬送，且蒸镀源110横向放射材料M。
接下来，说明显示装置DSP的制造方法的一例。
图9是用于说明显示装置DSP的制造方法的一例的流程图。
此处示出的制造方法大致包括：准备具有子像素SP1、子像素SP2及子像素SP3的处理基板SUB的工序(步骤ST1)；形成子像素SP1的显示元件201的工序(步骤ST2)；形成子像素SP2的显示元件202的工序(步骤ST3)；和形成子像素SP3的显示元件203的工序(步骤ST4)。
在步骤ST1中，首先，准备在基板10之上形成有子像素SP1的下电极LE1、子像素SP2的下电极LE2、子像素SP3的下电极LE3、肋部5及隔壁6的处理基板SUB。如图3所示，在基板10与下电极LE1、LE2、LE3之间还形成有电路层11及绝缘层12。
在步骤ST2中，首先，遍及子像素SP1、子像素SP2及子像素SP3而形成包含发光层EM1的第1薄膜31(步骤ST21)。然后，在第1薄膜31之上形成图案化为规定形状的第1抗蚀剂41(步骤ST22)。然后，通过以第1抗蚀剂41为掩模的蚀刻，将第1薄膜31的一部分除去(步骤ST23)。然后，将第1抗蚀剂41除去(步骤ST24)。由此形成子像素SP1。子像素SP1具备具有规定形状的第1薄膜31的显示元件201。
在步骤ST3中，首先，遍及子像素SP1、子像素SP2及子像素SP3而形成包含发光层EM2的第2薄膜32(步骤ST31)。然后，在第2薄膜32之上形成图案化为规定形状的第2抗蚀剂42(步骤ST32)。然后，通过以第2抗蚀剂42为掩模的蚀刻，将第2薄膜32的一部分除去(步骤ST33)。然后，将第2抗蚀剂42除去(步骤ST34)。由此形成子像素SP2。子像素SP2具备具有规定形状的第2薄膜32的显示元件202。
在步骤ST4中，首先，遍及子像素SP1、子像素SP2及子像素SP3而形成包含发光层EM3的第3薄膜33(步骤ST41)。然后，在第3薄膜33之上形成图案化为规定形状的第3抗蚀剂43(步骤ST42)。然后，通过以第3抗蚀剂43为掩模的蚀刻，将第3薄膜33的一部分除去(步骤ST43)。然后，将第3抗蚀剂43除去(步骤ST44)。由此形成子像素SP3。子像素SP3具备具有规定形状的第3薄膜33的显示元件203。
需要说明的是，第2薄膜32、第2抗蚀剂42、第3薄膜33及第3抗蚀剂43的详细图示省略。
图10是示出在形成第1薄膜31的工序、形成第2薄膜32的工序及形成第3薄膜33的工序中能够应用的制造装置的一例的图。
经过步骤ST1而准备的处理基板SUB被搬入蒸镀装置301。
在蒸镀装置301中形成空穴注入层HIL1。
然后，在蒸镀装置302中形成空穴输送层HTL1。
然后，在蒸镀装置303中形成电子阻挡层EBL1。
然后，在蒸镀装置304中形成发光层EM1。
然后，在蒸镀装置305中形成空穴阻挡层HBL1。
然后，在蒸镀装置306中形成电子输送层ETL1。
然后，在蒸镀装置307中形成电子注入层EIL1。由此形成有机层OR1。
然后，在蒸镀装置EV1中形成上电极UE1。
然后，在蒸镀装置308中形成透明层TL1。
然后，在蒸镀装置309中形成无机层IL1。由此形成盖层CP1。
然后，在CVD(Chemical-Vapor Deposition：化学气相沉积)装置310中形成密封层SE1。
然后，在经过图9所示的步骤ST22至ST24后，处理基板SUB被搬入蒸镀装置311。
在蒸镀装置311中形成空穴注入层HIL2。
然后，在蒸镀装置312中形成空穴输送层HTL2。
然后，在蒸镀装置313中形成电子阻挡层EBL2。
然后，在蒸镀装置314中形成发光层EM2。
然后，在蒸镀装置315中形成空穴阻挡层HBL2。
然后，在蒸镀装置316中形成电子输送层ETL2。
然后，在蒸镀装置317中形成电子注入层EIL2。由此形成有机层OR2。
然后，在蒸镀装置EV2中形成上电极UE2。
然后，在蒸镀装置318中形成透明层TL2。
然后，在蒸镀装置319中形成无机层IL2。由此形成盖层CP2。
然后，在CVD装置320中形成密封层SE2。
然后，在经过图9所示的步骤ST32至ST34后，处理基板SUB被搬入蒸镀装置321。
在蒸镀装置321中形成空穴注入层HIL3。
然后，在蒸镀装置322中形成空穴输送层HTL3。
然后，在蒸镀装置323中形成电子阻挡层EBL3。
然后，在蒸镀装置324中形成发光层EM3。
然后，在蒸镀装置325中形成空穴阻挡层HBL3。
然后，在蒸镀装置326中形成电子输送层ETL3。
然后，在蒸镀装置327中形成电子注入层EIL3。由此形成有机层OR3。
然后，在蒸镀装置EV3中形成上电极UE3。
然后，在蒸镀装置328中形成透明层TL3。
然后，在蒸镀装置329中形成无机层IL3。由此形成盖层CP3。
然后，在CVD装置330中形成密封层SE3。
然后，进行图9所示的步骤ST42至ST44。
蒸镀装置EV1、EV2、EV3分别与参照图7及图8说明的蒸镀装置EV相当。需要说明的是，也可能存在蒸镀装置309、319、329分别与蒸镀装置EV相当的情况。
蒸镀装置EV1、EV2、EV3各自中的、处理基板SUB的搬送速度为搬入腔室130内部前的处理基板SUB的搬送速度的3倍以上。例如，蒸镀装置EV1中的处理基板SUB的搬送速度为形成有机层OR1中的任一层时的处理基板SUB的搬送速度(例如，蒸镀装置307中的搬送速度)的3倍以上。
另外，蒸镀装置EV1、EV2、EV3各自中的、处理基板SUB的搬送速度为搬出到腔室130外部后的处理基板SUB的搬送速度的3倍以上。例如，蒸镀装置EV1中的处理基板SUB的搬送速度为形成盖层CP1中的任一层时的处理基板SUB的搬送速度(例如，蒸镀装置308中的搬送速度)的3倍以上。
由此，在在线方式的制造装置中，能够抑制处理基板SUB的滞留。
图11是示出在形成第1薄膜31的工序、形成第2薄膜32的工序及形成第3薄膜33的工序中能够应用的制造装置的另一例的图。
经过步骤ST1而准备的处理基板SUB被搬入蒸镀装置301。
在蒸镀装置301中形成空穴注入层HIL1。
然后，在蒸镀装置302中形成空穴输送层HTL1。
然后，在蒸镀装置303中形成电子阻挡层EBL1。
然后，在蒸镀装置304中形成发光层EM1。蒸镀装置314及324未放射材料而使处理基板SUB通过。
然后，在蒸镀装置305中形成空穴阻挡层HBL1。
然后，在蒸镀装置306中形成电子输送层ETL1。
然后，在蒸镀装置307中形成电子注入层EIL1。由此形成有机层OR1。
然后，在蒸镀装置EV中形成上电极UE1。
然后，在蒸镀装置308中形成透明层TL1。
然后，在蒸镀装置309中形成无机层IL1。由此形成盖层CP1。
然后，在CVD装置310中形成密封层SE1。
然后，在经过图9所示的步骤ST22至ST24后，处理基板SUB被再次搬入蒸镀装置301。
在蒸镀装置301中形成空穴注入层HIL2。
然后，在蒸镀装置302中形成空穴输送层HTL2。
然后，在蒸镀装置303中形成电子阻挡层EBL2。
然后，在蒸镀装置314中形成发光层EM2。蒸镀装置304及324未放射材料而使处理基板SUB通过。
然后，在蒸镀装置305中形成空穴阻挡层HBL2。
然后，在蒸镀装置306中形成电子输送层ETL2。
然后，在蒸镀装置307中形成电子注入层EIL2。由此形成有机层OR2。
然后，在蒸镀装置EV中形成上电极UE2。
然后，在蒸镀装置308中形成透明层TL2。
然后，在蒸镀装置309中形成无机层IL2。由此形成盖层CP2。
然后，在CVD装置310中形成密封层SE2。
然后，在经过图9所示的步骤ST32至ST34后，处理基板SUB被再次搬入蒸镀装置301。
在蒸镀装置301中形成空穴注入层HIL3。
然后，在蒸镀装置302中形成空穴输送层HTL3。
然后，在蒸镀装置303中形成电子阻挡层EBL3。
然后，在蒸镀装置324中形成发光层EM3。蒸镀装置304及314未放射材料而使处理基板SUB通过。
然后，在蒸镀装置305中形成空穴阻挡层HBL3。
然后，在蒸镀装置306中形成电子输送层ETL3。
然后，在蒸镀装置307中形成电子注入层EIL3。由此形成有机层OR3。
然后，在蒸镀装置EV中形成上电极UE3。
然后，在蒸镀装置308中形成透明层TL3。
然后，在蒸镀装置309中形成无机层IL3。由此形成盖层CP3。
然后，在CVD装置310中形成密封层SE3。
然后，进行图9所示的步骤ST42至ST44。
需要说明的是，蒸镀装置309也可能存在与参照图7及图8说明的蒸镀装置EV相当的情况。
以下，参照图12至图18来说明步骤ST1及步骤ST2。需要说明的是，图12、图13、图15、图16及图18所示的各剖面与例如沿着图2中的A-B线的剖面相当。
首先，在步骤ST1中，如图12所示，准备处理基板SUB。准备处理基板SUB的工序包括：在基板10之上形成电路层11的工序；在电路层11之上形成绝缘层12的工序；在绝缘层12之上形成子像素SP1的下电极LE1、子像素SP2的下电极LE2、子像素SP3的下电极LE3的工序；形成肋部5的工序，该肋部5具有与下电极LE1、LE2、LE3各自重叠的开口AP1、AP2、AP3；和形成隔壁6的工序，该隔壁6包含配置在肋部5之上的下部61、及配置在下部61之上并从下部61的侧面突出的上部62。需要说明的是，在图13、图15、图16及图18的各图中，省略比绝缘层12靠下层的基板10及电路层11的图示。
肋部5由例如硅氮化物形成。
接下来，在步骤ST21中，如图13所示，在子像素SP1、子像素SP2及子像素SP3的范围内形成第1薄膜31。形成第1薄膜31的工序包括：在处理基板SUB之上形成包含发光层EM1的有机层OR1的工序；在有机层OR1之上作为蚀刻阻止层形成上电极UE1的工序；在上电极UE1之上形成盖层CP1的工序；和在盖层CP1之上形成密封层SE1的工序。也就是说，在图示的例子中，第1薄膜31包含有机层OR1、上电极UE1、盖层CP1及密封层SE1。
有机层OR1分别形成在下电极LE1、下电极LE2及下电极LE3之上，并且，也形成在隔壁6之上。有机层OR1中的、形成在上部62之上的部分与形成在各下电极之上的部分分离。
上电极UE1在下电极LE1、下电极LE2及下电极LE3的正上方，分别形成在有机层OR1之上，覆盖肋部5，并与隔壁6的下部61相接。另外，上电极UE1在上部62的正上方，也形成在有机层OR1之上。上电极UE1中的、在上部62的正上方形成的部分与在各下电极的正上方形成的部分分离。
盖层CP1包含省略图示的透明层TL1及无机层IL1。盖层CP1在下电极LE1、下电极LE2及下电极LE3的正上方分别形成在上电极UE1之上，并且，在上部62的正上方，也形成在上电极UE1之上。盖层CP1中的、在上部62的正上方形成的部分与在各下电极的正上方形成的部分分离。
密封层SE1以覆盖盖层CP1及隔壁6的方式形成。也就是说，密封层SE1在下电极LE1、下电极LE2及下电极LE3的正上方分别形成在盖层CP1之上，并且，在上部62的正上方也形成在盖层CP1之上。在密封层SE1中，在上部62的正上方形成的部分与在各下电极的正上方形成的部分相连。
密封层SE1由例如硅氮化物形成。
图14是用于说明第1薄膜31的形成过程的图。在此，以在下电极LE1之上形成的第1薄膜31的形成过程为例进行说明。下电极LE1之上的第1薄膜31的剖面从图的左侧向右侧按形成顺序排列。
首先，在下电极LE1之上形成有机层OR1。有机层OR1如参照图4所说明，包含各种功能层及发光层。有机层OR1的各层通过例如蒸镀法形成。
然后，在有机层OR1之上形成上电极UE1。上电极UE1由镁和银的合金通过蒸镀法形成。上电极UE1能够在参照图7及图8说明的蒸镀装置EV中形成。
然后，在上电极UE1之上形成盖层CP1的透明层TL1。透明层TL1例如通过蒸镀法形成。
然后，在透明层TL1之上形成盖层CP1的无机层IL1。无机层IL1例如由氟化锂或硅氧化物形成。在无机层IL1作为蚀刻阻止层由氟化锂形成的情况下，应用蒸镀法，能够在参照图7及图8所说明的蒸镀装置EV中形成无机层IL1。需要说明的是，在无机层IL1由硅氧化物形成的情况下，应用CVD法。
然后，在无机层IL1之上形成密封层SE1。密封层SE1例如通过CVD法形成。
接下来，在步骤ST22中，如图15所示，形成密封层SE1之上的图案化的第1抗蚀剂41。第1抗蚀剂41覆盖子像素SP1的第1薄膜31，并使子像素SP2及子像素SP3的第1薄膜31露出。也就是说，第1抗蚀剂41与位于下电极LE1正上方的密封层SE1重叠。另外，第1抗蚀剂41从子像素SP1延伸至隔壁6的上方。在子像素SP1与子像素SP2之间的隔壁6上，第1抗蚀剂41配置在子像素SP1侧(图的左侧)，在子像素SP2侧(图的右侧)使密封层SE1露出。另外，第1抗蚀剂41在子像素SP2及子像素SP3中使密封层SE1露出。
然后，在步骤ST23中，如图16所示，以第1抗蚀剂41为掩模进行蚀刻，将从第1抗蚀剂41露出的子像素SP2及子像素SP3的第1薄膜31除去，在子像素SP1中残留第1薄膜31。由此，在子像素SP2中，下电极LE2露出，另外，包围下电极LE2的肋部5露出。另外，在子像素SP3中，下电极LE3露出，另外，包围下电极LE3的肋部5露出。另外，在子像素SP1与子像素SP2之间的隔壁6中，子像素SP2侧露出。另外，子像素SP2与子像素SP3之间的隔壁6露出。
图17是用于说明第1薄膜31的除去过程的图。在此，以在子像素SP2中的下电极LE2之上形成的第1薄膜31的除去过程为例进行说明。下电极LE2之上的第1薄膜31的剖面从图的左侧向右侧按除去顺序排列。
首先，使用第1抗蚀剂41作为掩模进行干式蚀刻，将从第1抗蚀剂41露出的密封层SE1除去。
然后，使用第1抗蚀剂41作为掩模进行湿式蚀刻，将从密封层SE1露出的盖层CP1的无机层IL1除去。
然后，使用第1抗蚀剂41作为掩模进行干式蚀刻，将从无机层IL1露出的盖层CP1的透明层TL1除去。
然后，使用第1抗蚀剂41作为掩模进行湿式蚀刻，将从透明层TL1露出的上电极UE1除去。
然后，使用第1抗蚀剂41作为掩模进行干式蚀刻，将从上电极UE1露出的有机层OR1除去，使下电极LE2露出。
同样地，子像素SP3中的密封层SE1、盖层CP1、上电极UE1及有机层OR1也被除去。
然后，在步骤ST24中，如图18所示，将第1抗蚀剂41除去。由此，子像素SP1的密封层SE1露出。经过这些步骤ST21至ST24，在子像素SP1中形成显示元件201。显示元件201由下电极LE1、包含发光层EM1的有机层OR1、上电极UE1及盖层CP1构成。另外，显示元件201由密封层SE1覆盖。
在子像素SP1与子像素SP2之间的隔壁6上，形成包含发光层EM1的有机层OR1、上电极UE1、盖层CP1及密封层SE1的层叠体。另外，隔壁6中的子像素SP1侧的部分由密封层SE1覆盖。需要说明的是，图18所示的隔壁6上的层叠体有时被完全除去。
根据本实施方式，如图15所示，在进行密封层SE1的蚀刻前，在子像素SP2及SP3中，肋部5与密封层SE1之间的上电极UE1在隔壁6与有机层OR1之间覆盖肋部5。因此，密封层SE1不与肋部5相接。上电极UE1作为蚀刻阻止层而发挥功能，上电极UE1的蚀刻速率小于密封层SE1的蚀刻速率。因此，在密封层SE1的干式蚀刻时，在密封层SE1被完全除去后，能够由上电极UE1停止干式蚀刻的进行。由此，在密封层SE1的干式蚀刻时，肋部5几乎不会受到损伤。另外，能抑制形成贯通肋部5至绝缘层12为止的不期望的孔(水分浸入路径)。此外，能抑制由于不期望的水分的影响而使得下电极变色。另外，能抑制由于有机EL元件、阳极的损伤而产生有机EL元件不发光的像素缺陷。
因此，能够抑制可靠性的降低。
如以上说明，根据本实施方式，能够提供可抑制可靠性的降低、提高制造成品率的显示装置的制造方法及蒸镀装置。
本领域技术人员基于以上作为本发明的实施方式说明的显示装置的制造方法及蒸镀装置能够适当进行设计变更来实施的全部的显示装置的制造方法及蒸镀装置也属于本发明的范围。
应知本领域技术人员在本发明的思想范畴内能够想到的各种变形例及其变形例也属于本发明的范围。例如，只要具备本发明的要旨，本领域技术人员针对上述实施方式、适当进行构成要素的追加、删除、或设计变更得到的技术方案或进行工序增加、省略或条件变更得到的技术方案也包含在本发明的范围内。
另外，就上述实施方式中说明的方式所带来的其他作用效果而言，根据本说明书的记载所能明确的或本领域技术人员能够适当想到的作用效果当然应视为本发明带来的作用效果。

Claims (15)

1.显示装置的制造方法，其包括：
准备处理基板，该处理基板中在基板的上方形成下电极、形成具有与所述下电极重叠的开口的肋部、并形成隔壁，该隔壁包含位于所述肋部之上的下部、及位于所述下部之上并从所述下部的侧面突出的上部；
在所述开口中且在所述下电极之上形成有机层；和
在所述有机层之上形成蚀刻阻止层，
在形成所述蚀刻阻止层的工序中，
在第1模式中，蒸镀源相对于所述处理基板的法线倾斜，一边使所述蒸镀源与所述处理基板的相对位置变化，一边对从所述蒸镀源放射出的材料进行蒸镀，
在第2模式中，所述蒸镀源以与所述第1模式不同的方式相对于所述处理基板的法线倾斜，一边使所述蒸镀源与所述处理基板的相对位置与所述第1模式相反地变化，一边对从所述蒸镀源放射出的所述材料进行蒸镀。
2.根据权利要求1所述的显示装置的制造方法，其中，所述处理基板在所述第1模式中被向从腔室的搬入口朝向搬出口的正方向搬送，在所述第2模式中被向从所述搬出口朝向所述搬入口的反方向搬送，
所述蒸镀源固定在所述腔室中，在所述第1模式中沿着所述处理基板的搬送方向倾斜，在所述第2模式中沿着所述处理基板的搬送方向朝向与所述第1模式相反的方向倾斜。
3.根据权利要求2所述的显示装置的制造方法，其中，在形成所述蚀刻阻止层的工序中，
将形成有所述有机层的所述处理基板搬入所述腔室的内部，
在所述第1模式中，一边将所述处理基板向所述正方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
在所述第2模式中，一边将所述处理基板向所述反方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
在所述第1模式中，一边将所述处理基板向所述正方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
将所述处理基板搬出到所述腔室的外部。
4.根据权利要求3所述的显示装置的制造方法，其中，形成所述蚀刻阻止层时的所述处理基板的搬送速度为形成所述有机层时的所述处理基板的搬送速度的3倍以上。
5.根据权利要求4所述的显示装置的制造方法，其中，所述第1模式中的所述处理基板的搬送速度比所述第2模式中的所述处理基板的搬送速度快。
6.根据权利要求1所述的显示装置的制造方法，其中，在所述有机层之上形成上电极作为所述蚀刻阻止层。
7.根据权利要求6所述的显示装置的制造方法，其中，进一步在所述蚀刻阻止层之上形成盖层，
在所述盖层之上形成密封层，
在所述密封层之上形成图案化的抗蚀剂，
以所述抗蚀剂为掩模，进行所述密封层的干式蚀刻，
在所述密封层的干式蚀刻时，所述蚀刻阻止层的蚀刻速率小于所述密封层的蚀刻速率。
8.根据权利要求7所述的显示装置的制造方法，其中，所述肋部及所述密封层由硅氮化物形成。
9.根据权利要求8所述的显示装置的制造方法，其中，所述上电极由镁和银的合金形成。
10.蒸镀装置，其具备：
具有搬入口及搬出口的腔室；
收容于所述腔室的蒸镀源；和
使搬送至所述腔室的处理基板与所述蒸镀源的相对位置进行变化的机构，
所述蒸镀装置构成为，
在第1模式中，所述蒸镀源相对于所述处理基板的法线倾斜，所述机构一边使所述蒸镀源与所述处理基板的相对位置进行变化，一边将从所述蒸镀源放射出的材料蒸镀于所述处理基板，
在第2模式中，所述蒸镀源以与所述第1模式不同的方式相对于所述处理基板的法线倾斜，所述机构一边使所述蒸镀源与所述处理基板的相对位置以与所述第1模式相反的方式进行变化，一边将从所述蒸镀源放射出的所述材料蒸镀于所述处理基板。
11.根据权利要求10所述的蒸镀装置，其中，作为所述机构具备下述搬送机构：在所述第1模式中将所述处理基板向从所述搬入口朝向所述搬出口的正方向搬送，在所述第2模式中将所述处理基板向从所述搬出口朝向所述搬入口的反方向搬送，
所述蒸镀源固定于所述腔室，在所述第1模式中沿着所述处理基板的搬送方向倾斜，在所述第2模式中沿着所述处理基板的搬送方向朝向与所述第1模式相反的方向倾斜。
12.根据权利要求11所述的蒸镀装置，其是以下述方式构成的：
将所述处理基板搬入所述腔室的内部，
在所述第1模式中，一边将所述处理基板向所述正方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
在所述第2模式中，一边将所述处理基板向所述反方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
在所述第1模式中，一边将所述处理基板向所述正方向搬送，一边对从所述蒸镀源放射出的所述材料进行蒸镀，
将所述处理基板搬出到所述腔室的外部。
13.根据权利要求12所述的蒸镀装置，其中，所述搬送机构搬送所述处理基板的搬送速度为在搬入所述腔室前或从所述腔室搬出后的搬送所述处理基板的搬送速度的3倍以上。
14.根据权利要求13所述的蒸镀装置，其中，所述第1模式中的所述处理基板的搬送速度比所述第2模式中的所述处理基板的搬送速度快。
15.根据权利要求10所述的蒸镀装置，其中，从所述蒸镀源放射出的所述材料为镁和银的混合物。
CN202310448474.1A 2022-04-25 2023-04-24 显示装置的制造方法及蒸镀装置 Pending CN116963565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022071784A JP2023161408A (ja) 2022-04-25 2022-04-25 表示装置の製造方法及び蒸着装置
JP2022-071784 2022-04-25

Publications (1)

Publication Number Publication Date
CN116963565A true CN116963565A (zh) 2023-10-27

Family

ID=88415183

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310448474.1A Pending CN116963565A (zh) 2022-04-25 2023-04-24 显示装置的制造方法及蒸镀装置

Country Status (3)

Country Link
US (1) US20230345806A1 (zh)
JP (1) JP2023161408A (zh)
CN (1) CN116963565A (zh)

Also Published As

Publication number Publication date
JP2023161408A (ja) 2023-11-07
US20230345806A1 (en) 2023-10-26

Similar Documents

Publication Publication Date Title
KR102015846B1 (ko) 유기전계 발광소자
KR102015847B1 (ko) 유기전계 발광소자
CN116744712A (zh) 显示装置及显示装置的制造方法
CN116963565A (zh) 显示装置的制造方法及蒸镀装置
KR102452176B1 (ko) 유기발광다이오드 및 그 제조 방법
CN117119862A (zh) 显示装置的制造方法及蒸镀装置
CN116981314A (zh) 显示装置以及显示装置的制造方法
US20230403886A1 (en) Display device
US11937488B2 (en) Manufacturing method of display device having a lower portion of a partition between first and second apertures
US20230320131A1 (en) Method of manufacturing display device
US20230309340A1 (en) Display device and manufacturing method of display device
US20230320142A1 (en) Display device and manufacturing method of display device
US20230269991A1 (en) Display device
US20240074231A1 (en) Display device and manufacturing method of display device
US20230284482A1 (en) Display device and method for manufacturing display device
US20240040817A1 (en) Manufacturing method of display device and display device
JP2024076583A (ja) 表示装置及びその製造方法
JP2024079095A (ja) 表示装置及びその製造方法
CN117135981A (zh) 显示装置的制造方法及cvd装置
CN117265482A (zh) 蒸镀装置及蒸镀方法
JP2024059317A (ja) 表示装置およびその製造方法
JP2024057819A (ja) 表示装置及びその製造方法
JP2022115548A (ja) 表示装置
JP2024055074A (ja) 表示装置およびその製造方法
CN117320514A (zh) 显示装置及显示装置的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination