CN116961761B - 应用于光纤收发器的硬件仲裁电路及方法 - Google Patents
应用于光纤收发器的硬件仲裁电路及方法 Download PDFInfo
- Publication number
- CN116961761B CN116961761B CN202311221144.5A CN202311221144A CN116961761B CN 116961761 B CN116961761 B CN 116961761B CN 202311221144 A CN202311221144 A CN 202311221144A CN 116961761 B CN116961761 B CN 116961761B
- Authority
- CN
- China
- Prior art keywords
- chip
- arbiter
- communication
- control circuit
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 239000013307 optical fiber Substances 0.000 title claims abstract description 15
- 230000007246 mechanism Effects 0.000 claims abstract description 7
- 238000004891 communication Methods 0.000 claims description 64
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 6
- 239000000835 fiber Substances 0.000 claims description 5
- 230000004044 response Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/27—Arrangements for networking
- H04B10/278—Bus-type networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
- H04B10/40—Transceivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Bus Control (AREA)
Abstract
本发明公开一种应用于光纤收发器的硬件仲裁电路及方法，包括有第一芯片、第二芯片以及EEPROM芯片；第一芯片和第二芯片两者中，其一为激光驱动器，另一为光电二极管接收器；第一芯片内置有总控制机、控制电路、SRAM芯片以及具有仲裁机制和智能地址识别功能的仲裁器；仲裁器连接总控制机，控制电路通过IIC总线分别连接第二芯片和EEPROM芯片，所述控制电路还连接仲裁器；其替代使用传统MCU，具有降低电路成本、响应速度较快的优点。
Description
技术领域
本发明涉及光纤收发器技术领域，尤其是指一种应用于光纤收发器的硬件仲裁电路及方法。
背景技术
小封装可插拔收发器(small form-factor pluggable，SFP)、四通道小封装可插拔收发器(Quad Small Form-actor Pluggable，QSFP)、双密度四通道小封装可插拔收发器(Quad Small Form Factor Pluggable-Double Density，QSFP-DD)或八通道小封装可插拔收发器(Octal Small Form-factor Pluggable，OSFP)等皆是可热插入的光纤收发器，用于电信和数据通信中光学通讯应用。
在现有的光纤收发器中，通常使用微处理器（MCU）+激光驱动器+光电二极管接收器的组合方案。在该方案中，如图1所示，与激光驱动器和光电二极管接收器之间的通讯由MCU软件配合IIC总线实现，成本较高。当出现通讯冲突时需要经过MCU内核的仲裁，响应速度较慢。
发明内容
有鉴于此，本发明针对现有技术存在之缺失，其主要目的是提供一种应用于光纤收发器的硬件仲裁电路及方法，其替代使用传统MCU，具有降低电路成本、响应速度较快的优点。
为实现上述目的，本发明采用如下之技术方案：
一种应用于光纤收发器的硬件仲裁电路，包括有第一芯片、第二芯片以及EEPROM芯片；
所述第一芯片和第二芯片两者中，其一为激光驱动器，另一为光电二极管接收器；
所述第一芯片内置有总控制机、控制电路、SRAM芯片以及具有仲裁机制和智能地址识别功能的仲裁器；
所述仲裁器连接总控制机，用于接收来自总控制机的三个串口通讯请求，经过仲裁机制与地址识别功能的逻辑判断后，通过控制电路发起指定通讯；
控制电路通过IIC总线分别连接第二芯片和EEPROM芯片，所述控制电路还连接仲裁器，用于接收来自仲裁器的指定通讯请求后，读取EEPROM芯片或第二芯片的预定位置的数据，并存储到SRAM芯片的预定位置或者将数据下发到EEPROM芯片或第二芯片的预定位置。
一种应用于光纤收发器的硬件仲裁方法，其基于应用于光纤收发器的硬件仲裁电路，包括有：
步骤S1、仲裁器同时接收来自总控制机的三个请求，其中，三个请求分别为上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求；
步骤S2、仲裁器依次处理上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求。
作为一种优选方案，在步骤S2中，仲裁器处理上电后的初始化请求的步骤如下：
步骤S211、仲裁器缓存该请求；
步骤S212、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S213、控制电路读取EEPROM芯片预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S214、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S215、清除该请求缓存，通知总控制机已完成。
作为一种优选方案，在步骤S2中，仲裁器处理正常工作时的写配置请求的步骤如下：
步骤S221、仲裁器缓存该请求；
步骤S222、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S223、控制电路将数据存储到EEPROM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S224、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S225、清除该请求缓存，通知总控制机已完成。
作为一种优选方案，在步骤S2中，仲裁器处理正常工作时读第二芯片数据请求的步骤如下：
步骤S231、仲裁器缓存该请求；
步骤S232、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S233、控制电路从第二芯片读取预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S234、清除该请求缓存，通知总控制机已完成。
本发明与现有技术相比具有明显的优点和有益效果，具体而言，其主要是通过总控制机、控制电路、SRAM芯片以及仲裁器内置于第一芯片，配合EEPROM，将通讯功能由控制电路实现、仲裁功能由仲裁器实现，替代使用传统MCU，具有降低电路成本、响应速度较快的优点。
为更清楚地阐述本发明的结构特征和功效，下面结合附图与具体实施例来对本发明进行详细说明：
附图说明
图1是现有技术的电路原理框图；
图2是本发明之较佳实施例的电路原理框图；
图3是本发明之较佳实施例的第一流程框图（显示主要流程图）；
图4是本发明之较佳实施例的第二流程框图（主要显示对上电后的初始化请求的处理流程）；
图5是本发明之较佳实施例的第三流程框图（主要显示对正常工作时的写配置请求的处理流程）；
图6是本发明之较佳实施例的第四流程框图（主要显示对正常工作时读第二芯片数据请求的处理流程）。
具体实施方式
请参照图2至图6所示，其显示出了本发明之实施例的具体结构，一种应用于光纤收发器的硬件仲裁电路，包括有第一芯片、第二芯片以及EEPROM芯片；
所述第一芯片和第二芯片两者中，其一为激光驱动器，另一为光电二极管接收器；
所述第一芯片内置有总控制机、控制电路、SRAM芯片以及具有仲裁机制和智能地址识别功能的仲裁器；
所述仲裁器连接总控制机，用于接收来自总控制机的三个串口通讯请求，经过仲裁机制与地址识别功能的逻辑判断后，通过控制电路发起指定通讯；
控制电路通过IIC总线分别连接第二芯片和EEPROM芯片，所述控制电路还连接仲裁器，用于接收来自仲裁器的指定通讯请求后，读取EEPROM芯片或第二芯片的预定位置的数据，并存储到SRAM芯片的预定位置或者将数据下发到EEPROM芯片或第二芯片的预定位置。
一种应用于光纤收发器的硬件仲裁方法，其基于应用于光纤收发器的硬件仲裁电路，包括有：
步骤S1、仲裁器同时接收来自总控制机的三个请求，其中，三个请求分别为上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求；
步骤S2、仲裁器依次处理上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求。
在本实施例中，在步骤S2中，仲裁器处理上电后的初始化请求的步骤如下：
步骤S211、仲裁器缓存该请求；
步骤S212、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S213、控制电路读取EEPROM芯片预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S214、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S215、清除该请求缓存，通知总控制机已完成。
在本实施例中，在步骤S2中，仲裁器处理正常工作时的写配置请求的步骤如下：
步骤S221、仲裁器缓存该请求；
步骤S222、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S223、控制电路将数据存储到EEPROM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S224、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S225、清除该请求缓存，通知总控制机已完成。
在本实施例中，步骤S2中，仲裁器处理正常工作时读第二芯片数据请求的步骤如下：
步骤S231、仲裁器缓存该请求；
步骤S232、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S233、控制电路从第二芯片读取预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S234、清除该请求缓存，通知总控制机已完成。
本发明的设计重点在于，其主要是通过总控制机、控制电路、SRAM芯片以及仲裁器内置于第一芯片，配合EEPROM，将通讯功能由控制电路实现、仲裁功能由仲裁器实现，替代使用传统MCU，具有降低电路成本、响应速度较快的优点。
以上所述，仅是本发明的较佳实施例而已，并非对本发明的技术范围作任何限制，故凡是依据本发明的技术实质对以上实施例所作的任何细微修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (5)
1.一种应用于光纤收发器的硬件仲裁电路，其特征在于：包括有第一芯片、第二芯片以及EEPROM芯片；
所述第一芯片和第二芯片两者中，其一为激光驱动器，另一为光电二极管接收器；
所述第一芯片内置有总控制机、控制电路、SRAM芯片以及具有仲裁机制和智能地址识别功能的仲裁器；
所述仲裁器连接总控制机，用于接收来自总控制机的三个串口通讯请求，经过仲裁机制与地址识别功能的逻辑判断后，通过控制电路发起指定通讯；
控制电路通过IIC总线分别连接第二芯片和EEPROM芯片，所述控制电路还连接仲裁器，用于接收来自仲裁器的指定通讯请求后，读取EEPROM芯片或第二芯片的预定位置的数据，并存储到SRAM芯片的预定位置或者将数据下发到EEPROM芯片或第二芯片的预定位置。
2.一种应用于光纤收发器的硬件仲裁方法，其特征在于：其基于权利要求1所述的应用于光纤收发器的硬件仲裁电路，包括有：
步骤S1、仲裁器同时接收来自总控制机的三个请求，其中，三个请求分别为上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求；
步骤S2、仲裁器依次处理上电后的初始化请求、正常工作时的写配置请求和正常工作时读第二芯片数据请求。
3.根据权利要求2所述的应用于光纤收发器的硬件仲裁方法，其特征在于：在步骤S2中，仲裁器处理上电后的初始化请求的步骤如下：
步骤S211、仲裁器缓存该请求；
步骤S212、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S213、控制电路读取EEPROM芯片预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S214、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S215、清除该请求缓存，通知总控制机已完成。
4.根据权利要求2所述的应用于光纤收发器的硬件仲裁方法，其特征在于：在步骤S2中，仲裁器处理正常工作时的写配置请求的步骤如下：
步骤S221、仲裁器缓存该请求；
步骤S222、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S223、控制电路将数据存储到EEPROM芯片的预定位置，所有数据传输完成后通知仲裁器；
步骤S224、仲裁器通过地址识别功能判断当前是配置第一芯片还是第二芯片：若是第一芯片则结束通讯并释放总线；若是第二芯片则再次通知控制电路发起通讯，将数据下发到第二芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S225、清除该请求缓存，通知总控制机已完成。
5.根据权利要求2所述的应用于光纤收发器的硬件仲裁方法，其特征在于：在步骤S2中，仲裁器处理正常工作时读第二芯片数据请求的步骤如下：
步骤S231、仲裁器缓存该请求；
步骤S232、仲裁器判断总线是否被占用，若未被占用，则立即通知控制电路发起通讯、占用总线，否则，等待当前通讯结束后通知控制电路发起新通讯、占用总线；
步骤S233、控制电路从第二芯片读取预定位置的数据，将数据存储到SRAM芯片的预定位置，所有数据传输完成后结束通讯并释放总线；
步骤S234、清除该请求缓存，通知总控制机已完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221144.5A CN116961761B (zh) | 2023-09-21 | 2023-09-21 | 应用于光纤收发器的硬件仲裁电路及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311221144.5A CN116961761B (zh) | 2023-09-21 | 2023-09-21 | 应用于光纤收发器的硬件仲裁电路及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116961761A CN116961761A (zh) | 2023-10-27 |
| CN116961761B true CN116961761B (zh) | 2024-01-23 |
Family
ID=88458782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311221144.5A Active CN116961761B (zh) | 2023-09-21 | 2023-09-21 | 应用于光纤收发器的硬件仲裁电路及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116961761B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601505A (zh) * | 2004-10-08 | 2005-03-30 | 威盛电子股份有限公司 | 整合型pci接口 |
| CN101187908A (zh) * | 2007-09-27 | 2008-05-28 | 上海大学 | 单芯片多处理器共享数据存储空间的访问方法 |
| CN102137312A (zh) * | 2010-01-22 | 2011-07-27 | 美国博通公司 | 一种可插拔光线路终端及系统 |
| CN104753597A (zh) * | 2014-12-29 | 2015-07-01 | 东莞市启鼎光电科技有限公司 | 一种无源分光rs-485光纤总线接入方法及系统 |
| CN207442874U (zh) * | 2017-11-27 | 2018-06-01 | 国网河南省电力公司电力科学研究院 | 一种光纤通讯用IEEE1394b-PCI光纤接口卡 |
| CN111884952A (zh) * | 2020-07-06 | 2020-11-03 | 华东师范大学 | 一种基于fpga的多通道计算加速设备 |
| CN116028413A (zh) * | 2023-02-10 | 2023-04-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种总线仲裁器、总线仲裁的方法、装置及介质 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11777602B2 (en) * | 2021-11-09 | 2023-10-03 | Nidec Motor Corporation | Apparatus and method for arbitrating optical communication between can buses |
-
2023
- 2023-09-21 CN CN202311221144.5A patent/CN116961761B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1601505A (zh) * | 2004-10-08 | 2005-03-30 | 威盛电子股份有限公司 | 整合型pci接口 |
| CN101187908A (zh) * | 2007-09-27 | 2008-05-28 | 上海大学 | 单芯片多处理器共享数据存储空间的访问方法 |
| CN102137312A (zh) * | 2010-01-22 | 2011-07-27 | 美国博通公司 | 一种可插拔光线路终端及系统 |
| CN104753597A (zh) * | 2014-12-29 | 2015-07-01 | 东莞市启鼎光电科技有限公司 | 一种无源分光rs-485光纤总线接入方法及系统 |
| CN207442874U (zh) * | 2017-11-27 | 2018-06-01 | 国网河南省电力公司电力科学研究院 | 一种光纤通讯用IEEE1394b-PCI光纤接口卡 |
| CN111884952A (zh) * | 2020-07-06 | 2020-11-03 | 华东师范大学 | 一种基于fpga的多通道计算加速设备 |
| CN116028413A (zh) * | 2023-02-10 | 2023-04-28 | 山东云海国创云计算装备产业创新中心有限公司 | 一种总线仲裁器、总线仲裁的方法、装置及介质 |
Non-Patent Citations (2)
| Title |
|---|
| GASOLIN: Global Arbitration for Streams of Data in Optical Links;Liu, JW (Liu, Jiwei);2015 IEEE 29TH INTERNATIONAL PARALLEL AND DISTRIBUTED PROCESSING SYMPOSIUM (IPDPS);全文 * |
| 基于光纤通道的数据收发系统的设计与实现;高润莲;中国优秀硕士学位论文全文数据库 信息科技辑;全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116961761A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625779A (en) | Arbitration signaling mechanism to prevent deadlock guarantee access latency, and guarantee acquisition latency for an expansion bridge | |
| US5528764A (en) | Bus system with cache snooping signals having a turnaround time between agents driving the bus for keeping the bus from floating for an extended period | |
| US6141733A (en) | Cache coherency protocol with independent implementation of optimized cache operations | |
| US6393576B1 (en) | Apparatus and method for communication between integrated circuit connected to each other by a single line | |
| CN101203826B (zh) | 动态总线暂停 | |
| US20060080489A1 (en) | Bus bridge and data transfer method | |
| CN1301361A (zh) | 在少引线数总线上的直接存储器存取(dma)事务处理 | |
| US5313591A (en) | Computer bus arbitration for N processors requiring only N unidirectional signal leads | |
| DE10255937B4 (de) | Ordnungsregelgesteuerte Befehlsspeicherung | |
| EP1700150A1 (en) | A low latency optical memory bus | |
| CN116961761B (zh) | 应用于光纤收发器的硬件仲裁电路及方法 | |
| CN117093157B (zh) | 一种用于单向光传输的ddr高速读写方法及系统 | |
| CN214450744U (zh) | 一种集成式辅助驾驶装置 | |
| US20060143330A1 (en) | Method for data transmit burst length control | |
| JP2007004271A (ja) | 半導体ディスク及び情報処理システム | |
| US7861026B2 (en) | Signal relay device and method for accessing an external memory via the signal relay device | |
| US7552252B2 (en) | Memory interface circuit and method | |
| CN109271333A (zh) | 一种sram控制方法及控制器、控制系统 | |
| CN208077160U (zh) | 基于spi模式的sd卡驱动器 | |
| CN107463520B (zh) | 一种基于可编程逻辑的双口ram防冲突方法 | |
| CN115599459B (zh) | 一种跨电源域多处理器运行装置及其通信方法 | |
| KR100487218B1 (ko) | 칩 내장형 버스를 인터페이스하기 위한 장치 및 방법 | |
| EP0923032B1 (en) | Method for transferring data in a multiprocessor computer system with crossbar interconnecting unit | |
| CN117149278B (zh) | 一种命令处理系统、控制方法及主机设备 | |
| EP0709780A1 (en) | Method and apparatus for remote retry in a data processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |