CN116961373A - 控制电路及buck电路 - Google Patents

Abstract

本发明公开了一种控制电路及BUCK电路，BUCK电路包括：上开关管、下开关管、自举电容和控制电路；控制电路包括：第一开关控制单元和第二开关控制单元，第一开关控制单元与输入电压和自举电容的第一端相连，第一开关控制单元用于控制输入电压与自举电容之间的通断；第二开关控制单元用于在上开关管关断、下开关管开启时控制第一开关控制单元开启，在上开关管开启、下开关管关断时控制第一开关控制单元关断。根据本发明的控制电路及BUCK电路，通过控制电路使得在对自举电容充电后，自举电容的第一端上的电压等于输入电压，没有充电电压上的额外损失，从而保证了BUCK电路的开关管导通损耗尽可能的小，保证了效率。

Description

控制电路及BUCK电路

技术领域

本发明是关于集成电路领域，特别是关于一种控制电路及BUCK电路。

背景技术

为了提高大电流BUCK电路的开关效率，尽可能的减小开关管的导通阻抗，并且降低开关管的面积。大电流BUCK电路的设计中越来越多选择上桥和下桥均采用N型MOS管的结构。上桥采用NMOS管作为开关管需要增加自举电容为上桥开关管的驱动电路提供电荷泵(charge pump)电源。电荷泵能够提供的pump电压需要在器件耐压范围内尽可能的高，才能保证BUCK电路的开关效率。

传统的通过NMOS管基于输入电压对自举电容进行充电时，由于MOS管的栅极和漏极相连，且只能工作在饱和区，从而使得自举电容得到的充电电压由于NMOS管的栅源电压的存在而小于输入电压，导致上桥开关管的开关阻抗增加，对效率会有严重影响。

公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。

发明内容

本发明的目的在于提供一种控制电路及BUCK电路，其使得自举电容上是充电电压没有额外损失，从而保证了BUCK电路的开关管导通损耗尽可能的小，保证了效率。

为实现上述目的，本发明的实施例提供了一种控制电路，用于BUCK电路，所述BUCK电路包括：上开关管、下开关管和自举电容；所述上开关管的第一端与下开关管的第二端以及自举电容的第二端相连，所述上开关管的第二端与输入电压相连，所述下开关管的第一端与地电压相连，其特征在于，所述控制电路与上开关管的第二端以及自举电容的第一端相连，所述控制电路用于控制输入电压给自举电容充电；

所述控制电路包括：

第一开关控制单元，与输入电压和自举电容的第一端相连，用于控制输入电压与自举电容之间的通断；

第二开关控制单元，用于在上开关管关断、下开关管开启时控制第一开关控制单元开启，在上开关管开启、下开关管关断时控制第一开关控制单元关断。

在本发明的一个或多个实施例中，所述第二开关控制单元包括第一开关单元和第二开关单元，所述第一开关单元用于通过自身的开启控制第一开关控制单元关断，所述第二开关单元用于通过自身的开启控制第一开关控制单元开启。

在本发明的一个或多个实施例中，所述第一开关控制单元包括第一开关管和第二开关管，所述第一开关管的第一端与第二开关管的第一端以及第一开关单元相连，所述第一开关管的第二端与自举电容的第一端相连，所述第二开关管的第二端与输入电压以及第一开关单元相连，所述第一开关管的控制端与第二开关管的控制端、第一开关单元以及第二开关单元相连。

在本发明的一个或多个实施例中，所述第一开关单元包括第三开关管，所述第三开关管的第一端与第一开关管的第一端以及第二开关管的第一端相连，所述第三开关管的第二端与第一开关管的控制端、第二开关管的控制端以及第二开关单元相连，所述第三开关管的控制端与第二开关管的第二端以及输入电压相连。

在本发明的一个或多个实施例中，所述第二开关单元包括第四开关管和逻辑电路，所述第四开关管的第二端与第一开关管的控制端以及第二开关管的控制端相连，所述第四开关管的第一端与地电压相连，所述第四开关管的控制端与逻辑电路相连。

在本发明的一个或多个实施例中，所述逻辑电路包括反相器，所述反相器的输入端与自举电容的第二端相连，所述反相器的输出端与第四开关管的控制端相连。

在本发明的一个或多个实施例中，所述逻辑电路用于接收上开关管的控制信号、下开关管的控制信号、自举电容的欠压检测信号、输出电压的欠压检测信号中的一个或多个。

在本发明的一个或多个实施例中，所述第一开关管和第二开关管为P型MOS管。

在本发明的一个或多个实施例中，所述第三开关管为P型MOS管。

本发明还公开了一种BUCK电路，包括上开关管、下开关管、自举电容和所述的控制电路；

所述上开关管的第一端与下开关管的第二端以及自举电容的第二端相连，所述上开关管的第二端与输入电压相连，所述下开关管的第一端与地电压相连，所述控制电路与上开关管的第二端以及自举电容的第一端相连，所述控制电路用于控制输入电压给自举电容充电。

与现有技术相比，根据本发明实施例的控制电路及BUCK电路，通过控制电路使得在对自举电容充电后，自举电容的第一端上的电压等于输入电压，没有充电电压上的额外损失，从而保证了BUCK电路的开关管导通损耗尽可能的小，保证了效率；本发明的电路结构非常简化，不需要额外的逻辑电路和电平转换电路；本发明的电路抗干扰能力强。

附图说明

图1是根据本发明一实施例的控制电路及BUCK电路的电路原理图。

图2是根据本发明另一实施例的控制电路及BUCK电路的电路原理图。

具体实施方式

下面结合附图，对本发明的具体实施例进行详细描述，但应当理解本发明的保护范围并不受具体实施例的限制。

除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。

说明书中的“耦接”或“连接”或“相连”既包含直接连接，也包含间接连接。间接连接为通过中间媒介进行的连接，如通过电传导媒介进行的连接，其可具有寄生电感或寄生电容；间接连接还可包括在实现相同或相似功能目的的基础上通过其他有源器件或无源器件的连接，如通过开关、跟随电路等电路或部件的连接。另外，在本发明中，例如“第一”、“第二”之类的词语主要用于区分一个技术特征与另一个技术特征，而并不一定要求或暗示这些技术特征之间存在某种实际的关系、数量或者顺序。

如图1所示，一种BUCK电路，包括：上开关管M_HS、下开关管M_LS、自举电容Cboot、电感L、电容COUT、负载电阻RL和控制电路10。

上开关管M_HS的第一端与下开关管M_LS的第二端以及自举电容Cboot的第二端相连形成节点SW，上开关管M_HS的第二端与输入电压VIN相连，下开关管M_LS的第一端与地电压相连，上开关管M_HS的控制端和下开关管M_LS的控制端分别用于接收相应的控制信号HS_GT、LS_GT，电感L的第一端与节点SW相连，电感L的第二端与电容COUT的第一端以及负载电阻RL的第一端相连以输出电压信号VOUT，电容COUT的第二端以及负载电阻RL的第二端与地电压相连。

一实施例中，上开关管M_HS和下开关管M_LS均为N型MOS管，上开关管M_HS的第一端和下开关管M_LS的第一端为源极，上开关管M_HS的第二端和下开关管M_LS的第二端为漏极，上开关管M_HS的控制端和下开关管M_LS的控制端为栅极。

控制电路10与上开关管M_HS的第二端以及自举电容Cboot的第一端相连，控制电路10用于控制输入电压VIN给自举电容Cboot充电。控制电路10包括：第一开关控制单元和第二开关控制单元。

第一开关控制单元与输入电压VIN和自举电容Cboot的第一端相连，第一开关控制单元用于控制输入电压VIN与自举电容Cboot之间的通断。第二开关控制单元用于在上开关管M_HS关断、下开关管M_LS开启时控制第一开关控制单元开启，在上开关管M_HS开启、下开关管M_LS关断时控制第一开关控制单元关断。

第二开关控制单元包括第一开关单元和第二开关单元。第一开关单元用于通过自身的开启控制第一开关控制单元关断，第二开关单元用于通过自身的开启控制第一开关控制单元开启。

如图1所示，第一开关控制单元包括第一开关管M1和第二开关管M2。第一开关管M1的第一端与第二开关管M2的第一端以及第一开关单元相连，第一开关管M1的第二端与自举电容Cboot的第一端相连，第二开关管M2的第二端与输入电压VIN以及第一开关单元相连，第一开关管M1的控制端与第二开关管M2的控制端、第一开关单元以及第二开关单元相连。

一实施例中，第一开关管M1和第二开关管M2为P型MOS管，第一开关管M1的第一端与第二开关管M2的第一端均为源极，第一开关管M1的第二端与第二开关管M2的第二端均为漏极，第一开关管M1的控制端与第二开关管M2的控制端均为栅极；第一开关管M1的衬底与第一开关管M1的第一端相连，第二开关管M2的衬底与第二开关管M2的第一端相连。

如图1所示，第一开关单元包括第三开关管M3，第三开关管M3的第一端与第一开关管M1的第一端以及第二开关管M2的第一端相连，第三开关管M3的第二端与第一开关管M1的控制端、第二开关管M2的控制端以及第二开关单元相连，第三开关管M3的控制端与第二开关管M2的第二端以及输入电压VIN相连。

一实施例中，第三开关管M3为P型MOS管，第三开关管M3的第一端为源极，第三开关管M3的第二端为漏极，第三开关管M3的控制端为栅极。

如图1所示，第二开关单元包括第四开关管M4和逻辑电路Logic。第四开关管M4的第二端与第一开关管M1的控制端以及第二开关管M2的控制端相连，第四开关管M4的第一端与地电压相连，第四开关管M4的控制端与逻辑电路Logic相连。

一实施例中，第四开关管M4为N型MOS管，第四开关管M4的第一端为源极，第四开关管M4的第二端为漏极，第四开关管M4的控制端为栅极。

在本实施例中，逻辑电路Logic包括反相器，反相器的输入端与自举电容Cboot的第二端相连，反相器的输出端与第四开关管M4的控制端相连，通过反相器将节点SW处的电压信号进行取反后对第四开关管M4进行控制。

如图2所示，在其他实施例中，在不同的应用场景中，逻辑电路Logic也可以根据需要将上开关管M_HS的控制信号HS_GT、下开关管M_LS的控制信号LS_GT、自举电容Cboot的欠压检测信号BOOT_UVLO和输出电压VIN的欠压检测信号VIN_UVLO中的一个或多个信号进行逻辑处理后对第四开关管M4进行控制。控制信号HS_GT、控制信号LS_GT、欠压检测信号BOOT_UVLO和欠压检测信号VIN_UVLO则由对应的电路产生，电路的结构可以是多种，在此不作具体的限定。另外，逻辑电路Logic也可以根据需要对其他信号进行逻辑处理后对第四开关管M4进行控制，以实现更低功耗的应用。

当BUCK电路处于下桥续流状态时，即控制信号HS_GT为0，控制信号LS_GT等于输入电压VIN，上开关管M_HS处于关断状态，下开关管M_LS处于开启状态，节点SW处的电压为0，此时自举电容Cboot的第一端BOOT处于充电状态。

由于节点SW处的电压为0，所以第四开关管M4的控制端的电压为1，第四开关管M4处于开启状态；第一开关管M1和第二开关管M2的控制端的电位被下拉到0；第一开关管M1和第二开关管M2处于开启状态，第一开关管M1、第二开关管M2和第三MOS管M3的源极和衬底的电位为输入电压VIN，此时，输入电压VIN对自举电容Cboot的第一端BOOT充电。

充电完成后，由于第一开关管M1和第二开关管M2均是PMOS管，且第一开关管M1和第二开关管M2的控制端均能直接下拉到地电压，第一开关管M1和第二开关管M2工作在线性区或者深线性区，第一开关管M1和第二开关管M2上不会产生压降，最终自举电容Cboot的第一端BOOT的电压能够等于输入电压VIN而没有充电电压的损失。

当BUCK电路处于上桥充电状态时，即控制信号HS_GT等于输入电压VIN，控制信号LS_GT为0，上开关管M_HS处于开启状态，下开关管M_LS处于关断状态，节点SW处的电压为输入电压VIN，此时自举电容Cboot的第一端BOOT处于电压维持状态，自举电容Cboot的第一端BOOT的电压等于2倍的输入电压VIN。

由于节点SW处的电压为输入电压VIN，所以第四开关管M4的控制端的电压为0，第四开关管M4处于关断状态，第一开关管M1和第二开关管M2关断；第三开关管M3的控制端的电压为输入电压VIN，并且因第一开关管M1的寄生二极管使得第一开关管M1和第二开关管M2的第一端和衬底的电位以及第三开关管M3的第一端和衬底的电位均约等于自举电容Cboot的第一端BOOT处的电压(存在寄生二极管的压降)，此时的第三开关管M3处于开启状态，第三开关管M3的开启使得第一开关管M1和第二开关管M2的控制端的电压也约等于自举电容Cboot的第一端BOOT处的电压，从而加速第一开关管M1和第二开关管M2的关断。

另外，由于第一开关管M1和第二开关管M2的第一端和衬底均相连，使得第一开关管M1的寄生二极管的阴极和第二开关管M2的寄生二极管的阴极相连，第一开关管M1的寄生二极管的阳极与自举电容Cboot的第一端BOOT相连，第二开关管M2的寄生二极管的阳极与输入电压VIN以及上开关管M_HS的第二端相连，即在第一开关管M1和第二开关管M2均关断后，因第一开关管M1的寄生二极管和第二开关管M2的寄生二极管使得在自举电容Cboot的第一端BOOT和输入电压VIN之间不存在寄生漏电通路，不会发生电流倒灌的现象。

本发明还公开了一种芯片，包括上述的BUCK电路。

前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化，本发明可以以其它形式、结构、布置、比例，以及用其它组件、材料和部件来实现。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员在不脱离本发明范围和精神的情况下能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。

Claims (10)

1.一种控制电路，用于BUCK电路，所述BUCK电路包括：上开关管、下开关管和自举电容；所述上开关管的第一端与下开关管的第二端以及自举电容的第二端相连，所述上开关管的第二端与输入电压相连，所述下开关管的第一端与地电压相连，其特征在于，所述控制电路与上开关管的第二端以及自举电容的第一端相连，所述控制电路用于控制输入电压给自举电容充电；

所述控制电路包括：

第一开关控制单元，与输入电压和自举电容的第一端相连，用于控制输入电压与自举电容之间的通断；

第二开关控制单元，用于在上开关管关断、下开关管开启时控制第一开关控制单元开启，在上开关管开启、下开关管关断时控制第一开关控制单元关断。

2.如权利要求1所述的控制电路，其特征在于，所述第二开关控制单元包括第一开关单元和第二开关单元，所述第一开关单元用于通过自身的开启控制第一开关控制单元关断，所述第二开关单元用于通过自身的开启控制第一开关控制单元开启。

3.如权利要求2所述的控制电路，其特征在于，所述第一开关控制单元包括第一开关管和第二开关管，所述第一开关管的第一端与第二开关管的第一端以及第一开关单元相连，所述第一开关管的第二端与自举电容的第一端相连，所述第二开关管的第二端与输入电压以及第一开关单元相连，所述第一开关管的控制端与第二开关管的控制端、第一开关单元以及第二开关单元相连。

4.如权利要求3所述的控制电路，其特征在于，所述第一开关单元包括第三开关管，所述第三开关管的第一端与第一开关管的第一端以及第二开关管的第一端相连，所述第三开关管的第二端与第一开关管的控制端、第二开关管的控制端以及第二开关单元相连，所述第三开关管的控制端与第二开关管的第二端以及输入电压相连。

5.如权利要求3所述的控制电路，其特征在于，所述第二开关单元包括第四开关管和逻辑电路，所述第四开关管的第二端与第一开关管的控制端以及第二开关管的控制端相连，所述第四开关管的第一端与地电压相连，所述第四开关管的控制端与逻辑电路相连。

6.如权利要求5所述的控制电路，其特征在于，所述逻辑电路包括反相器，所述反相器的输入端与自举电容的第二端相连，所述反相器的输出端与第四开关管的控制端相连。

7.如权利要求5所述的控制电路，其特征在于，所述逻辑电路用于接收上开关管的控制信号、下开关管的控制信号、自举电容的欠压检测信号、输出电压的欠压检测信号中的一个或多个。

8.如权利要求3所述的控制电路，其特征在于，所述第一开关管和第二开关管为P型MOS管。

9.如权利要求4所述的控制电路，其特征在于，所述第三开关管为P型MOS管。

10.一种BUCK电路，其特征在于，包括上开关管、下开关管、自举电容和如权利要求1～9任一项所述的控制电路；

所述上开关管的第一端与下开关管的第二端以及自举电容的第二端相连，所述上开关管的第二端与输入电压相连，所述下开关管的第一端与地电压相连，所述控制电路与上开关管的第二端以及自举电容的第一端相连，所述控制电路用于控制输入电压给自举电容充电。