CN116960158A - 半导体结构和半导体结构的制备方法 - Google Patents

半导体结构和半导体结构的制备方法 Download PDF

Info

Publication number
CN116960158A
CN116960158A CN202210380025.3A CN202210380025A CN116960158A CN 116960158 A CN116960158 A CN 116960158A CN 202210380025 A CN202210380025 A CN 202210380025A CN 116960158 A CN116960158 A CN 116960158A
Authority
CN
China
Prior art keywords
source
drain
layer
channel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210380025.3A
Other languages
English (en)
Inventor
李德斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210380025.3A priority Critical patent/CN116960158A/zh
Publication of CN116960158A publication Critical patent/CN116960158A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本申请提供一种半导体结构和半导体结构的制备方法，半导体结构包括：衬底，源极结构、沟道结构和漏极结构，源极结构、沟道结构和漏极结构均位于衬底上，源极结构和漏极结构通过沟道结构连接；其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度。沟道结构的材料的禁带宽度较小，使得沟道结构的载流子的迁移率较高；另外，源极结构和漏极结构的材料的禁带宽度较大，可以降低源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。因此，本申请提供的半导体结构和半导体结构的制备方法，能够改善半导体结构的结漏电现象。

Description

半导体结构和半导体结构的制备方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种半导体结构和半导体结构的制备方法。
背景技术
晶体管是动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)中的重要器件，晶体管的性能影响DRAM器件的存取性能。
随着晶体管的特征尺寸不断微缩，HKMG(High-k and Metal Gate，高介电常数介电层和金属栅极)技术成为了特征尺寸小于45nm以下的晶体管常用的制备方法，其可以提高晶体管的开关速度，并减小栅极漏电流，从而优化DRAM器件的存取性能。
然而，如果在上述晶体管中采用窄禁带宽度的沟道材料，那么晶体管的结漏电现象将较为严重。
发明内容
本申请实施例提供一种半导体结构和半导体结构的制备方法，能够改善半导体结构的结漏电现象。
本申请实施例提供如下技术方案：
本申请实施例的第一方面提供一种半导体结构，包括：衬底，源极结构、沟道结构和漏极结构，源极结构、沟道结构和漏极结构均位于衬底上，源极结构和漏极结构通过沟道结构连接；其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度。
本申请实施例提供的半导体结构，半导体结构可以包括衬底，源极结构、沟道结构和漏极结构，源极结构、沟道结构和漏极结构均位于衬底上，源极结构和漏极结构通过沟道结构连接，源极结构和漏极结构用于与半导体结构的源极和漏极电性连接。其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度，沟道结构的材料的禁带宽度较小，使得沟道结构的载流子的迁移率较高；另外，源极结构和漏极结构的材料的禁带宽度较大，可以降低源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
在一种可能的实施方式中，半导体结构还包括：栅极堆叠层，栅极堆叠层位于沟道结构上。
栅极堆叠层中栅极可以用于控制沟道结构的导通和关断。
在一种可能的实施方式中，栅极堆叠层位于沟道结构的侧壁和顶表面。
可以加强栅极的控制能力，缓解短沟道效应。
在一种可能的实施方式中，在衬底上设置鳍结构，源极结构、沟道结构和漏极结构位于鳍结构的上部；
鳍结构的下部与衬底接触；或，衬底和鳍结构之间设置有绝缘层。
鳍结构的设置方式较多，能够适用较多场景。
在一种可能的实施方式中，还包括保护层，保护层覆盖栅极堆叠层、源极结构和漏极结构的表面。
保护层能够将栅极堆叠层、源极结构和漏极结构与其他结构层隔离开来，另外，还可以保证栅极堆叠层的结构稳定性。
在一种可能的实施方式中，栅极堆叠层包括栅极保护层和栅极，栅极保护层位于栅极上方。
栅极保护层可以避免后续工艺影响栅极。
在一种可能的实施方式中，源极结构和漏极结构的材料均包括硅锗碳；和/或，沟道结构的材料包括硅锗。
硅锗材料可以使得沟道结构的禁带宽度较小，以使沟道结构的载流子的迁移率较高；另外，硅锗碳材料可以使得源极结构和漏极结构的禁带宽度较高，从而改善结漏电现象，提升半导体结构的性能。
本申请实施例的第二方面提供一种半导体结构的制备方法，包括：提供衬底；提供衬底；形成有源层，有源层位于衬底上；形成源极结构、漏极结构和沟道结构，源极结构和漏极结构分别位于有源层的两端，沟道结构位于源极结构和漏极结构之间；其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度。
本申请实施例提供的半导体结构的制备方法，提供衬底；在衬底上形成有源层，在有源层的两端分别形成源极结构和漏极结构，位于源极结构和漏极结构之间的有源层形成沟道结构。其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度，沟道结构的材料的禁带宽度较小，使得沟道结构的载流子的迁移率较高；另外，源极结构和漏极结构的材料的禁带宽度较大，可以降低源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
在一种可能的实施方式中，提供衬底包括：形成半导体层；对半导体层进行第一掺杂形成掺杂部，掺杂部位于半导体层的内部。
在一种可能的实施方式中，形成有源层之前，还包括：形成鳍结构，有源层位于鳍结构的上部；
形成鳍结构包括：
在衬底表面外延生长半导体材料形成鳍结构
或者，形成绝缘层，绝缘层位于衬底上；在绝缘层上沉积半导体材料形成鳍结构。
鳍结构的设置方式较多，能够适用较多场景。
在一种可能的实施方式中，有源层包括源极区、沟道区和漏极区，沟道区位于源极区和漏极区之间；形成有源层之后，形成源极结构、漏极结构和沟道结构之前，还包括：形成栅极堆叠层，栅极堆叠层位于沟道区的有源层的上方；形成保护层，保护层位于栅极堆叠层上方以及源极区和漏极区的有源层的上方。
在一种可能的实施方式中，形成栅极堆叠层包括：形成栅极，栅极位于沟道区的有源层的上方；形成栅极保护层，栅极保护层位于栅极的上方。
栅极保护层可以避免后续工艺影响栅极。
在一种可能的实施方式中，形成源极结构、漏极结构和沟道结构包括：对源极区和漏极区的有源层进行第二掺杂，源极区和漏极区的有源层在第二掺杂后的材料的禁带宽度大于沟道区有源层的材料的禁带宽度；对源极区和漏极区的有源层进行第三掺杂，分别形成源极结构和漏极结构；位于源极结构和漏极结构之间的有源层形成沟道结构。
第二掺杂可以使得源极结构和漏极结构的禁带宽度较高，从而改善结漏电现象，提升半导体结构的性能。
在一种可能的实施方式中，第二掺杂之后，第三掺杂之前，还包括：热退火处理源极区和漏极区的有源层，以使源极区和漏极区的有源层的材料结晶；热退火处理的温度范围为1000℃-1100℃，热退火处理的时间不小于10s。
在一种可能的实施方式中，第二掺杂包括离子注入碳原子；离子注入的剂量范围为2*1015原子数/平方厘米-5*1015原子数/平方厘米，离子注入的能量范围为1.5keV-2keV。
本申请的构造以及它的其他发明目的及有益效果将会通过结合附图而对优选实施例的描述而更加明显易懂。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作以简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的半导体结构的结构示意图；
图2为本申请实施例提供的有源层未掺入碳原子的结构示意图；
图3为本申请实施例提供的向有源层掺入碳原子的结构示意图；
图4为本申请实施例提供的鳍式晶体管的结构示意图；
图5为本申请实施例提供的鳍式晶体管的另一结构示意图；
图6为本申请实施例提供的鳍式晶体管的另一结构示意图；
图7为本申请实施例提供的半导体结构的制备方法的流程示意图；
图8为本申请实施例提供的半导体结构的制备方法的提供衬底的结构示意图；
图9为本申请实施例提供的提供衬底的流程示意图；
图10为本申请实施例提供的半导体结构的制备方法的形成半导体层的结构示意图；
图11为本申请实施例提供的半导体结构的制备方法的形成掺杂部的结构示意图；
图12为本申请实施例提供的形成有源层后结构示意图；
图13为本申请实施例提供的形成栅极堆叠层和保护层的流程示意图；
图14为本申请实施例提供的形成栅极堆叠层后结构示意图；
图15为本申请实施例提供的形成保护层后结构示意图；
图16为本申请实施例提供的形成栅极堆叠层的流程示意图；
图17为本申请实施例提供的形成高介电常数层后的结构示意图；
图18为本申请实施例提供的形成栅极后的结构示意图；
图19为本申请实施例提供的形成鳍结构的流程示意图；
图20为本申请实施例提供的半导体结构的制备方法的形成鳍结构的结构示意图；
图21为本申请实施例提供的半导体结构的制备方法的在鳍结构上形成有源层的结构示意图；
图22为图21的E-E向剖视图；
图23为本申请实施例提供的形成鳍结构的另一流程示意图；
图24为本申请实施例提供的半导体结构的制备方法的形成绝缘层的结构示意图；
图25为本申请实施例提供的半导体结构的制备方法的在绝缘层上形成鳍结构的结构示意图；
图26为本申请实施例提供的半导体结构的制备方法的在鳍结构上形成有源层的另一结构示意图；
图27为本申请实施例提供的鳍式晶体管形成栅极堆叠层和保护层后的结构示意图；
图28为图27的C-C向剖视图；
图29为本申请实施例提供的鳍式晶体管注入碳原子后的结构示意图；
图30为图29的D-D向剖视图；
图31为本申请实施例提供的半导体结构的结漏电分布的结构示意图；
图32为本申请实施例提供的半导体结构的碳原子分布的结构示意图；
图33为本申请实施例提供的半导体结构的碳原子与结漏电比例的关系图。
附图标记说明：
100-衬底； 101-掺杂部；
102-鳍结构； 103-半导体层；
120-有源层； 121-源极结构；
122-沟道结构； 123-漏极结构；
130-绝缘层； 140-栅极堆叠层；
141-高介电常数层； 142-栅极；
143-栅极保护层； 150-保护层；
120a-源极区； 120b-沟道区；
120c-漏极区。
具体实施方式
相关技术中，采用HKMG技术制备的晶体管结构可以包括依次层叠设置的衬底、高介电常数的介电层和栅极。其中，衬底上设置有源层，有源层用于形成晶体管的源极结构、沟道结构和漏极结构。有源层可以采用锗(Ge)或硅锗(SiGe)材料形成，以提高晶体管的沟道结构的载流子的迁移率。
然而，由于锗材料的禁带宽度小于硅材料的禁带宽度，使得含锗有源层的禁带宽度较小，导致源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率将增加，从而导致结漏电现象较为严重，对晶体管的性能造成影响。
本申请实施例提供一种半导体结构和半导体结构的制备方法，半导体结构可以包括衬底，源极结构、沟道结构和漏极结构，源极结构、沟道结构和漏极结构均位于衬底上，源极结构和漏极结构通过沟道结构连接，源极结构和漏极结构用于与半导体结构的源极和漏极电性连接。其中，沟道结构的材料的禁带宽度小于源极结构和漏极结构的材料的禁带宽度，沟道结构的材料的禁带宽度较小，使得沟道结构的载流子的迁移率较高；另外，源极结构和漏极结构的材料的禁带宽度较大，可以降低源极结构、漏极结构与衬底之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
以下将结合图1-图33对本申请实施例提供的半导体结构进行说明。
本申请实施例提供一种半导体结构，该半导体结构可以包括晶体管。需要说明的是，本申请实施例提供的半导体结构可以为存储器件或非存储器件。存储器件可以包括例如动态随机存取存储器、静态随机存取存储器(Static Random Access Memory，简称SRAM)、快闪存储器、电可擦可编程只读存储器(Electrically Erasable ProgrammableRead-Only Memory，简称EEPROM)、相变随机存取存储器(Phase Change Random AccessMemory，简称PRAM)或磁阻随机存取存储器(Magnetoresistive Random Access Memory，简称MRAM)。非存储器件可以是逻辑器件(例如微处理器、数字信号处理器或微型控制器)或与其类似的器件。本申请实施例以DRAM存储器件为例进行说明。
如图1所示，半导体结构可以包括衬底100，该衬底100的材料可以是单晶硅、多晶硅、无定型硅、硅锗化合物等。衬底100可以为体硅(Bulk Silicon)衬底，也可以是绝缘体上硅(Silicon On Insulator，简称SOI)衬底。衬底100可以为衬底100上的其他结构层提供支撑基础。本申请实施例以衬底100的材料为硅进行说明。
继续参考图1，衬底100上设置有源极结构121、沟道结构122和漏极结构123，源极结构121和漏极结构123通过沟道结构122连接。
其中，沟道结构122的材料的禁带宽度小于源极结构121和漏极结构123的材料的禁带宽度。沟道结构122的材料的禁带宽度较小，使得沟道结构122的载流子的迁移率较高；另外，源极结构121和漏极结构123的材料的禁带宽度较大，可以降低源极结构121、漏极结构123与衬底100之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
示例性的，沟道结构122的材料可以包括硅锗，锗的禁带宽度小于硅的禁带宽度，从而使得沟道结构122的禁带宽度较小，以使沟道结构122的载流子的迁移率较高。
示例性的，源极结构121和漏极结构123的材料可以包括硅锗碳(SiGeC)，碳的禁带宽度比硅、锗的禁带宽度高，从而使得源极结构121和漏极结构123的禁带宽度较高，可以降低源极结构121、漏极结构123与衬底100之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
如图2和图3所示，在实际制备过程中，源极结构121、沟道结构122和漏极结构123的材料均可以为硅锗；通过离子注入的方式，在源极结构121和漏极结构123对应的区域中注入碳原子(图3中的箭头示出了碳源子注入方向)，以改善源极结构121和漏极结构123的禁带宽度。
以下对本申请实施例提供的源极结构121、沟道结构122和漏极结构123的设置方式进行说明。
第一种实施方式中，如图1所示，源极结构121、沟道结构122和漏极结构123均位于衬底100内。可以在硅衬底中设置硅锗层，硅锗层可以用于形成源极结构121、沟道结构122和漏极结构123。其中，硅锗层的顶表面与硅衬底的顶表面可以齐平，从而使得含有硅锗层的衬底100的表面平整度较好，为后续其他结构层提供良好的支撑。
第二种实施方式中，如图4所示，在衬底100上可以设置鳍结构102，鳍结构102位于衬底100的顶表面，鳍结构102凸出于衬底100。鳍结构102的上部为硅锗材料形成，硅锗层可以用于形成源极结构121、沟道结构122和漏极结构123。鳍结构102的下部可以为硅材料形成，其与衬底100的材料一致。此时，鳍结构102的下部与衬底100接触，鳍结构102与衬底100可以为一体成型(例如，在衬底100的上部刻蚀出鳍结构102)，或者，鳍结构102可以通过外延生长形成在衬底100上，从而使得鳍结构102与衬底100之间的连接稳定性较高。
另一些示例中，如图5所示，衬底100与鳍结构102之间可以不直接接触，衬底100和鳍结构102之间设置有绝缘层130。绝缘层130的材料可以为氧化硅，绝缘层130可以用于电隔离鳍结构102与衬底100。
如图1、图4和图5所示，半导体结构还可以包括栅极堆叠层140，栅极堆叠层140位于沟道结构122上。
如图1所示，在源极结构121、沟道结构122和漏极结构123均位于衬底100内的实施方式中，栅极堆叠层140位于沟道结构122顶表面，栅极堆叠层140的形状较为简单。
如图4和图5所示，在衬底100上设置鳍结构102的实施方式中，栅极堆叠层140覆盖在沟道结构122的侧壁和顶表面，从而可以增加栅极堆叠层140围绕沟道结构122的面积，加强晶体管的栅控能力，缓解短沟道效应。
可以理解的是，一个鳍结构102可以对应设置一个栅极堆叠层140(图4和图5)；或者，多个鳍结构102可以对应设置一个栅极堆叠层140(图6)，同一个栅极堆叠层140覆盖在多个鳍结构102的沟道结构122的顶表面和侧壁上。
以下对本申请实施例提供的栅极堆叠层140的具体结构进行说明。
如图1所示，栅极堆叠层140可以包括依次层叠设置的界面层(图中未示出)、高介电常数层141、栅极142、栅极保护层143。
界面层可以位于沟道结构122的上方，界面层可以为SiO2层，沟道结构122和界面层之间形成的界面稳定性较高，能够保证后续其他结构层的稳定设置。
高介电常数层141位于界面层的上方，高介电常数层141的等效氧化物厚度(Equivalent Oxide Thickness，简称EOT)较薄，能够有效减低栅极电容；另外，高介电常数层141还可以减小栅极142的漏电现象。
示例性的，高介电常数层141的材料可以包括氧化钽(Ta2O5)、氧化铝(Al2O3)、氧化铪(HfO)、氧化钛硅(SiTiO3)、氧化硅铪(HfSiO)、氮氧化硅铪(HfSiON)、氮氧化硅锆(ZrSiON)中的任意一种或多种。
如图1所示，栅极142位于高介电常数层141的上方，栅极142的材料可以为多晶硅、金属、金属硅化物和金属氮化物中的任意一种或多种。
示例性的，金属可以包括铝(Al)、钨(W)、镍(Ni)、钛(Ti)、钽(Ta)、铪(Hf)中的任意一种或多种；金属硅化物可以包括硅化镍(NiSi)、硅化钼(MoSi)、硅化铪(HfSi)中的任意一种或多种；金属氮化物可以包括氮化钛(TiN)、氮化钽(TaN)、氮化铪(HfN)、氮化铝铪(HfAlN)、氮化钼(MoN)、氮化铝镍(NiAlN)中的任意一种或多种。
需要说明的是，相比于采用多晶硅材料形成栅极142，采用金属材料形成栅极142时，可以解决阈值漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象，以优化半导体结构的稳定性和使用性能。
如图1所示，栅极保护层143位于栅极142的上方，栅极保护层143用于对栅极142形成保护，栅极保护层143可以避免后续工艺影响栅极142(例如，离子注入工艺中离子对栅极142的影响)。
示例性的，栅极保护层143的材料可以为氮化硅(SiN)、氮氧化硅(SiON)、二氧化硅(SiO2)中的任意一种或多种。
继续参考图1，半导体结构可以包括保护层150，保护层150覆盖栅极堆叠层140、源极结构121和漏极结构123的表面，以将栅极堆叠层140、源极结构121和漏极结构123与其他结构层隔离开来，从而保证栅极堆叠层140的结构稳定性。例如，保护层150的材料可以为氧化硅。
以下对本申请实施例提供的半导体结构的制备方法进行说明。
本申请实施例提供一种半导体结构的制备方法，该制备方法可以用于制备上述实施例中的半导体结构。以下对制备如图1所示的半导体结构进行说明。如图7所示，该半导体结构的制备方法可以包括：
S100：提供衬底。
如图8所示，首先提供衬底100，衬底100可以为制备在衬底100上的其他结构层提供支撑。衬底100可以为体硅衬底，也可以是绝缘体上硅衬底。
在S100提供衬底的步骤中，如图9所示，可以包括：
S110：形成半导体层。
如图10所示，首选形成半导体层103，该半导体层103为衬底100的主体部分。
示例性的，该半导体层103的材料可以是单晶硅、多晶硅、无定型硅、硅锗化合物等。在本实施例中，半导体层103的材料为硅。
S110：对半导体层进行第一掺杂形成掺杂部，掺杂部位于半导体层的内部。
如图11所示，对半导体层103的上部进行第一掺杂，以形成掺杂部101。未进行第一掺杂的半导体层103与掺杂部101共同形成衬底100。
示例性的，掺杂部101的掺杂类型可以包括P型掺杂或者N型掺杂。
S200：形成有源层，有源层位于衬底上。
如图12所示，在衬底100上形成有源层120。
形成有源层120的步骤中，具体可以包括：如图12所示，在掺杂部101上方形成有源层120，有源层120的材料可以为硅锗。有源层120的顶表面与衬底100的顶表面可以齐平，从而使得有源层120与衬底100的整体顶表面的平整度较好，为后续制备的其他结构层提供良好平面支撑。例如，可以先在衬底100上形成凹槽，在凹槽中外延生长硅锗层以形成有源层120。或者，可以在掺杂部101的上部直接进行锗掺杂，形成硅锗层，从而形成有源层120。锗的禁带宽度小于硅的禁带宽度，从而使得后续形成的沟道结构122的禁带宽度较小，使得沟道结构122的载流子的迁移率较高。
S300：形成源极结构、漏极结构和沟道结构，源极结构和漏极结构分别位于有源层的两端，沟道结构位于源极结构和漏极结构之间。
如图12所示，有源层120可以包括源极区120a、沟道区120b和漏极区120c，沟道区120b位于源极区120a和漏极区120c之间。
其中，如图1所示，源极区120a和漏极区120c的有源层120分别用于形成源极结构121和漏极结构123，沟道区120b的有源层120用于形成沟道结构122。其中，源极结构121和漏极结构123通过沟道结构122连接。
示例性的，沟道结构122的材料的禁带宽度小于源极结构121和漏极结构123的材料的禁带宽度。沟道结构122的材料的禁带宽度较小，使得沟道结构122的载流子的迁移率较高；另外，源极结构121和漏极结构123的材料的禁带宽度较大，可以降低源极结构121、漏极结构123与衬底100之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
形成有源层120的步骤之后，形成源极结构121、漏极结构123和沟道结构122之前，如图13所示，还包括：
S310：形成栅极堆叠层，栅极堆叠层位于沟道区的有源层的上方。
如图14所示，在沟道区120b的有源层120的上方形成栅极堆叠层140，栅极堆叠层140位于沟道区120b的有源层120的顶表面。
S320：形成保护层，保护层位于栅极堆叠层上方以及源极区和漏极区的有源层的上方。
如图15所示，在栅极堆叠层140上方以及源极区120a和漏极区120c的有源层120的上方形成保护层150。保护层150覆盖栅极堆叠层140、源极区120a和漏极区120c的有源层120的表面，以将栅极堆叠层140、有源层120与其他结构层隔离开来，从而保证栅极堆叠层140的结构稳定性。例如，保护层150的材料可以为氧化硅。
形成栅极堆叠层140的步骤中，如图16所示，具体可以包括：
S311：形成栅极，栅极位于沟道区的有源层的上方.
在形成栅极142之前，可以先在沟道区120b的有源层120的上方形成界面层，界面层可以为SiO2层，沟道区120b的有源层120和界面层之间的界面稳定性较高，能够保证后续其他结构层的稳定设置。
在界面层的上方形成高介电常数层141(图17)，高介电常数层141的等效氧化物厚度较薄，能够有效减低栅极电容；另外，高介电常数层141还可以减小栅极142的漏电现象。
如图18所示，在高介电常数层141的上方形成栅极142，栅极142的材料可以为多晶硅、金属、金属硅化物和金属氮化物中的任意一种或多种。
S312：形成栅极保护层，栅极保护层位于栅极的上方。
如图14所示，在栅极142的上方形成栅极保护层143，栅极保护层143用于对栅极142形成保护，可以避免后续工艺影响栅极142。
示例性的，栅极保护层143的材料可以为氮化硅(SiN)、氮氧化硅(SiON)、二氧化硅(SiO2)中的任意一种或多种。
在形成保护层150的步骤之后，如图3所示，还包括：对源极区120a和漏极区120c的有源层120进行第二掺杂，以使源极区120a和漏极区120c的有源层120的材料的禁带宽度大于沟道区120b的有源层120的材料的禁带宽度.
示例性的，第二掺杂可以包括离子注入法，在源极区120a和漏极区120c的有源层120中通过离子注入的方式掺入碳原子，碳的禁带宽度比硅、锗的禁带宽度高，从而使得源极区120a和漏极区120c的有源层120的禁带宽度较高，可以降低源极结构121、漏极结构123与衬底100之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
示例性的，离子注入的剂量范围为2*1015原子数/平方厘米-5*1015原子数/平方厘米。例如，离子注入的剂量范围为2*1015原子数/平方厘米、3*1015原子数/平方厘米、4*1015原子数/平方厘米、5*1015原子数/平方厘米或者2*1015原子数/平方厘米-5*1015原子数/平方厘米之间的任意剂量。从而可以避免离子注入的剂量过小，避免导致掺入到有源层120中的碳原子较少，对源极区120a和漏极区120c的有源层120的禁带宽度改善效果较好；又可以避免离子注入的剂量过大，有利于控制掺入到有源层120中的碳原子的浓度。
示例性的，离子注入的能量范围可以为1.5keV-2keV。例如，离子注入的能量可以为1.5keV、1.6keV、1.7keV、1.8keV、1.9keV、2.0keV或者1.5keV-2keV之间的任意能量。从而可以避免离子注入的能量过低，避免注入的碳原子过少，对源极区120a和漏极区120c的有源层120的禁带宽度改善效果较好；又可以避免离子注入的能量过高，从而避免碳原子注入的深度过深而较多的进入到有源层120下方的衬底100中。
对有源层120进行第二掺杂的步骤之后，还包括：热退火处理源极区120a和漏极区120c的有源层120，以使源极区120a和漏极区120c的有源层120的材料结晶，从而形成硅锗碳合金。
示例性的，热退火处理的温度范围可以为1000℃-1100℃。例如，热退火处理的温度可以为1000℃、1050℃、1100℃或者1000℃-1100℃之间的任意温度。从而可以避免热退火处理的温度过低而导致的退火效果不佳；又可以避免热退火处理的温度过高，避免对晶体管的性能造成影响。
示例性的，热退火处理的时间可以为不小于10s。例如，热退火处理的时间可以为10s、20s、30s、40s、60s或者大于10s的任意时间。从而可以使得退火充分，源极区120a和漏极区120c的有源层120的结晶效果较好。
热退火处理有源层120的步骤之后，还包括：对源极区120a和漏极区120c的有源层120进行第三掺杂，分别形成源极结构121和漏极结构123，位于源极结构121和漏极结构123之间的有源层120形成沟道结构122。
具体的，对衬底100的顶部进行第三掺杂，即在源极区120a和漏极区120c的有源层120进行第三掺杂。示例性的，第一掺杂和第三掺杂的掺杂类型不同。第一掺杂可以为P型掺杂，第三掺杂可以为N型掺杂。或者，第一掺杂可以为N型掺杂，第三掺杂可以为P型掺杂。
可以理解的是，在第二掺杂和第三掺杂的过程中，栅极堆叠层140可以起到遮挡作用，使得掺杂材料分布在除栅极堆叠层140下部以外的有源层120中，即分布在源极区120a和漏极区120c的有源层120中，以避免对沟道区120b的有源层120的影响。
以下对制备具有鳍结构102的晶体管(图4-图6)进行说明。如图7所示，该半导体结构的制备方法可以包括：
S100：提供衬底。
示例性的，衬底100的材料可以是单晶硅、多晶硅、无定型硅、硅锗化合物等。其中，衬底100可以为制备在衬底100上的其他结构层提供支撑。衬底100可以为体硅衬底，也可以是绝缘体上硅衬底。
S200：形成有源层，有源层位于衬底上。
有源层120可以包括源极区120a、沟道区120b和漏极区120c，沟道区120b位于源极区120a和漏极区120c之间。
S300：形成源极结构、漏极结构和沟道结构，源极结构和漏极结构分别位于有源层的两端，沟道结构位于源极结构和漏极结构之间。
示例性的，沟道结构122的材料的禁带宽度小于源极结构121和漏极结构123的材料的禁带宽度。沟道结构122的材料的禁带宽度较小，使得沟道结构122的载流子的迁移率较高；另外，源极结构121和漏极结构123的材料的禁带宽度较大，可以降低源极结构121、漏极结构123与衬底100之间形成的PN结附近的导带和价带间的空穴隧穿几率，从而改善结漏电现象，提升半导体结构的性能。
形成有源层120的步骤之前，可以包括：形成鳍结构，有源层120位于鳍结构的上部.
一些示例中，形成鳍结构的步骤可以包括：如图19所示，
S211：在衬底表面外延生长半导体材料形成鳍结构。
如图20所示，可以在衬底100顶表面外延生长半导体材料，以形成鳍结构102，或者，将衬底100的顶部进行部分刻蚀以形成鳍结构102。
如图21和图22所示，鳍结构102的底部与衬底100连接，可以在鳍结构102的底部形成绝缘层130，绝缘层130覆盖在衬底100的顶表面。然后在鳍结构102的顶部形成有源层120。例如，通过在鳍结构102的顶部掺杂锗以形成硅锗材料的有源层120，或者，在鳍结构102的顶表面外延生长硅锗材料以形成有源层120。
其中，有源层120的两端分别用于形成源极结构121和漏极结构123，源极结构121和漏极结构123之间的有源层120用于形成沟道结构122。
另一些示例中，形成鳍结构的步骤可以包括，如图23所示，具体可以包括：
S221：形成绝缘层，绝缘层位于衬底上。
如图24所示，在衬底100的顶表面形成绝缘层130。
S222：在绝缘层上沉积半导体材料形成鳍结构。
如图25所示，在绝缘层130的顶表面沉积半导材料，并对半导体材料进行刻蚀，以形成鳍结构102。该半导体材料可以单晶硅、多晶硅、无定型硅、硅锗化合物等。
如图26所示，在鳍结构102的顶部形成有源层120。可以通过在鳍结构102的顶部掺杂锗以形成硅锗材料的有源层120，或者，在鳍结构102的顶表面外延生长硅锗材料以形成有源层120。
形成有源层120的步骤之后，如图13所示，还包括：
S310：形成栅极堆叠层,栅极堆叠层位于沟道区的有源层的上方。
如图27和图28所示，在沟道区120b的有源层120的上方形成栅极堆叠层140，栅极堆叠层140位于沟道区120b的有源层120的顶表面和侧壁。
可以理解的是，形成栅极堆叠层140的步骤中，具体可以包括：依次层叠形成界面层、高介电常数层141、栅极142、栅极保护层143等，其原理与上述实施例中类似，不再赘述。
S320：形成保护层，保护层位于栅极堆叠层上方以及源极区和漏极区的有源层的上方。
如图27和图28所示，在栅极堆叠层140上方以及源极区120a和漏极区120c的有源层120的上方形成保护层150。保护层150位于栅极堆叠层140的顶表面和侧壁，保护层150还位于源极区120a和漏极区120c的有源层120的顶表面和侧壁。
如图29和图30所示，形成保护层150后，对源极区120a和漏极区120c的有源层120进行第二掺杂(例如离子注入方式)以掺入碳原子，以提高源极区120a和漏极区120c的有源层120的禁带宽度，并对源极区120a和漏极区120c的有源层120进行热退火处理，其原理和工艺参数与上述实施例类似不再赘述。
然后对源极区120a和漏极区120c的有源层120进行第三掺杂，分别形成源极结构121和漏极结构123，位于源极结构121和漏极结构123之间的有源层120形成沟道结构122。其原理和工艺参数与上述实施例类似不再赘述。
图31示出了使用TCAD(Technology Computer Aided Design)工具进行计算机仿真得到的晶体管中由导带和价带间的空穴隧穿引起的电子-空穴对产生率在衬底100和硅锗有源层120(源极结构121附近)的分布剖面图。参照图31所示，A部分为遂穿电流产生的区域，靠近A部分的中间位置的遂穿电流最大。
图32示出了使用TCAD工具进行计算机仿真得到的离子注入碳原子后，碳原子在衬底100和硅锗有源层120(源极结构121附近)的分布剖面图。参照图32所示，B部分为碳原子的主要分布区域，靠近B部分中间位置的碳原子分布较多，其分布在遂穿电流最大的区域附近，从而使得遂穿电流最大的区域的禁带宽度得到显著改善。例如，在硅锗层中引入10％的碳原子得到的硅锗碳的禁带宽度比硅锗的禁带宽度增加了300meV，能够有效改善结漏电。
图33示出了使用TCAD工具进行计算机仿真得到的晶体管的结漏电与硅锗碳层中碳含量的关系图。其中，未注入碳原子时，硅锗层的漏电比例为1。如图33所示，碳含量为6％、8％、10％的晶体管的结漏电比例分别下降至约90％、85％和75％，即结漏电减少了约10％、15％、25％，掺杂碳原子后晶体管的结漏电得到明显改善。
这里需要说明的是，本申请实施例涉及的数值和数值范围为近似值，受制造工艺的影响，可能会存在一定范围的误差，这部分误差本领域技术人员可以认为忽略不计。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。

Claims (15)

1.一种半导体结构，其特征在于，包括：
衬底，源极结构、沟道结构和漏极结构，所述源极结构、所述沟道结构和所述漏极结构均位于所述衬底上，所述源极结构和所述漏极结构通过所述沟道结构连接；
其中，所述沟道结构的材料的禁带宽度小于所述源极结构和所述漏极结构的材料的禁带宽度。
2.根据权利要求1所述的半导体结构，其特征在于，还包括：栅极堆叠层，所述栅极堆叠层位于所述沟道结构上。
3.根据权利要求2所述的半导体结构，其特征在于，所述栅极堆叠层位于所述沟道结构的侧壁和顶表面。
4.根据权利要求3所述的半导体结构，其特征在于，在所述衬底上设置鳍结构，所述源极结构、所述沟道结构和所述漏极结构位于所述鳍结构的上部；
所述鳍结构的下部与所述衬底接触；或，所述衬底和所述鳍结构之间设置有绝缘层。
5.根据权利要求2-4任一所述的半导体结构，其特征在于，还包括保护层，所述保护层覆盖所述栅极堆叠层、所述源极结构和所述漏极结构的表面。
6.根据权利要求2-4任一所述的半导体结构，其特征在于，所述栅极堆叠层包括栅极保护层和栅极，所述栅极保护层位于所述栅极上方。
7.根据权利要求1-4任一所述的半导体结构，其特征在于，所述源极结构和所述漏极结构的材料均包括硅锗碳；和/或，所述沟道结构的材料包括硅锗。
8.一种半导体结构的制备方法，其特征在于，包括：
提供衬底；
形成有源层，所述有源层位于所述衬底上；
形成源极结构、漏极结构和沟道结构，所述源极结构和所述漏极结构分别位于所述有源层的两端，所述沟道结构位于所述源极结构和所述漏极结构之间；
其中，所述沟道结构的材料的禁带宽度小于所述源极结构和所述漏极结构的材料的禁带宽度。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，提供所述衬底包括：
形成半导体层；
对所述半导体层进行第一掺杂形成掺杂部，所述掺杂部位于所述半导体层的内部。
10.根据权利要求8所述的半导体结构的制备方法，其特征在于，形成所述有源层之前，还包括：形成鳍结构，所述有源层位于所述鳍结构的上部；
形成所述鳍结构包括：
在所述衬底表面外延生长半导体材料形成所述鳍结构；
或者，形成绝缘层，所述绝缘层位于所述衬底上；在所述绝缘层上沉积半导体材料形成所述鳍结构。
11.根据权利要求8-10任一所述的半导体结构的制备方法，其特征在于，所述有源层包括源极区、沟道区和漏极区，所述沟道区位于所述源极区和所述漏极区之间；
形成所述有源层之后，形成所述源极结构、漏极结构和沟道结构之前，还包括：
形成栅极堆叠层，所述栅极堆叠层位于所述沟道区的所述有源层的上方；
形成保护层，所述保护层位于所述栅极堆叠层上方以及所述源极区和所述漏极区的所述有源层的上方。
12.根据权利要求11所述的半导体结构的制备方法，其特征在于，形成所述栅极堆叠层包括：
形成栅极，所述栅极位于所述沟道区的所述有源层的上方；
形成栅极保护层，所述栅极保护层位于所述栅极的上方。
13.根据权利要求11所述的半导体结构的制备方法，其特征在于，形成所述源极结构、所述漏极结构和所述沟道结构包括：
对所述源极区和所述漏极区的所述有源层均进行第二掺杂和第三掺杂，分别形成所述源极结构和所述漏极结构；位于所述源极结构和所述漏极结构之间的所述有源层形成所述沟道结构；
所述源极结构和所述漏极结构的材料的禁带宽度大于所述沟道结构的材料的禁带宽度。
14.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述第二掺杂之后，所述第三掺杂之前，还包括：
热退火处理所述源极区和所述漏极区的所述有源层，以使所述源极区和所述漏极区的所述有源层的材料结晶；
热退火处理的温度范围为1000℃-1100℃，热退火处理的时间不小于10s。
15.根据权利要求13所述的半导体结构的制备方法，其特征在于，所述第二掺杂包括离子注入碳原子；
离子注入的剂量范围为2*1015原子数/平方厘米-5*1015原子数/平方厘米，离子注入的能量范围为1.5keV-2keV。
CN202210380025.3A 2022-04-12 2022-04-12 半导体结构和半导体结构的制备方法 Pending CN116960158A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210380025.3A CN116960158A (zh) 2022-04-12 2022-04-12 半导体结构和半导体结构的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210380025.3A CN116960158A (zh) 2022-04-12 2022-04-12 半导体结构和半导体结构的制备方法

Publications (1)

Publication Number Publication Date
CN116960158A true CN116960158A (zh) 2023-10-27

Family

ID=88449821

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210380025.3A Pending CN116960158A (zh) 2022-04-12 2022-04-12 半导体结构和半导体结构的制备方法

Country Status (1)

Country Link
CN (1) CN116960158A (zh)

Similar Documents

Publication Publication Date Title
US10312340B2 (en) Semiconductor devices having work function metal films and tuning materials
US10374068B2 (en) Tunnel field effect transistors
US8766353B2 (en) Tunnel field effect transistor
US11557652B2 (en) Metal source/drain-based MOSFET and method for fabricating the same
US10707329B2 (en) Vertical fin field effect transistor device with reduced gate variation and reduced capacitance
US9748336B2 (en) Semiconductor device including dual-layer source/drain region
US9634126B2 (en) Formation of high quality Fin in 3D structure by way of two-step implantation
JP7324192B2 (ja) ソース領域またはドレイン領域あるいはその両方とチャネル領域との間の直列抵抗の低減
CN106504989B (zh) 隧穿场效应晶体管及其制造方法
TWI531008B (zh) 藉由雜質離子植入調整通道半導體合金層生長
CN116960158A (zh) 半导体结构和半导体结构的制备方法
JP2007525813A (ja) 犠牲注入層を用いて非晶質ではない超薄膜半導体デバイスを形成させるための方法
US11569391B2 (en) Silicon nanotube, field effect transistor-based memory cell, memory array and method of production
CN104576378B (zh) 一种mosfet结构及其制造方法
CN110718463A (zh) 隧穿场效应晶体管及其形成方法
US20240213348A1 (en) Planar complementary mosfet structure to reduce leakages and planar areas
CN111952181B (zh) 具有隔离层的鳍式场效应晶体管及其制备方法
US20240234530A1 (en) Field effect transistor with strained channels and method
KR20120044800A (ko) 반도체 소자 및 이의 제조 방법
KR20230037986A (ko) 집적회로 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination