CN116960100A - 包括通路的集成电路器件及其形成方法 - Google Patents

包括通路的集成电路器件及其形成方法 Download PDF

Info

Publication number
CN116960100A
CN116960100A CN202310174654.5A CN202310174654A CN116960100A CN 116960100 A CN116960100 A CN 116960100A CN 202310174654 A CN202310174654 A CN 202310174654A CN 116960100 A CN116960100 A CN 116960100A
Authority
CN
China
Prior art keywords
metal
layer
metal via
integrated circuit
circuit device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310174654.5A
Other languages
English (en)
Inventor
崔宰铭
徐康一
李长根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US17/822,246 external-priority patent/US20230352399A1/en
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116960100A publication Critical patent/CN116960100A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

提供了集成电路器件及其形成方法。集成电路器件可以包括下金属通路、上金属通路、包括接触下金属通路的下表面和接触上金属通路的上表面的下金属线、以及在上金属通路上的上金属线。上金属通路位于下金属线和上金属线之间，并且下金属通路、下金属线和上金属通路中的每个包括钌(Ru)或钼(Mo)。

Description

包括通路的集成电路器件及其形成方法
技术领域
本公开总体上涉及电子领域，更具体地，涉及集成电路器件。
背景技术
已提出具有不同配置和材料的各种后段制程(BEOL)结构，以降低其电阻并增加导电元件之间的距离。
发明内容
根据一些实施方式，集成电路器件可以包括下金属通路、上金属通路、包含接触下金属通路的下表面和接触上金属通路的上表面的下金属线、以及在上金属通路上的上金属线。上金属通路位于下金属线和上金属线之间，并且下金属通路、下金属线和上金属通路中的每个包括钌(Ru)或钼(Mo)。
根据一些实施方式，集成电路器件可以包括金属线和包含上表面的金属通路。上表面的中间部分接触金属线，并且上表面的边缘部分朝向金属通路的下表面凹陷，在边缘部分中产生凹槽。
根据一些实施方式，形成集成电路器件的方法可以包括：形成包括下绝缘层和在下绝缘层中的下金属通路的下结构；在下结构上形成金属层，金属层接触下金属通路；蚀刻金属层，从而形成初始金属线；蚀刻初始金属线的上部，从而形成接触下金属通路的下金属线和从下金属线突出的上金属通路；以及在上金属通路上形成上金属线。下金属通路和金属层中的每个包括钌(Ru)或钼(Mo)。
附图说明
图1是示出根据一些实施方式的集成电路器件的图。
图2是根据一些实施方式的BEOL结构的布局。
图3A和图3B分别是沿图2中的线A-A和线B-B截取的截面图。
图4、图5、图6和图7均为根据一些实施方式的沿图2中的线A-A截取的截面图。
图8是根据一些实施方式的形成集成电路器件的方法的流程图。
图9至图15是示出根据一些实施方式的形成集成电路器件的方法的截面图。
图16是示出根据一些实施方式的形成集成电路器件的方法的截面图。
图17是示出根据一些实施方式的形成集成电路器件的方法的截面图。
具体实施方式
钌(Ru)或钼(Mo)可以用于在BEOL工艺中形成元件(例如，通路或导线)以降低其电阻，且可以在包含Ru和Mo的元件与其它层之间添加粘合层，用于其间更好的粘合。粘合层通常具有比包含Ru和Mo的元件高的电阻，并且可以增加BEOL结构中导电结构的电阻。
根据一些实施方式，下通路和上通路以及连接这些通路的金属线可以包括相同的金属元素(例如，Ru或Mo)，且可以在无粘合层的情况下彼此连接。因此，包括该对通路和金属线的导电结构可以具有相对低的电阻。
根据一些实施方式，可以去除下通路的上表面的边缘部分，以增加下通路和相邻金属线之间的距离。下通路和金属线之间增加的距离可以降低其间电短路的可能性，并且可以提高时间相关的电介质击穿(TDDB)容限。
图1是示出根据一些实施方式的集成电路器件100的图。集成电路器件100可以包括衬底110、包括在前段制程(FEOL)和中段制程(MEOL)工艺期间形成的元件的FEOL/MEOL结构120、以及包括在BEOL工艺期间形成的元件的BEOL结构130。例如，FEOL/MEOL结构120包括晶体管和/或电容器，BEOL结构130包括金属线和/或金属通路。
衬底110可以包括一种或更多种半导体材料，例如，Si、Ge、SiGe、GaP、GaAs、SiC、SiGeC和/或InP。在一些实施方式中，衬底110可以是体衬底(例如，体硅衬底)或绝缘体上半导体(SOI)衬底。例如，衬底110可以是硅晶片。
衬底110可以包括面向FEOL/MEOL结构120的上表面110U和与上表面110U相对的下表面110L。基板110的上表面110U和下表面110L可以平行于第一水平方向X和第二水平方向Y。在一些实施方式中，第一水平方向X和第二水平方向Y可以彼此垂直。
图2是根据一些实施方式的BEOL结构的布局，图3A和图3B分别是沿图2中的线A-A和线B-B截取的截面图。
参照图2、图3A和图3B，BEOL结构可以包括下金属通路15、第一和第二下金属线27-1和27-2以及上金属通路25。第一下金属线27-1可以包括接触下金属通路15的下表面和接触上金属通路25的上表面。如在这里使用的，元件的下表面可以指面向衬底(例如，图1中的衬底110)的表面，元件的上表面可以与其下表面相对。元件的上表面和下表面可以在垂直方向Z上彼此间隔开。垂直方向Z可以垂直于第一水平方向X和第二水平方向Y。
在一些实施方式中，下金属通路15、第一下金属线27-1和第二下金属线27-2以及上金属通路25中的每个可以包括相同的金属元素，其能够使用减成(subtractive)图案化工艺被图案化。例如，下金属通路15、第一和第二下金属线27-1和27-2以及上金属通路25中的每个可以包括Ru或Mo。在一些实施方式中，下金属通路15、第一和第二下金属线27-1和27-2以及上金属通路25中的每个可以由相同的金属元素(例如，Ru或Mo)组成，并且可以基本上没有其它元素。如在这里使用的，“基本上没有其它元素”意指那些其它元素的量按下金属通路15、第一和第二下金属线27-1和27-2以及上金属通路25中的每个的重量计小于5％、小于3％、小于1％、小于0.5％、小于0.1％、小于0.05％或0％。例如，下金属通路15、第一和第二下金属线27-1和27-2以及上金属通路25中的每个可以由Ru组成。
在一些实施方式中，下金属通路15可以是第一整体式(monolithic)层(例如，整体式Ru层或整体式Mo层)，第一下金属线27-1和上金属通路25可以共同地为第二整体式层(例如，整体式Ru层或整体式Mo层)。例如，第一下金属线27-1和上金属通路25可以分别是第二整体式层的下部和上部。如图3A所示，第二整体式层在第一水平方向X上的宽度可以随着离下金属通路15的距离增加而减小。在图3A所示的截面图中，第二下金属线27-2可以不连接到上金属通路。
下金属通路15可以接触第一下金属线27-1，并且在下金属通路15和第一下金属线27-1之间可以不提供粘合层。因此，下金属通路15和第一下金属线27-1的与其间的界面相邻的部分可以仅包括包含在下金属通路15和第一下金属线27-1中的金属元素，并且该界面可以没有氮。在一些实施方式中，下金属通路15和第一下金属线27-1之间的界面可以是不可见的和/或不可检测的。
可以提供第一蚀刻停止层12和第一绝缘层14，且可以在第一绝缘层14中提供下金属通路15。在一些实施方式中，下金属通路15的上表面和第一绝缘层14的上表面可以彼此共面。
第一粘合层16可以提供在下金属通路15的下表面和侧表面上。在一些实施方式中，第一粘合层16可以接触下金属通路15的下表面和侧表面。下金属通路15的下部和第一粘合层16的下部可以在第一蚀刻停止层12中。第一粘合层16也可以提供在第二下金属线27-2和第一绝缘层14之间。
第二绝缘层24可以提供在第一绝缘层14上。第一和第二下金属线27-1和27-2以及上金属通路25可以提供在第二绝缘层24中。第二粘合层26可以将第二绝缘层24与第一和第二下金属线27-1和27-2以及上金属通路25分开，并且可以将第二绝缘层24与第一绝缘层14分开。在一些实施方式中，第二粘合层26可以从第一下金属线27-1的侧表面连续延伸到上金属通路25的侧表面上，并且在一些实施方式中，可以接触第一下金属线27-1的侧表面和上金属通路25的侧表面。
第三绝缘层34可以提供在第二绝缘层24上，上金属线37可以提供在第三绝缘层34中。扩散阻挡层36可以提供在上金属线37的下表面和侧表面上。在一些实施方式中，扩散阻挡层36可以接触上金属线37的下表面和侧表面。扩散阻挡层36可以接触上金属通路25。上金属线37可以通过扩散阻挡层36电连接到上金属通路25。第二蚀刻停止层32可以提供在第二绝缘层24和第三绝缘层34之间。尽管扩散阻挡层36被示出为单层，但是扩散阻挡层36可以包括多个层。
第一和第二蚀刻停止层12和32中的每个可以包括含氮层(例如，SiN层、SiON层、SiCN层和/或AlN层)。第一粘合层16和第二粘合层26以及扩散阻挡层36中的每个可以包括含氮层(例如，SiN层、SiCN层、TiN层和/或TaN层)。例如，第一粘合层16和扩散阻挡层36中的每个可以包括导电层(例如，TiN层和/或TaN层)，第二粘合层26可以包括绝缘层(例如，包括硅和氮的绝缘粘合层，例如，SiN层和/或SiCN层)。在一些实施方式中，扩散阻挡层36可以包括阻挡层(例如，TiN层和/或TaN层)和导电衬垫(例如，Co层)，并且导电衬垫可以在扩散阻挡层36的阻挡层和上金属线37之间延伸。在一些实施方式中，可以省略第一和第二粘合层16和26以及扩散阻挡层36。例如，扩散阻挡层36可以具有第一粘合层16和第二粘合层26中的每个的厚度的大约两倍的厚度。
第一、第二和第三绝缘层14、24和34中的每个可以包含绝缘材料(例如，SiO、SiN、SiON或低k材料)。低k材料可以包括例如掺氟的二氧化硅、有机硅酸盐玻璃、掺碳的氧化物、多孔二氧化硅、多孔有机硅酸盐玻璃、旋涂有机聚合物电介质或旋涂硅基聚合物电介质。第一和第二粘合层16和26以及扩散阻挡层36可以包括不同于第一、第二和第三绝缘层14、24和34的材料。
图4是根据一些实施方式的沿图2中的线A-A截取的截面图。图4中的截面图类似于图3A中的截面图，主要区别在于空腔18提供在第一绝缘层14中。
下金属通路15的上表面可以包括接触第一下金属线27-1的中间部分和向下金属通路15的下表面凹陷的边缘部分15e。下金属通路15的上表面的中间部分可以与第一绝缘层14的最上表面共面。下金属通路15的上表面的中间部分和边缘部分15e可以通过下金属通路15的侧表面15s彼此连接。
在一些实施方式中，空腔18可以由下金属通路15(即，下金属通路15的上表面的边缘部分15e和侧表面15s)、下绝缘层14和第二粘合层26限定，如图4所示。第一下金属线27-1的侧表面和下金属通路15的侧表面15s可以形成平坦表面，如图4所示。空腔18可以具有在垂直方向Z上的厚度，其是下金属通路15在垂直方向Z上的厚度的10％到30％。空腔18可以包括空气或气体(例如，惰性气体)或者可以是真空空腔。
图5是根据一些实施方式的沿图2中的线A-A截取的截面图。图5中的截面图类似于图4中的截面图，主要区别在于第二粘合层26的一部分可以形成在图4中的空腔18中。如图5所示，第二粘合层26可以填充图4中的空腔18，或者可以填充图4中的空腔18的一部分。
第二粘合层26可以将第一绝缘层14与下金属通路15的侧表面(图4中的侧表面15s)分开，该侧表面连接下金属通路15的上表面的中间部分和边缘部分(图4中的边缘部分15e)。在一些实施方式中，第二粘合层26可以接触下金属通路15的侧表面和下金属通路15的上表面的边缘部分。
图6是根据一些实施方式的沿图2中的线A-A截取的截面图。图6中的截面图类似于图4中的截面图，主要区别在于下金属通路15可以包括不同于第一和第二下金属线27-1和27-2的金属元素，并且第一粘合层16可以提供在下金属通路15和第一下金属线27-1之间。下金属通路15可以包括例如Cu、Al、W和/或Co。
第一下金属线27-1和第一粘合层16的侧表面可以形成平坦表面，第二粘合层26可以接触第一下金属线27-1和第一粘合层16的侧表面。此外，限定空腔18的下金属通路15的侧表面15s和第一粘合层16的侧表面可以形成平坦表面。
图7是根据一些实施方式的沿图2中的线A-A截取的截面图。图7中的截面图类似于图6中的截面图，主要区别在于第二粘合层26的一部分可以形成在图6中的空腔18中。如图7所示，第二粘合层26可以填充图6中的空腔18，或者可以填充图6中的空腔18的一部分。
图8是根据一些实施方式的形成集成电路器件(即，BEOL结构)的方法的流程图，图9至图15是示出根据一些实施方式的形成集成电路器件的方法的截面图。具体地，图9至图11是沿着图2的线A-A截取的截面图，图12至图15中的每个示出了沿着图2的线A-A和线B-B截取的截面图。
参照图8至图10，该方法可以包括形成下金属通路(框210)。参照图9，可以形成第一蚀刻停止层12和第一绝缘层14，然后可以在第一蚀刻停止层12和第一绝缘层14中形成第一开口13。
参照图10，可以在第一绝缘层14上且在第一开口13中形成第一粘合层16。第一粘合层16可以沿着第一绝缘层14的表面具有均匀的厚度。可以在第一粘合层16上在第一开口13中形成下金属通路15。由于下金属通路15形成在第一粘合层16上，所以第一粘合层16可以不形成在下金属通路15的上表面上，并且第一粘合层16可以暴露下金属通路15的上表面。下金属通路15可以是包括Ru或Mo的整体式层。例如，下金属通路15可以是整体式Ru层。
参照图11，可以在下金属通路15上形成金属层21和第一掩模图案21m。金属层21可以是包括Ru或Mo的整体式层。例如，金属层21可以是整体式Ru层。金属层21可以直接形成在下金属通路15的暴露的上表面上，因此可以接触下金属通路15的暴露的上表面。因此，可以不在下金属通路15和金属层21之间提供粘合层，并且下金属通路15和金属层21之间的界面可以没有氮。第一掩模图案21m可以包括光致抗蚀剂和/或硬掩模材料。
参照图8和图12，可以使用第一掩模图案21m作为蚀刻掩模来蚀刻金属层21，从而形成第一和第二初始金属线23-1和23-2(框220)。第一初始金属线23-1可以接触下面的下金属通路15。第一和第二初始金属线23-1和23-2中的每个可以具有在第一水平方向X上的宽度，该宽度随着在垂直方向Z上离下金属通路15的距离增加而减小。
参照图13，可以去除第一掩模图案21m，然后可以在第一和第二初始金属线23-1和23-2上形成平坦化层23p。平坦化层23p可以填充第一和第二初始金属线23-1和23-2之间的空间。可以在平坦化层23p以及第一和第二初始金属线23-1和23-2上形成第二掩模图案23m。第二掩模图案23m可以暴露第二初始金属线23-2的上表面。平坦化层23p可以包括绝缘材料(例如，诸如旋涂玻璃绝缘体的可流动绝缘材料)。
参照图8和图14，可以使用第二掩模图案23m作为蚀刻掩模来蚀刻第一初始金属线23-1的上部，从而形成第一下金属线27-1和上金属通路25(框230)。在蚀刻第一初始金属线23-1的同时，也可以蚀刻第二初始金属线23-2的上部，从而形成第二下金属线27-2。
参照图15，可以去除平坦化层23p和第二掩模图案23m以暴露第一和第二下金属线27-1和27-2以及上金属通路25，然后可以形成第二粘合层26和第二绝缘层24。第二粘合层26可以在下金属线27-1和27-2的侧表面以及上金属通路25的侧表面上具有均匀的厚度。可以去除形成在上金属通路25的上表面上的第二粘合层26的一部分，并且第二粘合层26可以暴露上金属通路25的上表面。
再次参照图3A和图8，可以在上金属通路25上形成上金属线37(框240)。例如，可以在上金属通路25上形成第二蚀刻停止层32和第三绝缘层34，然后可以在第二蚀刻停止层32和第三绝缘层34中形成第二开口。可以在第二开口中形成扩散阻挡层36和上金属线37。
图16是沿图2中的线A-A截取的截面图，示出了根据一些实施方式的形成图4和图5中的集成电路器件的方法。参照图16，在执行参照图9至图12描述的工艺之后，可以执行额外的蚀刻工艺，以蚀刻下金属通路15的边缘部分和由第一初始金属线23-1暴露的第一粘合层16的一部分，从而形成空腔18。在一些实施方式中，额外的蚀刻工艺可以是用于形成第一初始金属线23-1的蚀刻工艺的过蚀刻步骤，其在第一初始金属线23-1完全形成之后进一步执行。空腔18在垂直方向Z上的厚度可以是下金属通路15在垂直方向Z上的厚度的约10％至约30％。在蚀刻下金属通路15的边缘部分时，第一初始金属线23-1可以用作蚀刻掩模，因此第一初始金属线23-1的侧表面和下金属通路15的侧表面可以形成平坦表面。在形成空腔18之后，可以执行参照图13至图15描述的工艺。
图17是沿图2中的线A-A截取的截面图，示出了根据一些实施方式的形成图6和图7中的集成电路器件的方法。参照图17，在形成图9中的结构之后，可以在第一开口13中形成下金属通路15，然后可以在下金属通路15和第一绝缘层14上形成第一粘合层16。在形成图17中的结构之后，可以执行类似于参照图11至图15描述的工艺。
在这里参考附图描述了示例实施方式。在不脱离本公开的精神和教导的情况下，许多不同的形式和实施方式是可能的，因此本公开不应被解释为限于这里阐述的示例实施方式。更确切地，提供这些示例实施方式以使得本公开将是彻底和完整的，并将本公开的范围传达给本领域技术人员。在附图中，为了清楚起见，层和区域的尺寸和相对尺寸可能被放大。相同的附图标记始终指代相同的元件。
本发明构思的示例实施方式在这里参照截面图或平面图进行描述，截面图或平面图是示例实施方式的中间结构的示意图和理想化实施方式的示意图。照此，由于例如制造技术和/或公差，与图示形状的变化是可以预期的。因此，本发明构思的示例实施方式不应被解释为限于在这里示出的特定形状，而是包括例如由制造导致的形状偏差。
除非另有定义，否则在这里使用的所有术语(包括技术和科学术语)的具有与本发明构思所属领域的普通技术人员通常理解的含义相同的含义。还将进一步理解的是，术语，诸如在常用词典中定义的那些术语，应被解释为具有与它们在相关领域的背景中的含义一致的含义，并且除非在这里明确地如此定义，将不以理想化或过于正式的意义来解释。
在这里使用的术语仅用于描述特定实施方式，不旨在限制本发明构思。如这里使用的，单数形式“一个”、“一”和“该”旨在也包括复数形式，除非上下文清楚地另外指出。还将理解，当在本说明书中使用时，术语“包含”、“包含……的”、“包括”和/或“包括……的”表明所述及的特征、步骤、操作、元件和/或组件的存在，但是不排除一个或更多个其它特征、步骤、操作、元件、组件和/或其组的存在或添加。如在这里使用的，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。
将理解，当元件被称为“联接”到另一元件、“连接”到另一元件或“响应”于另一元件或“在”另一元件“上”时，其可以直接联接到另一元件、直接连接到另一元件或直接响应于另一元件或直接在另一元件上，或也可以存在中间元件。相反，当元件被称为“直接联接”到另一元件、“直接连接”到另一元件或“直接响应”于另一元件或者“直接在”另一元件上时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或更多个相关列出项目的任何和所有组合。此外，符号“/”(例如，当在术语“源极/漏极”中使用时)将被理解为等同于术语“和/或”。
将理解，尽管术语“第一”、“第二”等可以在这里用来描述各种元件，但是这些元件不应受这些术语限制。这些术语仅用于区分一个元件和另一元件。因此，在不脱离所呈现的实施方式的教导的情况下，第一元件可以被称为第二元件。
在这里结合以上说明和附图，已经公开了许多不同的实施方式。将理解，字面上描述和说明这些实施方式的每个组合和子组合将是过度重复和混淆的。因此，包括附图在内的本说明书应被解释为构成对在这里描述的实施方式的所有组合和子组合以及制造和使用它们的方式和过程的完整书面描述，并且应支持对任何这种组合或子组合的权利要求。
应注意，在一些替代实施中，在这里的流程图框中注明的功能/动作可以不按流程图中注明的顺序发生。例如，连续示出的两个框实际上可以基本上同时执行，或者框有时可以以相反的顺序执行，这取决于所涉及的功能/动作。此外，流程图和/或框图的给定框的功能可以分成多个框，和/或流程图和/或框图的两个或更多个框的功能可以至少部分集成。最后，在不脱离本发明构思的范围的情况下，可以在所示的框之间添加/插入其它框，和/或可以省略框/操作。
以上公开的主题应视为说明性的，而非限制性的，所附权利要求旨在涵盖所有这样的修改、改进和其它实施方式，这些修改、改进和其它实施方式落入发明构思的真实精神和范围内。因此，在法律允许的最大程度上，该范围将由以下权利要求及其等同物的最广泛的可允许的解释来确定，而不应受到前述详细描述约束或限制。
相关申请的交叉引用
本申请要求2022年4月28日在美国专利及商标局(USPTO)提交的发明名称为“VIASCHEMES AND METHODS OF FORMING THE SAME(通路方案及其形成方法)”的美国临时申请第63/335,868号和2022年4月27日在USPTO提交的发明名称为“SELF-ALIGNED RECESSEDCONTACT FOR SUBTRACTIVE RUTHENIUM(用于减成钌的自对准凹陷接触)”的美国临时申请第63/335,348号的优先权，其公开内容通过引用整体合并于此。

Claims (20)

1.一种集成电路器件，包括：
下金属通路；
上金属通路；
下金属线，包括接触所述下金属通路的下表面和接触所述上金属通路的上表面；以及
上金属线，在所述上金属通路上，
其中所述上金属通路位于所述下金属线和所述上金属线之间，以及
其中所述下金属通路、所述下金属线和所述上金属通路中的每个包括钌(Ru)或钼(Mo)。
2.根据权利要求1所述的集成电路器件，其中，所述下金属通路和所述下金属线中的每个是整体式层。
3.根据权利要求1所述的集成电路器件，其中，所述下金属通路和所述下金属线之间的界面没有氮。
4.根据权利要求1所述的集成电路器件，其中，所述下金属通路、所述下金属线和所述上金属通路中的每个由Ru或Mo组成。
5.根据权利要求1所述的集成电路器件，其中，所述下金属线是整体式层的下部，所述上金属通路是所述整体式层的上部。
6.根据权利要求5所述的集成电路器件，其中，所述整体式层的宽度随着离所述下金属通路的距离增加而减小。
7.根据权利要求1所述的集成电路器件，其中，所述下金属通路的上表面的边缘部分包括凹槽。
8.根据权利要求7所述的集成电路器件，进一步包括位于所述凹槽中的绝缘粘合层。
9.一种集成电路器件，包括：
金属线；和
包括上表面的金属通路，其中所述上表面的中间部分接触所述金属线，以及所述上表面的边缘部分朝向所述金属通路的下表面凹陷，在所述边缘部分中产生凹槽。
10.根据权利要求9所述的集成电路器件，其中，所述金属线的侧表面和所述凹槽的侧表面形成平坦表面。
11.根据权利要求9所述的集成电路器件，进一步包括接触所述金属线的侧表面和所述凹槽的侧表面的绝缘粘合层。
12.根据权利要求11所述的集成电路器件，其中，所述绝缘粘合层包括硅和氮。
13.根据权利要求9所述的集成电路器件，进一步包括：
下绝缘层，其中所述金属通路在所述下绝缘层中；和
上绝缘层，其中所述金属线在所述上绝缘层中，
其中空腔被所述金属通路的所述上表面的所述边缘部分、所述下绝缘层和所述上绝缘层围绕。
14.根据权利要求9所述的集成电路器件，其中，所述金属线和所述金属通路中的每个包括钌(Ru)或钼(Mo)。
15.根据权利要求9所述的集成电路器件，进一步包括在所述金属线和所述金属通路之间的导电粘合层。
16.一种形成集成电路器件的方法，所述方法包括：
形成包括下绝缘层和在所述下绝缘层中的下金属通路的下结构；
在所述下结构上形成金属层，所述金属层接触所述下金属通路；
蚀刻所述金属层，从而形成初始金属线；
蚀刻所述初始金属线的上部，从而形成接触所述下金属通路的下金属线和从所述下金属线突出的上金属通路；以及
在所述上金属通路上形成上金属线，
其中所述下金属通路和所述金属层中的每个包括钌(Ru)或钼(Mo)。
17.根据权利要求16所述的方法，其中所述下金属通路和所述金属层中的每个是整体式层。
18.根据权利要求16所述的方法，其中所述下金属通路和所述金属层中的每个由Ru或Mo组成。
19.根据权利要求16所述的方法，进一步包括蚀刻所述下金属通路的一部分，从而在所述下金属通路的上表面中形成凹槽。
20.根据权利要求16所述的方法，其中，形成所述下结构包括：
形成包括开口的所述下绝缘层；
在所述下绝缘层上和所述开口中形成粘合层；以及
在所述粘合层上和所述开口中形成所述下金属通路。
CN202310174654.5A 2022-04-27 2023-02-27 包括通路的集成电路器件及其形成方法 Pending CN116960100A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US63/335,348 2022-04-27
US63/335,868 2022-04-28
US17/822,246 2022-08-25
US17/822,246 US20230352399A1 (en) 2022-04-27 2022-08-25 Integrated circuit devices including a via and methods of forming the same

Publications (1)

Publication Number Publication Date
CN116960100A true CN116960100A (zh) 2023-10-27

Family

ID=88446725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310174654.5A Pending CN116960100A (zh) 2022-04-27 2023-02-27 包括通路的集成电路器件及其形成方法

Country Status (1)

Country Link
CN (1) CN116960100A (zh)

Similar Documents

Publication Publication Date Title
CN109478534B (zh) 纳米尺度的半导体器件的气隙间隔物构造
CN107026201B (zh) 半导体装置及其制造方法
CN111968969A (zh) 集成电路器件及其制造方法
CN108257944B (zh) 半导体器件及其制造方法
US10840181B2 (en) Semiconductor device and a method for fabricating the same
US20070046421A1 (en) Structure and method for forming thin film resistor with topography controlled resistance density
US8284017B2 (en) Structure having substantially parallel resistor material lengths
CN109166836A (zh) 半导体器件和制造方法
CN100568500C (zh) 半导体结构制造方法和其制造的半导体结构
CN116960100A (zh) 包括通路的集成电路器件及其形成方法
EP4270474A1 (en) Integrated circuit devices including a via and methods of forming the same
CN105826361A (zh) 半导体器件及其制造方法
CN115732552A (zh) 具有内外间隔物的横向双极型晶体管结构及其形成方法
CN212182320U (zh) 半导体结构
US7812388B2 (en) Deep trench capacitor and method of making same
CN113284847A (zh) 半导体器件及其制造方法
US20230369111A1 (en) Integrated circuit devices including metal structures having a curved interface and methods of forming the same
US7694262B2 (en) Deep trench capacitor and method of making same
US8513780B2 (en) Semiconductor device having inter-level dielectric layer with hole-sealing and method for manufacturing the same
US20090273090A1 (en) Semiconductor device and method for manufacturing the same
TWI812241B (zh) 製造半導體裝置的方法及半導體裝置
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
CN116093150A (zh) 具有水平宽度变化的基极层的横向双极型晶体管结构及其形成方法
CN115206882A (zh) 制造半导体装置的方法
CN116525442A (zh) 半导体器件和制造半导体结构的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication