CN115732552A - 具有内外间隔物的横向双极型晶体管结构及其形成方法 - Google Patents

具有内外间隔物的横向双极型晶体管结构及其形成方法 Download PDF

Info

Publication number
CN115732552A
CN115732552A CN202211035142.2A CN202211035142A CN115732552A CN 115732552 A CN115732552 A CN 115732552A CN 202211035142 A CN202211035142 A CN 202211035142A CN 115732552 A CN115732552 A CN 115732552A
Authority
CN
China
Prior art keywords
base layer
layer
adjacent
spacer
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211035142.2A
Other languages
English (en)
Inventor
亚历克斯·德里克森
J·L·莱蒙
王海艇
J·R·霍尔特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries US Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries US Inc filed Critical GlobalFoundries US Inc
Publication of CN115732552A publication Critical patent/CN115732552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6625—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7317—Bipolar thin film transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

本公开的实施例提供了具有内外间隔物的横向双极型晶体管结构和相关方法。横向双极型晶体管结构可以具有位于绝缘体上方的发射极/集电极E/C层。E/C层具有第一掺杂类型。第一基极层位于绝缘体上且邻近E/C层。第一基极层具有与第一掺杂类型相反的第二掺杂类型。第二基极层位于第一基极层上且具有第二掺杂类型。第二基极层的掺杂浓度大于第一基极层的掺杂浓度。内间隔物位于E/C层上且邻近第二基极层。外间隔物位于E/C层上且邻近内间隔物。

Description

具有内外间隔物的横向双极型晶体管结构及其形成方法
技术领域
本公开涉及双极型晶体管。
背景技术
本公开涉及双极型晶体管。目前的技术是诸如逻辑门、双极型晶体管、场效应晶体管(FET)和电容器的某些微型器件的原子级缩放。具有数百万个此类器件的电路芯片很常见。双极型晶体管的结构限定了它在工作期间的若干特性。传统集成电路可以采用竖直(vertical)双极型晶体管或其他类型的双极型晶体管，但是这些类型的器件可能具有较高的成本和/或不满足某些要求的操作参数。改进双极型晶体管的电行为可以提供器件的相关改进。
发明内容
本公开的说明性方面被设计为解决本文描述的问题和/或未讨论的其他问题。
本公开的实施例提供了一种横向双极型晶体管结构，包括：位于绝缘体上方的发射极/集电极(E/C)层，所述E/C层具有第一掺杂类型；第一基极层，其位于所述绝缘体上且邻近所述E/C层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；第二基极层，其位于所述第一基极层上且具有所述第二掺杂类型，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度；内间隔物(spacer)，其位于所述E/C层上且邻近所述第二基极层；以及外间隔物，其位于所述E/C层上且邻近所述内间隔物。
本公开的其他实施例提供了一种横向双极型晶体管结构，包括：位于绝缘体上方的发射极/集电极(E/C)层，所述E/C层具有第一掺杂类型；第一基极层，其位于所述绝缘体上且邻近所述E/C层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；第二基极层，其位于所述第一基极层上且具有所述第二掺杂类型，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度，所述第二基极层包括：下部，其具有相对于所述内间隔物的第一水平宽度，以及上部，其具有相对于所述内间隔物的大于所述第一水平宽度的第二水平宽度；内间隔物，其位于所述E/C层上且邻近所述第二基极层；以及外间隔物，其位于所述E/C层上且邻近所述内间隔物。
本公开的另外方面提供了一种形成横向双极型晶体管结构的方法，所述方法包括：形成位于绝缘体上方的发射极/集电极(E/C)层，所述E/C层具有第一掺杂类型；形成位于所述绝缘体上且邻近所述E/C层的第一基极层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；形成位于所述第一基极层上且具有所述第二掺杂类型的第二基极层，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度；形成位于所述E/C层上且邻近所述第二基极层的内间隔物；以及形成位于所述E/C层上且邻近所述内间隔物的外间隔物。
附图说明
通过以下结合描绘本公开各种实施例的附图进行的对本公开各方面的详细描述时，将更容易理解本公开的这些和其他特征，其中：
图1提供了根据本公开的实施例的待处理的初始结构的截面图。
图2提供了根据本公开的实施例的形成基极结构(base structure)的截面图。
图3提供了根据本公开的实施例的在基极结构上形成氮化物帽的截面图。
图4提供了根据本公开的实施例的形成基极层的截面图。
图5提供了根据本公开的实施例的形成E/C层的截面图。
图6提供了根据本公开的实施例的形成层级间电介质(ILD)层的截面图。
图7提供了根据本公开的实施例的在基极层上方形成开口的截面图。
图8提供了根据本公开的实施例的形成外基极的截面图。
图9提供了根据本公开的实施例的形成到横向双极型晶体管结构的接触的截面图。
图10提供了根据本公开的实施例的形成具有竖直锥形(tapered)侧壁的内间隔物的截面图。
图11提供了根据本公开的实施例的邻近竖直锥形侧壁形成外基极的截面图。
图12提供了根据本公开的实施例的横向双极型晶体管结构和具有竖直锥形侧壁的内间隔物的截面图。
图13提供了根据本公开的实施例的使一组内间隔物凹陷的截面图。
图14提供了根据本公开的实施例的形成T形外基极的截面图。
图15提供了根据本公开的实施例的具有T形外基极的横向双极型晶体管结构的截面图。
请注意，本公开的附图不一定按比例绘制。附图仅旨在描绘本公开的典型方面，因此不应视为限制本公开的范围。在附图中，相似的标号表示附图之间的相似元素。
具体实施方式
在下面的描述中，参考了形成本发明一部分的附图，并且其中以图示的方式示出了可以实践本教导的特定示例性实施例。这些实施例的描述足够详细以使本领域技术人员能够实践本教导，应当理解，在不脱离本教导的范围的情况下，可以使用其他实施例并且可以进行更改。因此，以下描述仅是说明性的。
将理解，当诸如层、区域或衬底的元素被称为位于另一元素“上”或“上方”时，它可以直接地位于另一元素上、或者也可以存在中间元素。与此形成对比，当元素被称为“直接位于另一元素上”或“直接位于另一元素上方”时，不存在任何中间元素。还应当理解，当一个元素被称为“被连接”或“被耦接”到另一元素时，它可以被直接地连接或耦接到另一元素、或者可以存在中间元素。与此形成对比，当一个元素被称为“被直接连接”或“被直接耦接”到另一元素时，不存在任何中间元素。
说明书中对本公开的“一个实施例”或“实施例”及其的其他变型的提及意味着结合该实施例描述的特定特征、结构、特性等被包括在本公开的至少一个实施例中。因此，短语“在一个实施例中”或“在实施例中”以及出现在说明书各处的任何其他变型不一定都指同一实施例。应当理解，例如在“A/B”、“A和/或B”以及“A和B中的至少一者”的情况下使用“/”、“和/或”和“至少一者”中的任一者旨在包含仅选择第一个列出的选项(a)、或仅选择第二个列出的选项(B)、或同时选择这两个选项(A和B)。作为其他示例，在“A、B和/或C”和“A、B和C中的至少一者”的情况下，这些短语旨在包含仅选择第一个列出的选项(A)、或仅选择第二个列出的选项(B)、或仅选择第三个列出的选项(C)、或仅选择第一个和第二个列出的选项(A和B)、或仅选择第一个和第三个列出的选项(A和C)、或仅选择第二个和第三个列出的选项(B和C)、或选择所有这三个选项(A和B和C)。如本领域普通技术人员显而易见的，该情况可扩展用于所列出的许多项。
本公开的实施例提供了一种具有内间隔物和外间隔物的横向双极型晶体管结构。该横向双极型晶体管结构可以包括位于绝缘体上方的半导体材料的发射极/集电极(E/C)层。E/C层可以具有第一掺杂类型，例如P型或N型。具有与E/C层相反的掺杂类型的第一基极层位于绝缘体上且邻近E/C层。具有与第一基极层相同掺杂类型的第二基极层位于第一基极层上。第二基极层具有比第一基极层更大的掺杂浓度，因此可以界定横向双极型晶体管结构的外基极(extrinsic base)。内间隔物位于E/C层上且邻近第二基极层，外间隔物位于E/C层上且邻近内间隔物。在该配置中，第一和第二基极层的水平宽度可以明显小于其他类型的横向双极型晶体管结构。
诸如本公开的实施例中的那些的双极结型晶体管(BJT)结构使用多个“P-N结”来操作。术语“P-N”是指具有不同导电类型(即，P型和N型)的两种相邻材料，导电类型可以通过相邻材料内的掺杂剂引发。当在器件中形成时，P-N结可以用作二极管。二极管是一种双端子元件，其行为不同于两个电接触点之间的导电或绝缘材料。具体而言，二极管在一个电压偏置方向(即，“正向”方向)上提供从一个接触到另一接触的高导电性，但在相反方向(即，“反向”方向)上几乎不提供导电性。在P-N结的情况下，二极管的正向和反向方向的取向取决于施加到一个或全部两个端子的材料组成上的偏置的类型和大小，这会影响势垒的大小。在两种半导体材料之间的结的情况下，势垒将沿着两种半导体材料之间的界面形成。
参考图1，示出了适于形成根据本公开的实施例的横向双极型晶体管结构的初步结构100(以下简称“结构”)。初步结构100可如本文所述被处理以产生一个或多个横向双极型晶体管结构。然而，应当理解，在其他实施例中，可以实施其他技术、工艺排序等以产生相同的双极型晶体管结构或类似的双极型晶体管结构。图1示出了具有包括例如一种或多种半导体材料的衬底102的结构100的截面图。衬底102可以包括但不限于硅、锗、硅锗(SiGe)、碳化硅或任何其他常见的IC半导体衬底。在SiGe的情况下，衬底102中的锗浓度可以不同于本文所述的其他基于SiGe的结构。衬底102的一部分或全部可以是应变的。例如，掺杂阱区104可以被包括在衬底102上或衬底102内以实现形成在衬底102上方的结构或部件的电偏置。掺杂阱区104可以具有与衬底102相同的掺杂剂类型(例如，P型掺杂)，但其中可以具有较高的掺杂浓度。
结构100可以包括用于将形成在衬底102上方的活性材料与其他区域和/或材料电气地分隔开的嵌入式元素。可选地，绝缘体106可以形成在掺杂阱区104和衬底102上方，例如通过形成电介质材料(例如，氧化物或氮化物绝缘材料)层，将衬底102或掺杂阱区104内的硅材料转换成更高电阻材料，例如多晶硅或非晶硅(poly-Si)，或通过其他技术形成。
半导体层108和掺杂半导体层110可以位于绝缘体106上，并且可以包括任何当前已知的或以后开发的半导体材料(例如，本文关于衬底102描述的任何半导体材料)。半导体层108和/或掺杂半导体层110可以通过硅和/或其他半导体材料在绝缘体106上的沉积和/或外延生长形成，并且可以具有预定掺杂类型，例如通过原位掺杂或在形成掺杂半导体层110期间掺杂。在一些情况下，半导体层108可以包括硅(例如，多晶硅)，而掺杂半导体层110可以包括硅锗(SiGe)。根据一个示例，半导体层108可以是未掺杂的或仅轻掺杂的，而掺杂半导体层110可以是更高掺杂的N型以提供用于最终横向双极型晶体管结构的基极端子的活性半导体材料。
绝缘体106可以水平地延伸遍及结构100，和/或可以选择性地形成在形成活性材料的位置下方，其示例在本文别处讨论。在其他实施方式中，绝缘体106可以包括氧掺杂以在衬底102上方形成电介质绝缘体或掩埋氧化物(“BOX”)层，以将半导体层108与衬底102电隔离。绝缘体106因此可以包括其他元素或分子，例如Ge、N或Si。不管如何具体化，绝缘体106的尺寸都可以尽可能地窄，以提供与上覆的(overlying)半导体材料(例如，半导体层108、掺杂半导体层110和在其上形成或由其形成的部件)更好的相互作用。在各种实施例中，绝缘体106可以具有至多约25纳米(nm)至约500nm的厚度。衬底102的一些部分(未示出)的上方可以不具有绝缘体106，和/或可以在衬底102上以不同的厚度形成多层绝缘体106。此外，各种导电粒子(“掺杂剂”)可以通过被称为衬底102的“预掺杂”的工艺被引入到衬底102中。
结构100(图1)可以包括一组沟槽隔离(TI)112。一个或多个TI 112可以通过形成和用诸如氧化物的绝缘材料填充沟槽(未标记)来制成。一个或多个TI 112将绝缘体106、半导体层108和掺杂半导体层110与任何邻近的材料区域水平隔离开。双极型晶体管结构的各个部分，包括其活性半导体材料和/或其他器件(如果适用)，可以形成在绝缘体106和被一个或多个TI 112隔离的掺杂半导体层110的部分上或由这些部分形成。根据一个示例，形成两个TI 112，其中绝缘体106、半导体层108和掺杂半导体层110水平地位于两个TI 112之间。一个或多个TI 112可以在活性材料形成在衬底102上方之前形成，但并非在所有实施方式中都必须如此。
每个TI 112可以由任何当前已知的或以后开发的用于提供电绝缘的物质形成，例如可以包括：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化的碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅酸盐玻璃(BPSG)、倍半硅氧烷、包括硅(Si)、碳(C)、氧(O)和/或氢(H)的原子的碳(C)掺杂氧化物(即，有机硅酸盐)、热固性聚亚芳基醚、旋涂含硅碳聚合物材料、近无摩擦碳(NFC)或它们的层。一个或多个TI112和掺杂半导体层110可以被平面化(例如，通过化学机械平面化或其他技术)，使得其一个或多个上表面彼此基本共面。
图2示出了根据本公开的实施例在掺杂半导体层110上形成基极组件(baseassembly)120，例如以允许随后或独立地处理掺杂半导体层110。基极组件120的形成可以包括在半导体层110的一部分上形成绝缘衬里(liner)122，以及在绝缘衬里122上形成多晶半导体124(例如，多晶Si)。多晶半导体124可以不形成最终双极型晶体管结构的一部分，并且可以形成为基极组件120内的占位材料，用于以后去除和替换为其他活性和/或绝缘材料。此外，本公开的实施例可以包括在绝缘衬里122和/或多晶半导体124的外表面上形成第一间隔层126。第一间隔层126可以被提供为形成在材料上表面上的一个或多个绝缘材料体，例如通过沉积、热生长等，以使随后形成在被覆盖材料上的材料与其他部件电绝缘和物理绝缘。根据一个示例，第一间隔层126可以具有形成为期望厚度的一种或多种氧化物绝缘体材料(例如，SiO2)。在这种情况下，第一间隔层126可替代地例如通过氧化多晶半导体124的暴露外表面以将其材料组成转化为氧化物绝缘体(例如，从多晶Si转化为二氧化硅(SiO2)或其他半导体氧化物)来形成。
图3示出了在第一间隔层126上和在其下方的掺杂半导体层110的一部分上形成第二间隔层128。第二间隔层128可以形成为与第一间隔层126大致相同的厚度，或任何其他期望的厚度。然而，第二间隔层128可以包括不同于第一间隔层126的绝缘材料层。例如，在第一间隔层126包括氧化物绝缘体的情况下，第二间隔层128可以包括一种或多种氮化物绝缘体(例如，SiN)。这两个间隔层可以协作以限制在后续处理中取代多晶半导体124而形成的任何后续活性半导体材料的水平宽度。此外，如本文别处所讨论的，间隔层126、128中的一者或全部两者可以被处理成内间隔物和外间隔物，用于横向双极型晶体管的发射极、基极和集电极端子的物理隔离和电隔离。
现在参考图4，本公开的实施例可以包括使用间隔层126、128作为掩模去除掺杂半导体层110的部分(图1-3)，以形成作为掺杂半导体层110的剩余部分的第一基极层130。掺杂半导体层110的局部去除例如可以包括施加预定量的湿蚀刻剂和/或对掺杂半导体层110的组成(例如SiGe)具有选择性的其他蚀刻化合物。这样的化合物例如可以包括氢氟酸(HF)、过氧酸和/或其他当前已知的或以后开发的湿蚀刻剂或选择性蚀刻剂。这样的蚀刻剂可以不去除任何显著量的半导体层108，因此可以保持绝缘体106和半导体层108的原始形状和尺寸。可以控制蚀刻剂的量，使得掺杂半导体层110的一部分在基极组件120下方保持完整，作为第一基极层130。此外，掺杂半导体层110被去除的区域可以在第一基极层130与一个或多个TI 112之间水平地界定一组开口132。开口132可以提供未用空间，在后续处理中，将在该未用空间中形成用于双极型晶体管结构的活性材料。
现在转向图5，进一步的处理可以包括在半导体层108上并且水平地在第一基极层130与一个或多个TI 112之间形成一组发射极/集电极(E/C)层140。E/C层140可以限定全部或部分活性双极型晶体管材料，用于双极型晶体管结构的发射极和集电极端子。E/C层140例如可以通过掺杂半导体材料的外延生长或沉积而形成在半导体层108的相应部分上。E/C层140可以包括与第一基极层108相同的材料组成(例如，掺杂的SiGe)，但是具有相反的掺杂类型(例如，当第一基极层108是P型掺杂的时，它们可以是N型掺杂的，反之亦然)。E/C层140附加地或替代地可以包括其他电活性半导体材料。E/C层140可以在半导体层108上方形成至期望厚度。在通过外延生长形成E/C层140的情况下，它们可以延伸到半导体层108上方的高度H1，该高度H1大于半导体层108上方的第一基极层130的高度H2。在这种情况下，间隔层126、128可以将每个E/C层140与基极组件120的多晶半导体124水平地分隔开。
在一些情况下，E/C层140的形成可能导致来自新形成的E/C层140的掺杂剂迁移到第一基极层130中。这种迁移可以部分地由一个或多个E/C层140中掺杂剂浓度高于第一基极层130而引起。在这种情况下，第一基极层130的几何轮廓可以水平地向内凹陷以进一步减小邻近E/C层140的第一基极层130的水平厚度。例如，由于相反类型的掺杂剂迁移到第一基极层130中，因此第一基极层130的侧壁可以呈现凹形轮廓(即，它具有沙漏(hourglass)形状)。
图5还示出了在一个或多个E/C层140上形成一组E/C硅化物层141。可以形成E/C硅化物层151以增强E/C层140和在其上形成的导体之间的导电性。硅化物层141可以通过在层140上形成导电金属(例如钴、钛、镍、铂或其他材料)、对金属进行退火以在层140的上表面上产生导电硅化物材料(例如，硅化钴、硅化钛等)，以及去除多余的导电金属来形成。可以形成硅化物层141以允许到上覆的接触的更强电耦合。
现在转向图6，该结构的进一步处理可以包括进一步修改基极组件120以形成额外的活性材料。这里，层级间电介质(ILD)层142可以通过在结构上沉积绝缘材料或以其他技术形成绝缘材料而形成在一个或多个TI112、多晶半导体124、一个或多个E/C层140等上方。附加金属化层(未示出)可以在中段制程和/或后段制程处理期间的后续处理中形成在ILD层142中。ILD层142可以包括任何当前已知的或以后开发的绝缘层，例如被包括在绝缘体106和/或一个或多个TI 112内的那些绝缘层。尽管ILD层142可能具有与这些材料相似或相同的组成，但它是由其他绝缘材料单独形成，并且ILD层142和其他这些材料之间的物理边界和/或界面可以存在于该结构中。
在ILD层142就位的情况下，进一步的处理可以包括将ILD层142与间隔层126、128(图2-5)一起平面化，以形成邻近多晶半导体124的内间隔物144和邻近内间隔物146的外间隔物146。间隔层126、128和ILD层142的平面化例如可以使用化学机械平面化(CMP)或其他可操作用于平面化结构上表面以使其具有单个水平上表面的工艺来实现。第一间隔层126的任何一个或多个剩余部分可界定内间隔物144，因此内间隔物144可具有与第一间隔物层126相同的组成，如本文别处所述。第二间隔层128的任何一个或多个剩余部分可以界定外间隔物146，因此可以具有与第二间隔物层128相同的组成。在一个示例中，内间隔物144可以包括氧化物绝缘体，而外间隔物146可以包括氮化物绝缘体。
现在转向图7，后续处理可以用用于最终横向双极型晶体管的基极端子的各种活性材料替代多晶半导体124(图2-6)。这里，可以去除多晶半导体124(例如，通过湿蚀刻剂和/或类似材料的选择性蚀刻)而不影响ILD层142或间隔物144、146，以在第一基极层130上方形成开口148。开口148可以邻近内间隔物144的一个或多个相应层，并且在一些情况下可以水平地位于内间隔物144的一个或多个相应层之间。开口148可以具有与多晶半导体124基本相同的水平宽度，因此开口148可以限定形成在其中的替代材料的尺寸和形状。此外，开口148的形成可以去除绝缘衬里122的一部分以暴露第一基极层130。
图8示出了在第一基极层130上形成附加的掺杂半导体材料以限定基极端子的剩余部分。可以通过在开口148(图7)内沉积和/或外延生长硅锗(SiGe)和/或其他半导体材料来形成第二基极层150。第二基极层150可选地可以具有与第一基极层130相同的掺杂类型(例如，两者都可以是掺杂的P型)。第二基极层150例如可以通过在第一基极层130上方选择性地生长硅材料来形成。第二基极层150可以具有比第一基极层130或半导体层108(其是电惰性的)更高的掺杂浓度。此外，第二基极层150的宽度可以约等于先前去除的多晶半导体124(图2-6)的宽度，并且在一些情况下，第二基极层150可以具有比第一基极层130更小的水平宽度。
在最终横向双极型晶体管结构中，第一基极层130可以限定轻掺杂的内基极(intrinsic base)区，而第二基极层150可以限定晶体管的高掺杂的外基极区。在一些情况下，第一基极层130可以仅邻近一个或多个E/C层140，第二基极层150可以仅邻近一个或多个内间隔物144。第二基极层150中较高的掺杂浓度可以增加第二基极层150和任何上覆的接触之间的导电性，以控制通过横向双极型晶体管结构的电流流动。另外，可以以与E/C硅化物层141基本相同的方式在第二基极层150上形成基极硅化物层151，如图8和本文别处所讨论的。
参考图9，后续处理可以包括在ILD层142上形成附加ILD层152，以使先前讨论的活性半导体材料与上覆结构和/或线电绝缘。在一些情况下，附加ILD层152可以与ILD层142连续，从而在层142、152之间看不到物理界面。为了将E/C层140电耦接到上覆层和/或结构，可以在一个或多个ILD层142、152内形成到E/C层140(例如，经由E/C硅化物层141)的一组E/C接触154。类似地，可以在一个或多个ILD层142、152内在第二基极层150上(例如，经由E/C硅化物层141)形成一组基极接触156。
本公开的实施例提供横向双极型晶体管结构160，其中第二基极层150位于第一基极层130上且邻近内外间隔物146、146。形成邻近内间隔物144和/或在内间隔物144之间的第二基极层150，其中一个或多个外间隔物146邻近一个或多个内间隔物144，这将限制第二基极层150的水平宽度，即，它不能比其下方的第一基极层130宽。这种尺寸的减小可有助于双极型晶体管结构160的速度和可靠性，同时还允许它在比传统双极型晶体管结构更小的表面积内形成。此外，一个或多个E/C层140可以部分地位于外间隔物146下方，或者甚至在其与第一基极层130的界面处位于内间隔物144的部分下方。在该配置中，第二基极层150仍可以具有比第一基极层130大的掺杂浓度，因此，可以分别在第二基极层150和第一基极层130内限定外基极区和内基极区。此外，内间隔物144和外间隔物146的位置和尺寸可防止电路径直接形成在一个或多个E/C层140与第二基极层150之间。
在横向双极型晶体管结构160中，E/C层140可以包括邻近第一基极层130的下部140a和邻近外间隔物146的上部140b。由于存在上部140b，E/C层140可以具有在半导体层108上方的高度H1，该高度H1大于在半导体层108上方的第一基极层130的高度H2。因此，E/C层140可以高于第一基极层130，即使在半导体层108上方的E/C层140的高度H1不大于在半导体层108上方的第一和第二基极层130、150的组合高度。在上部140b的一些区域中，内外间隔物146、146可以是水平位于E/C层140和第二基极层150之间的仅有材料。为了提供该配置，内间隔物144和/或外间隔物146可以在第二基极层150和外间隔物146之间具有基本均匀的水平宽度(即，它们可以是基本矩形的)。
转向图10并参考图7，根据本公开的另外的方法可以产生具有例如不同于外间隔物146(图8)的非矩形形状、非均匀宽度和/或其他轮廓的其他间隔物。例如，如图10所示，本公开的实施例可以包括去除部分内间隔物144(图7)以在开口148内形成倒角的(chamfered)内间隔物164。为了去除部分内间隔物144，可以在ILD层142上形成掩模166，并且外间隔物146和/或内间隔物144可以接触对其组成物有选择性的蚀刻剂(例如，氧化物选择性蚀刻剂)。当从内间隔物144上方应用这种蚀刻剂和/或其他去除技术时，在开口148的下部中去除的间隔物材料将少于在其上部中去除的间隔物材料。所得到的倒角的内间隔物164可以在其上表面处最薄且在其下表面处最厚，使得倒角的内间隔物164包括邻近开口148的竖直锥形侧壁和邻近外间隔物146的非锥形侧壁。
前进到图11和12，以截面图示出了附加处理。图11示出了形成第二间隔层150和基极硅化物151，图12示出了形成横向双极型晶体管160的剩余部分。在该阶段，可以去除掩模166(图10)并且以与其他实施例基本相同的方式继续处理，但是将内间隔物144修改为倒角的内间隔物164。在这种情况下，第二基极层150可以在其位于基极硅化物151下方的上表面处水平最宽，而在其与第一基极层130的界面处水平最薄。也就是，第二基极层150的宽度可以相对于在第一基极层130上方的高度逐渐增加。在横向双极型晶体管结构160中，倒角的内间隔物164也可以基本保留邻近第二基极层150的竖直锥形侧壁和邻近外间隔物164的非锥形侧壁。除其他外，使用倒角的内间隔物164还允许通过基极硅化物151在基极接触与第二基极层150之间的更强导电性，同时在第二基极层150和第一基极层130之间的界面处保持有利地减小的宽度。
转向图13并参考图7，本公开的另外的实施方式可以包括使内间隔物144凹陷以在开口148内形成凹陷的(recessed)内间隔物168。与本文讨论的其他操作一样，内间隔物144可以(例如，通过就位的掩模166)被选择性地处理，并且可以去除内部分间隔物144，使得仅仅内间隔物144的一部分保留在第一基极层130上作为凹陷的内间隔物168。凹陷的内间隔物168可以例如通过向下蚀刻(例如，反应离子蚀刻(RIE))内间隔物144材料以暴露开口148中外间隔物146的一个或多个相邻侧壁而形成。一旦形成凹陷的内间隔物168，开口148的上部可以在邻近一个或多个外间隔物146处更宽，并且开口148的下部可以在邻近一个或多个凹陷的内间隔物168处更薄。在这种情况下，开口148可以是基本T形。尽管一个或多个凹陷的内间隔物168被示例性地示出为基本矩形的，但一个或多个凹陷的内间隔物168可以具有竖直锥形侧壁和/或本文所述的其他间隔物配置的特征。
前进到图14和15，以截面图示出了附加处理。图14示出了形成第二间隔层150和基极硅化物151，图15示出了形成横向双极型晶体管160的剩余部分。可以在形成凹陷的内间隔物168之后实施其他处理。掩模166(图10)可以从ILD层142去除，并且横向双极型晶体管结构160的剩余部分可以基本上如本文所讨论的那样形成。由于形成凹陷的内间隔物168，第二基极层150可以包括邻近凹陷的内间隔物168的下部150a以及邻近外间隔物146且位于凹陷的内间隔物168上方的上部150b。由于第一基极层150上方凹陷的内间隔物168的高度较小，因此第二基极层150的上部150b可以在水平上宽于第二基极层150的下部150b。也就是，第二基极层150的宽度可以分段(piecewise)限定(即，它在预定点处从较小宽度增加到较大宽度)。在这种情况下，第二基极层150可以为基本T形。然而，在凹陷的内间隔物168包括锥形侧壁的实施例中，第二基极层150的水平宽度可以在凹陷的内间隔物168上方具有更大的水平宽度之前相对于高度逐渐增加。与具有倒角的内间隔物164的其他实施方式(图10-12)一样，凹陷的内间隔物168的使用可以允许通过基极硅化物151在基极接触和第二基极层150之间的更强导电性，同时在第二基极层150和第一基极层130之间的界面处保持有利地减小的宽度。
本公开的实施例可以提供若干技术优势。横向双极型晶体管结构160包括第二基极层150，该第二基极层150具有有利地不宽于第一基极层130的水平宽度，并且其中一个或多个E/C层140的下部140a可以在外间隔物和/或内间隔物146、144下方延伸。多个间隔物144、146的使用可以限制第二基极层150的尺寸，同时还可选地允许更宽地耦接到基极硅化物151，且同时允许与第一基极层130的更窄物理界面。本公开的实施例可以允许内外间隔物146、146成为第二基极层150与一个或多个E/C层140之间的仅有绝缘材料，从而允许E/C层140进一步延伸到诸如半导体层108的下伏(underlying)材料上方。本公开的这些和其他特征可以提供对增益和操作频率的改进，例如由于增加的电子迁移率。可以使用现有的CMOS处理技术和/或掩模材料来实现本公开的实施例。
如上所述的方法和结构用于集成电路芯片的制造。所得到的集成电路芯片可以由制造商以原始晶圆形式(即，作为具有多个未封装芯片的单个晶圆)，作为裸芯或以封装形式分发。在后一种情况下，芯片以单芯片封装(例如塑料载体，其引线固定到主板或其它更高级别的载体)或多芯片封装(例如陶瓷载体，其具有表面互连和/或掩埋互连)的形式被安装。在任何情况下，芯片然后与其它芯片、分立电路元件和/或其它信号处理器件集成，作为(a)中间产品(例如主板)或(b)最终产品的一部分。最终产品可以是包括集成电路芯片的任何产品，从玩具和其它低端应用到具有显示器、键盘或其它输入设备以及中央处理器的高级计算机产品。
本文中使用的术语仅用于描述特定实施例的目的，并不旨在限制本公开。如本文所使用的，单数形式“一”、“一个”和“该”也旨在包括复数形式，除非上下文另有明确说明。将进一步理解，当在本说明书中使用时，术语“包括”和/或“包含”规定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其它特征、整体、步骤、操作、元件、部件和/或它们构成的组的存在或者添加。“可选的”或“可选地”表示随后描述的事件或情况可能发生或可能不发生，并且该描述包括事件发生的情况和事件不发生的情况。
在整个说明书和权利要求书中使用的近似语言可以被用于修饰任何定量表示，该定量表示可以允许在不导致其相关的基本功能变化的情况下改变。因此，由诸如“约”、“近似”和“基本上”之类的一个或多个术语修饰的值不限于指定的精确值。在至少一些情况下，近似语言可以对应于用于测量值的仪器的精度。在本文以及整个说明书和权利要求书中，范围限制可以被组合和/或互换，这样的范围被识别并且包括含在其中的所有子范围，除非上下文或语言另有说明。应用于范围的特定值的“近似”适用于两个值，并且除非另外取决于测量值的仪器的精度，否则可指示所述值的+/-10％。
以下权利要求中的所有装置或步骤加功能元件的对应结构、材料、动作和等同物旨在包括结合具体要求保护的其它要求保护的要素执行功能的任何结构、材料或动作。已经出于说明和描述的目的给出了对本公开的描述，但是该描述并不旨在是穷举的或将本公开限制于所公开的形式。在不脱离本公开的范围和精神的情况下，许多修改和变化对于本领域的普通技术人员将是显而易见的。选择和描述实施例是为了最好地解释本公开的原理和实际应用，并且使本领域的其他技术人员能够理解本公开的具有适合于预期的特定用途的各种修改的各种实施例。

Claims (20)

1.一种横向双极型晶体管结构，包括：
位于绝缘体上方的发射极/集电极E/C层，所述E/C层具有第一掺杂类型；
第一基极层，其位于所述绝缘体上且邻近所述E/C层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；
第二基极层，其位于所述第一基极层上且具有所述第二掺杂类型，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度；
内间隔物，其位于所述E/C层上且邻近所述第二基极层；以及
外间隔物，其位于所述E/C层上且邻近所述内间隔物。
2.根据权利要求1所述的横向双极型晶体管结构，其中，所述内间隔物包括：邻近所述第二基极层的竖直锥形侧壁和邻近所述外间隔物的非锥形侧壁。
3.根据权利要求1所述的横向双极型晶体管结构，其中，所述第二基极层包括：
下部，其具有第一水平宽度，以及
上部，其具有大于所述第一水平宽度的第二水平宽度，其中，所述上部位于所述内间隔物上且邻近所述外间隔物。
4.根据权利要求3所述的横向双极型晶体管结构，其中，所述第一基极层相对于所述内间隔物的水平宽度小于所述第二基极层的所述上部相对于所述内间隔物的水平宽度。
5.根据权利要求1所述的横向双极型晶体管结构，其中，所述E/C层包括：邻近所述第一基极层的下部和邻近所述外间隔物的上部。
6.根据权利要求1所述的横向双极型晶体管结构，其中，所述内间隔物包括：位于所述第二基极层和所述外间隔物之间的基本均匀的水平宽度。
7.根据权利要求1所述的横向双极型晶体管结构，其中，所述内间隔物包括氧化物绝缘体，所述外间隔物包括氮化物绝缘体。
8.一种横向双极型晶体管结构，包括：
位于绝缘体上方的发射极/集电极E/C层，所述E/C层具有第一掺杂类型；
第一基极层，其位于所述绝缘体上且邻近所述E/C层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；
第二基极层，其位于所述第一基极层上且具有所述第二掺杂类型，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度，所述第二基极层包括：
下部，其具有在所述第一基极层上方的第一水平宽度，以及
上部，其具有在所述第一基极层上方的大于所述第一水平宽度的第二水平宽度；
内间隔物，其位于所述E/C层上且邻近所述第二基极层；以及
外间隔物，其位于所述E/C层上且邻近所述内间隔物。
9.根据权利要求8所述的横向双极型晶体管结构，其中，所述内间隔物包括：邻近所述第二基极层的竖直锥形侧壁和邻近所述外间隔物的非锥形侧壁。
10.根据权利要求8所述的横向双极型晶体管结构，其中，所述第一基极层的水平宽度小于所述第二基极层的所述上部的水平宽度。
11.根据权利要求8所述的横向双极型晶体管结构，其中，所述上部包括：位于所述内间隔物的上表面上的下表面，以及邻近所述外间隔物的侧壁。
12.根据权利要求8所述的横向双极型晶体管结构，其中，所述E/C层包括：邻近所述第一基极层的下部和邻近所述外间隔物的上部。
13.根据权利要求8所述的横向双极型晶体管结构，其中，所述第二基极层为基本T形。
14.根据权利要求8所述的横向双极型晶体管结构，其中，所述内间隔物包括氧化物绝缘体，所述外间隔物包括氮化物绝缘体。
15.一种形成双极型晶体管结构的方法，所述方法包括：
形成位于绝缘体上方的发射极/集电极E/C层，所述E/C层具有第一掺杂类型；
形成位于所述绝缘体上且邻近所述E/C层的第一基极层，其中，所述第一基极层具有与所述第一掺杂类型相反的第二掺杂类型；
形成位于所述第一基极层上且具有所述第二掺杂类型的第二基极层，其中，所述第二基极层的掺杂浓度大于所述第一基极层的掺杂浓度；
形成位于所述E/C层上且邻近所述第二基极层的内间隔物；以及
形成位于所述E/C层上且邻近所述内间隔物的外间隔物。
16.根据权利要求15所述的方法，其中，形成所述内间隔物包括：形成邻近所述第二基极层的所述内间隔物的竖直锥形侧壁和邻近所述外间隔物的所述内间隔物的非锥形侧壁。
17.根据权利要求15所述的方法，其中，形成所述第二基极层包括：
在所述第一基极层上形成具有第一水平宽度的所述内间隔物的下部，以及
形成位于所述内间隔物的下部上且邻近所述外间隔物的所述内间隔物的上部，所述上部具有大于所述第一水平宽度的第二水平宽度。
18.根据权利要求15所述的方法，其中，形成所述E/C层包括：
形成邻近所述第一基极层的所述E/C层的下部；以及
形成邻近所述外间隔物的所述E/C层的上部。
19.根据权利要求15所述的方法，其中，所述内间隔物包括：位于所述第二基极层和所述外间隔物之间的基本均匀的水平宽度。
20.根据权利要求15所述的方法，其中，形成所述内间隔物包括形成氧化物绝缘体，并且其中，形成所述外间隔物包括形成氮化物绝缘体。
CN202211035142.2A 2021-08-27 2022-08-26 具有内外间隔物的横向双极型晶体管结构及其形成方法 Pending CN115732552A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202163237826P 2021-08-27 2021-08-27
US63/237826 2021-08-27
US202163244488P 2021-09-15 2021-09-15
US63/244488 2021-09-15
US17/457,325 US11888050B2 (en) 2021-08-27 2021-12-02 Lateral bipolar transistor structure with inner and outer spacers and methods to form same
US17/457325 2021-12-02

Publications (1)

Publication Number Publication Date
CN115732552A true CN115732552A (zh) 2023-03-03

Family

ID=85292883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211035142.2A Pending CN115732552A (zh) 2021-08-27 2022-08-26 具有内外间隔物的横向双极型晶体管结构及其形成方法

Country Status (2)

Country Link
US (1) US11888050B2 (zh)
CN (1) CN115732552A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11916109B2 (en) 2022-03-08 2024-02-27 Globalfoundries U.S. Inc. Bipolar transistor structures with base having varying horizontal width and methods to form same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849871B2 (en) 2000-10-20 2005-02-01 International Business Machines Corporation Fully-depleted-collector silicon-on-insulator (SOI) bipolar transistor useful alone or in SOI BiCMOS
US8288758B2 (en) * 2010-12-02 2012-10-16 International Business Machines Corporation SOI SiGe-base lateral bipolar junction transistor
US20130313614A1 (en) * 2012-05-22 2013-11-28 Tsinghua University METAL SILICIDE SELF-ALIGNED SiGe HETEROJUNCTION BIPOLAR TRANSISTOR AND METHOD OF FORMING THE SAME
US8558282B1 (en) * 2012-09-08 2013-10-15 International Business Machines Corporation Germanium lateral bipolar junction transistor
US20140073106A1 (en) * 2012-09-12 2014-03-13 International Business Machines Corporation Lateral bipolar transistor and cmos hybrid technology
US20160087068A1 (en) * 2014-09-24 2016-03-24 International Business Machines Corporation Lateral bipolar transistor with base extension region
US9647099B2 (en) * 2015-04-13 2017-05-09 International Business Machines Corporation Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having an epitaxially grown base
US9887278B2 (en) * 2015-09-28 2018-02-06 International Business Machines Corporation Semiconductor-on-insulator lateral heterojunction bipolar transistor having epitaxially grown intrinsic base and deposited extrinsic base
US9947778B2 (en) 2016-07-15 2018-04-17 International Business Machines Corporation Lateral bipolar junction transistor with controlled junction
US9935186B1 (en) * 2016-09-21 2018-04-03 International Business Machines Corporation Method of manufacturing SOI lateral Si-emitter SiGe base HBT
US10784347B1 (en) * 2019-03-07 2020-09-22 International Business Machines Corporation High-performance lateral BJT with epitaxial lightly doped intrinsic base

Also Published As

Publication number Publication date
US11888050B2 (en) 2024-01-30
US20230083044A1 (en) 2023-03-16

Similar Documents

Publication Publication Date Title
US10629532B2 (en) Integrated circuit structure having gate contact and method of forming same
EP4160695A1 (en) Bipolar transistor structure on semiconductor fin and methods to form same
CN115732552A (zh) 具有内外间隔物的横向双极型晶体管结构及其形成方法
EP4243083A1 (en) Bipolar transistor structures with base having varying horizontal width and methods to form same
US7956399B2 (en) Semiconductor device with low buried resistance and method of manufacturing such a device
US11881395B2 (en) Bipolar transistor structure on semiconductor fin and methods to form same
US11444160B2 (en) Integrated circuit (IC) structure with body contact to well with multiple diode junctions
US11217584B2 (en) Limiting lateral epitaxy growth at N-P boundary using inner spacer, and related structure
US11908898B2 (en) Lateral bipolar transistor structure with base layer of varying horizontal width and methods to form same
US11784224B2 (en) Lateral bipolar transistor structure with base over semiconductor buffer and related method
US11799021B2 (en) Lateral bipolar transistor structure with marker layer for emitter and collector
US11862717B2 (en) Lateral bipolar transistor structure with superlattice layer and method to form same
US11488950B2 (en) Integrated circuit structure and method for bipolar transistor stack within substrate
US11961901B2 (en) Bipolar transistor structure with base protruding from emitter/collector and methods to form same
US20240088272A1 (en) Bipolar transistor and gate structure on semiconductor fin and methods to form same
US11749747B2 (en) Bipolar transistor structure with collector on polycrystalline isolation layer and methods to form same
US11804541B2 (en) Bipolar transistor structure with emitter/collector contact to doped semiconductor well and related methods
US10923469B2 (en) Vertical resistor adjacent inactive gate over trench isolation
US20230223462A1 (en) Bipolar transistor structure on semiconductor fin and methods to form same
US10304692B1 (en) Method of forming field effect transistor (FET) circuits, and forming integrated circuit (IC) chips with the FET circuits
CN115863418A (zh) 具有到掺杂半导体阱的发射极/集电极接触的双极型晶体管结构和相关方法
CN114628381A (zh) 具有到含多个二极管结的阱的主体接触的集成电路(ic)结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination