CN116959378A - 一种像素电路及其驱动方法 - Google Patents

一种像素电路及其驱动方法 Download PDF

Info

Publication number
CN116959378A
CN116959378A CN202310960805.XA CN202310960805A CN116959378A CN 116959378 A CN116959378 A CN 116959378A CN 202310960805 A CN202310960805 A CN 202310960805A CN 116959378 A CN116959378 A CN 116959378A
Authority
CN
China
Prior art keywords
module
transistor
electrically connected
control
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310960805.XA
Other languages
English (en)
Inventor
盖翠丽
鲁建军
郭恩卿
李俊峰
邢汝博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Visionox Technology Co Ltd
Original Assignee
Beijing Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Visionox Technology Co Ltd filed Critical Beijing Visionox Technology Co Ltd
Priority to CN202310960805.XA priority Critical patent/CN116959378A/zh
Publication of CN116959378A publication Critical patent/CN116959378A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本申请实施例提供了一种像素电路及其驱动方法，涉及显示面板技术领域。该像素电路包括：驱动模块、阈值补偿模块、耦合模块、数据写入模块以及第一发光控制模块。阈值补偿模块的控制端与第一扫描信号线电连接，第一端与驱动模块的控制端电连接，第二端与驱动模块的第二端电连接。耦合模块的第一端与驱动模块的第二端电连接。数据写入模块的控制端与第二扫描信号线电连接，第一端与耦合模块的第二端电连接，第二端与数据电压信号端电连接。其中，在数据写入阶段之前，耦合模块的第二端的节点电位维持稳定；以及，阈值补偿阶段与数据写入阶段不交叠。根据本申请实施例，能够更好地实现亮度均一性，从而能够有效提升显示面板的显示效果。

Description

一种像素电路及其驱动方法
技术领域
本申请属于显示面板技术领域，尤其涉及一种像素电路及其驱动方法。
背景技术
随着显示技术飞速发展，人们对显示面板的显示需求与日俱增。基于此，如何充分保障显示面板的显示效果是本领域持续关注的热点问题之一。
显示面板技术领域中，主动式矩阵有机发光二极体显示面板(Active MatrixOrganic Light Emitting Diode，AMOLED)是通过电流驱动的方式来发光，因此薄膜晶体管(Thin Film Transistor，TFT)器件特性会直接影响显示面板的灰阶亮度差异，当不同像素电路之间的薄膜晶体管器件特性差异太大时，容易导致画质不均匀，例如产生mura亮度不均等现象。针对上述问题，在现有的显示面板中，可以通过对像素电路中驱动管的阈值电压进行内部补偿，来提高整个显示画面的亮度均匀性。然而，随着刷新率不断提升，显示面板仍然容易存在mura亮度不均等现象。
发明内容
本申请实施例提供了一种像素电路及其驱动方法，能够更好地实现亮度均一性，从而能够有效提升显示面板的显示效果。
第一方面，本申请实施例提供了一种像素电路，该像素电路包括：
驱动模块，用于驱动发光元件发光；
阈值补偿模块，阈值补偿模块的控制端与第一扫描信号线电连接，阈值补偿模块的第一端与驱动模块的控制端电连接，阈值补偿模块的第二端与驱动模块的第二端电连接；
耦合模块，耦合模块的第一端与驱动模块的第二端电连接；
数据写入模块，数据写入模块的控制端与第二扫描信号线电连接，数据写入模块的第一端与耦合模块的第二端电连接，数据写入模块的第二端与数据电压信号端电连接；
第一发光控制模块，第一发光控制模块的控制端与第一发光控制信号线电连接，第一发光控制模块的第一端与第一电源电压信号端电连接，第一发光控制模块的第二端与驱动模块的第一端电连接；
其中，在数据写入阶段之前，耦合模块的第二端的节点电位维持稳定；以及，阈值补偿阶段与数据写入阶段不交叠。
根据本申请第一方面的实施方式，像素电路还包括：第一开关模块，第一开关模块的控制端与第一扫描信号线电连接，第一开关模块的第一端与驱动模块的控制端电连接，第一开关模块的第二端与阈值补偿模块的第一端电连接；第二存储模块，第二存储模块的第一端与第一电源电压信号端电连接，第二存储模块的第二端与阈值补偿模块的第一端电连接；在阈值补偿阶段和数据写入阶段，第一开关模块在第一扫描信号线的控制下导通。
根据本申请第一方面的实施方式，像素电路还包括：第二开关模块，第二开关模块的控制端与第三扫描信号线电连接，第二开关模块的第一端与耦合模块的第一端电连接，第二开关模块的第二端与初始电压信号端电连接。
根据本申请第一方面的实施方式，在阈值补偿阶段，第二开关模块在第三扫描信号线控制下导通，将初始电压信号端提供的初始电压信号写入耦合模块的第二端，以为耦合模块的第二端提供恒定电压。
根据本申请第一方面的实施方式，在阈值补偿阶段之前的第一初始化阶段，第二开关模块导通，将初始电压信号端提供的初始电压信号写入耦合模块的第二端，以对耦合模块的第二端进行初始化。
根据本申请第一方面的实施方式，在数据写入阶段之前，第二开关模块在第三扫描信号线控制下导通，以使耦合模块的第二端的节点电位在数据写入阶段之前维持稳定。
根据本申请第一方面的实施方式，像素电路还包括：复位模块，复位模块的控制端与第四扫描信号线电连接，复位模块的第一端与驱动模块的第一端电连接，复位模块的第二端与复位参考电压信号端电连接。
根据本申请第一方面的实施方式，在第二初始化阶段，复位模块导通，将复位参考电压信号端提供的复位参考电压信号传输到驱动模块的第一端，以对驱动模块的第一端和第二端进行复位。
根据本申请第一方面的实施方式，像素电路还包括：第一存储模块，第一存储模块的第一端与第一电源电压信号端电连接，第一存储模块的第二端与驱动模块的控制端电连接；第一初始化模块，第一初始化模块的控制端与第五扫描信号线电连接，第一初始化模块的第一端与阈值补偿模块的第一端电连接，第一初始化模块的第二端与第一参考电压信号端电连接；第二初始化模块，第二初始化模块的控制端与第四扫描信号线电连接，第二初始化模块的第一端与发光元件的第一极电连接，第二初始化模块的第二端与第二参考电压信号端电连接；第二发光控制模块，第二发光控制模块的控制端与第二发光控制信号线电连接，第二发光控制模块的第一端与驱动模块的第二端电连接，第二发光控制模块的第二端与发光元件的第一极电连接。
根据本申请第一方面的实施方式，在第一初始化阶段，第一初始化模块导通，将第一参考电压信号端提供的第一参考电平电压传输到第一存储模块的第二极，以对第一存储模块的第二极进行初始化；在第二初始化阶段，第二初始化模块导通，将第二参考电压信号端提供的第二参考电平电压传输到发光元件的第一极，以对发光元件的第一极进行复位。
根据本申请第一方面的实施方式，像素电路还包括第二存储模块；在第一初始化阶段，第一初始化模块导通，将第一参考电压信号端提供的第一参考电平电压传输到第二存储模块的第二极，以对第二存储模块的第二极进行初始化。
根据本申请第一方面的实施方式，显示帧分为数据写入帧和保持帧；在显示帧为数据写入帧时，像素电路的工作阶段包括第一初始化阶段、阈值补偿阶段、数据写入阶段、第二初始化阶段和发光阶段；发光阶段中，第一发光控制模块导通，将第一电源电压信号端提供的第一电源电压信号传输至驱动模块的第一端；第二发光控制模块导通，将驱动模块的第二端的电压写入发光元件的第一极；在显示帧为保持帧时，像素电路的工作阶段包括第二初始化阶段和发光阶段。
根据本申请第一方面的实施方式，在显示帧为保持帧时，像素电路的工作阶段还包括复位阶段；在复位阶段，第一发光控制模块导通，将第一电源电压信号端提供的第一电源电压信号传输至驱动模块的第一端，以对驱动模块的第一端和第二端进行复位。
根据本申请第一方面的实施方式，驱动模块包括第一晶体管，阈值补偿模块包括第二晶体管，数据写入模块包括第三晶体管，第一发光控制模块包括第四晶体管，第一存储模块包括第一电容，耦合模块包括第二电容；第二晶体管的控制端与第一扫描信号线电连接，第二晶体管的第一端与第一晶体管的控制端电连接，第二晶体管的第二端与第一晶体管的第二端电连接；第一电容的第一极与第一电源电压信号端电连接，第一电容的第二极与第一晶体管的控制端电连接；第二电容的第一极与第一晶体管的第二端电连接；第三晶体管的控制端与第二扫描信号线电连接，第三晶体管的第一端与第二电容的第二极电连接，第三晶体管的第二端与数据电压信号端电连接；第四晶体管的控制端与第一发光控制信号线电连接，第四晶体管的第一端与第一电源电压信号端电连接，第四晶体管的第二端与第一晶体管的第一端电连接。
根据本申请第一方面的实施方式，第二晶体管为双栅型薄膜晶体管，第二晶体管包括第一子晶体管和第二子晶体管；阈值补偿模块中还包括第四电容；第一子晶体管的控制端与第一扫描信号线电连接，第一子晶体管的第一端与第一晶体管的控制端电连接，第一子晶体管的第二端与第四电容的第二极电连接；第二子晶体管的控制端与第一扫描信号线电连接，第二子晶体管的第一端与第四电容的第二极电连接，第二子晶体管的第二端与第一晶体管的第二端电连接；第四电容的第一极与第一电源电压信号端电连接。
根据本申请第一方面的实施方式，像素电路还包括第一存储模块、第一开关模块、第二存储模块、第二开关模块、复位模块、第一初始化模块、第二初始化模块、第二发光控制模块；所述第一存储模块包括第一电容，第一开关模块包括第五晶体管，第二存储模块包括第三电容，第二开关模块包括第六晶体管，复位模块包括第七晶体管，第一初始化模块包括第八晶体管，第二初始化模块包括第九晶体管，第二发光控制模块包括第十晶体管；第一电容的第一极与第一电源电压信号端电连接，第一电容的第二极与第一晶体管的控制端电连接；第五晶体管的控制端与第一扫描信号线电连接，第五晶体管的第一端与第一晶体管的控制端电连接，第五晶体管的第二端与第二晶体管的第一端电连接；第三电容的第一极与第一电源电压信号端电连接，第三电容的第二极与第二晶体管的第一端电连接；第六晶体管的控制端与第三扫描信号线电连接，第六晶体管的第一端与第二电容的第一极电连接，第六晶体管的第二端与初始电压信号端电连接；第七晶体管的控制端与第四扫描信号线电连接，第七晶体管的第一端与第一晶体管的第一端电连接，第七晶体管的第二端与复位参考电压信号端电连接；第八晶体管的控制端与第五扫描信号线电连接，第八晶体管的第一端与第二晶体管的第一端电连接，第八晶体管的第二端与第一参考电压信号端电连接；第九晶体管的控制端与第四扫描信号线电连接，第九晶体管的第一端与发光元件的第一极电连接，第九晶体管的第二端与第二参考电压信号端电连接；第十晶体管的控制端与第二发光控制信号线电连接，第十晶体管的第一端与驱动模块的第二端电连接，第十晶体管的第二端与发光元件的第一极电连接。
根据本申请第一方面的实施方式，第八晶体管为双栅型薄膜晶体管。
根据本申请第一方面的实施方式，第二晶体管和第八晶体管均为铟镓锌氧化物薄膜晶体管。
基于相同的发明构思，第二方面，本申请实施例提供了一种驱动方法，应用于本申请第一方面前述任一实施方式提供的像素电路，该驱动方法包括：
在数据写入阶段之前，控制耦合模块的第二端的节点电位维持稳定；以及，控制阈值补偿阶段与数据写入阶段不交叠。
根据本申请第二方面的实施方式，该驱动方法还包括：
在阈值补偿阶段，控制第一发光控制信号线提供导通电平，以使第一发光控制模块响应于第一发光控制信号线提供的导通电平导通，以及，控制第一扫描信号线提供导通电平，以使阈值补偿模块响应于第一扫描信号线提供的导通电平导通，以通过第一电源电压信号端提供的第一电源电压信号对驱动模块进行阈值补偿；
在数据写入阶段，控制第一扫描信号线提供导通电平，以使阈值补偿模块响应于第一扫描信号线提供的导通电平导通，以及，控制第二扫描信号线提供导通电平，以使数据写入模块响应于第二扫描信号线提供的导通电平导通，以将数据电压信号端提供的数据信号通过第二存储模块耦合至驱动模块的控制端；其中，阈值补偿阶段与数据写入阶段不交叠。
基于相同的发明构思，第三方面，本申请实施例提供了一种显示面板，该显示面板包括如本申请第一方面前述任一实施方式提供的像素电路。
基于相同的发明构思，第四方面，本申请实施例提供了一种显示装置，该显示装置包括如本申请第三方面的实施方式提供的显示面板。
通过上述描述可知，本申请实施例提供的一种像素电路及其驱动方法，该像素电路中包括驱动模块、阈值补偿模块、耦合模块、数据写入模块以及第一发光控制模块。在阈值补偿阶段，第一发光控制模块、驱动模块、阈值补偿模块导通，通过第一电源电压信号端提供的第一电源电压信号对驱动模块进行阈值补偿；在数据写入阶段，阈值补偿模块、数据写入模块导通，数据电压信号端提供的数据信号通过耦合模块耦合至驱动模块的控制端；其中，在数据写入阶段之前，控制耦合模块的第二端的节点电位维持稳定以便在数据写入阶段通过耦合快速写入数据信号，阈值补偿阶段与数据写入阶段不交叠。
相较于现有技术，本申请实施例的一种像素电路及其驱动方法，将阈值补偿阶段和数据写入阶段分开，从而使得像素电路的阈值补偿时间不受行扫描时间限制，能够更好地实现亮度均一性，从而能够有效提升显示面板的显示效果。并且，本申请中还采用第一电源电压信号端对驱动模块进行阈值补偿，能够同时补偿第一电源电压信号端带来的压降，从而进一步达到改善显示面板显示亮度均一性的目的。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单的介绍，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种像素电路的结构示意图；
图2是本申请实施例提供的一种像素电路的时序示意图；
图3是本申请实施例提供的另一种像素电路的结构示意图；
图4是本申请实施例提供的又一种像素电路的结构示意图；
图5是本申请实施例提供的另一种像素电路的时序示意图；
图6是本申请实施例提供的又一种像素电路的结构示意图；
图7是本申请实施例提供的又一种像素电路的时序示意图；
图8是本申请实施例提供的又一种像素电路的结构示意图；
图9是本申请实施例提供的又一种像素电路的时序示意图；
图10是本申请实施例提供的又一种像素电路的时序示意图；
图11是本申请实施例提供的又一种像素电路的结构示意图；
图12是本申请实施例提供的又一种像素电路的时序示意图；
图13是本申请实施例提供的又一种像素电路的时序示意图；
图14是本申请实施例提供的又一种像素电路的结构示意图；
图15是本申请实施例提供的又一种像素电路的结构示意图；
图16是本申请实施例提供的又一种像素电路的时序示意图；
图17是本申请实施例提供的又一种像素电路的时序示意图；
图18是本申请实施例提供的一种驱动方法的流程示意图；
图19是本申请实施例提供的一种显示面板的结构示意图
图20是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅意在解释本申请，而不是限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，本文中使用的术语“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
需要说明的是，本申请实施例中的晶体管可以为N型晶体管，也可以为P型晶体管。对于N型晶体管来说，导通电平为高电平，截止电平为低电平。即，N型晶体管的栅极为高电平时，其第一端和第二端之间导通，N型晶体管的栅极为低电平时，其第一端和第二端之间关断。对于P型晶体管来说，导通电平为低电平，截止电平为高电平。即，P型晶体管的控制极为低电平时，其第一端和第二端之间导通，P型晶体管的控制端为高电平时，其第一端和第二端之间关断。在具体实施时，上述各晶体管的栅极作为其控制极，并且，根据各晶体管的栅极的信号以及其类型，可以将其第一端作为源极，第二端作为漏极，或者将其第一端作为漏极，第二端作为源极，在此不做区分，另外本发明实施例中的导通电平和截止电平均为泛指，导通电平是指任何能够使晶体管导通的电平，截止电平是指任何能够使晶体管截止/关断的电平。
在本申请实施例中，术语“电连接”可以是指两个组件直接电连接，也可以是指两个组件之间经由一个或多个其它组件电连接。
在本申请实施例中，第一节点、第二节点和第三节点只是为了便于描述电路结构而定义的，第一节点、第二节点和第三节点并不是一个实际的电路单元。
在不脱离本申请的精神或范围的情况下，在本申请中能进行各种修改和变化，这对于本领域技术人员来说是显而易见的。因而，本申请意在覆盖落入所对应权利要求(要求保护的技术方案)及其等同物范围内的本申请的修改和变化。需要说明的是，本申请实施例所提供的实施方式，在不矛盾的情况下可以相互组合。
在阐述本申请实施例所提供的技术方案之前，为了便于对本申请实施例理解，本申请首先对相关技术中存在的问题进行具体说明：
如前所述，经本申请的发明人发现，薄膜晶体管器件特性会直接影响显示面板的灰阶亮度差异，当不同像素电路之间的薄膜晶体管器件特性差异太大时，容易导致画质不均匀。目前在显示面板技术领域中，通常是通过对像素电路中驱动管的阈值电压进行内部补偿，以降低由于薄膜晶体管器件特性所带来的灰阶亮度差异，从而以提高整个显示画面的亮度均匀性。
而经本申请发明人进一步研究发现，对于现有显示面板中的常规像素电路而言，例如7T1C等，随着刷新率不断提升，显示面板中各行像素电路的数据写入时间受到不断压缩，相应地，导致像素电路中对驱动晶体管进行阈值补偿的时间也受到压缩，使得阈值电压补偿不足。如此，导致显示面板仍然容易存在mura亮度不均等现象，进而严重影响显示面板发光的均一性与显示效果。
针对上述技术问题，本申请实施例提供了一种像素电路、驱动方法、显示面板及显示装置，能够解决相关技术中存在的：随着刷新率不断提升，显示面板中像素电路补偿时间不足，造成阈值电压补偿不足，从而影响显示面板的均一性与显示效果的问题。
应注意，本申请提供的实施例并不用来限制本申请公开的范围。
本申请实施例的技术构思在于：针对现有像素电路(例如7T1C)中存在的阈值补偿时间受限于数据写入时间/行扫描时间，导致在刷新率提升，即行扫描时间压缩时，像素电路中阈值电压补偿时间不足、致使显示面板显示均一性较差的问题，本申请考虑提出一种新型像素电路。具体而言，该像素电路在工作过程中，通过将阈值电压补偿过程与数据写入过程分开，使得阈值电压补偿时间不受行扫描时间限制，有利于充分保障阈值电压补偿效果，进而提升显示面板亮度均一性。并且，本申请提供的一种新型像素电路中，在补偿过程中考虑采用VDD对驱动模块栅极充电，以补偿VDDIR Drop，有利于进一步提高显示均一性。
下面首先对本申请实施例所提供的像素电路进行介绍。
图1示出了本申请实施例提供的一种像素电路的结构示意图。如图1所示，本申请实施例提供的一种像素电路10可以包括驱动模块101、阈值补偿模块102、第一存储模块103、耦合模块104、数据写入模块105以及第一发光控制模块106。
具体如图1所示，驱动模块101可以用于驱动发光元件发光。示例性地，驱动模块101可以为晶体管，驱动模块101的第二端具体可以为晶体管的漏极(或源极)。
阈值补偿模块102的控制端与第一扫描信号线S1电连接，阈值补偿模块102的第一端与驱动模块101的控制端电连接，阈值补偿模块102的第二端与驱动模块101的第二端电连接。
耦合模块104的第一端与驱动模块101的第二端电连接。
数据写入模块105的控制端与第二扫描信号线S2电连接，数据写入模块105的第一端与耦合模块104的第二端电连接，数据写入模块105的第二端与数据电压信号端Data电连接。
第一发光控制模块106的控制端与第一发光控制信号线EM1电连接，第一发光控制模块106的第一端与第一电源电压信号端VDD电连接，第一发光控制模块106的第二端与驱动模块101的第一端电连接。
以及，发光元件的第二极与VSS电连接，VSS为第二电源电压信号端。上述第一电源电压信号端VDD提供第一电源电压信号，该第一电源电压可以为正电压信号。第二电源电压信号端VSS提供第二电源电压，该第二电源电压信号可以为负电压信号。上述发光元件可以是LED(Light-Emitting Diode，发光二极管)、OLED(Organic ElectroluminescenceDisplay，有机发光半导体)或者其他。
结合图1，下面请参见图2，图2是本申请实施例提供的一种像素电路的时序示意图。该实施例中，导通电平为低电平，截止电平为高电平。
具体像素电路10工作过程中，如图2所示，在阈值补偿阶段，第一发光控制信号线EM1提供导通电平，第一发光控制模块106在第一发光控制信号线EM1的控制下导通。第一扫描信号线S1提供导通电平，阈值补偿模块102在第一扫描信号线S1的控制下导通。驱动模块101在此阶段导通，第一电源电压信号端VDD提供的第一电源电压信号，通过导通的第一发光控制模块106、驱动模块101以及阈值补偿模块102写入驱动模块101的控制端，从而实现对驱动模块101的阈值补偿。
具体实现时，在数据写入阶段，第一扫描信号线S1提供导通电平，阈值补偿模块102在第一扫描信号线S1的控制下导通。第二扫描信号线S2提供导通电平，数据写入模块105在该第一扫描信号线S1的控制下导通。第一发光控制信号线EM提供截止电平，第一发光控制模块106在该第一发光控制信号线EM的控制下关断。上述数据电压信号端Data提供的数据信号通过耦合模块104耦合驱动模块101的第二端，并经导通的阈值补偿模块102传输至驱动模块101的控制端，以实现对数据信号的写入。其中，上述阈值补偿阶段与上述数据写入阶段不交叠。需要补充地是，本实施例为了更好地实现数据写入，上述阈值补偿阶段可以先于数据写入阶段，本申请对此不做具体限制。
以及，本实施例中，在像素电路10进行数据写入阶段之前，耦合模块104的第二端的节点电位维持稳定。如此，以便在数据写入阶段通过耦合模块104的耦合作用实现对数据电压信号端Data提供的数据信号的快速写入。
其中，在具体维持耦合模块104的第二端的节点电位稳定时，示例性地，耦合模块104的第二端可以是与一根电压信号线电连接，此电压信号线可以由显示面板中的驱动芯片控制，驱动芯片可通过此电压信号线在数据写入阶段之前为耦合模块104的第二端提供稳定电压，以及在数据写入阶段停止传输此稳定电压以便数据信号写入。需要说明，上述仅为示例，其它可行的用于维持耦合模块104第二端电位稳定的实施方式，也应当涵盖在本申请的保护范围之内。
还需要补充地是，在进行阈值补偿阶段，驱动模块101需要维持导通状态，以将第一电源电压信号端VDD提供的第一电源电压信号通过导通的第一发光控制模块106、驱动模块101以及阈值补偿模块102写入驱动模块101的控制端，从而实现对驱动模块101的阈值补偿。基于此，上述第一存储模块103具体可以用于在像素电路10的阈值补偿阶段使该驱动模块101保持导通。具体实现时，可以是在该阈值补偿阶段前对上述第一存储模块103进行初始化。如此，在第一发光控制模块106导通后，驱动模块101的第一端和控制端之间的节点电压差值满足导通条件，使得在该阈值阶段驱动模块101导通。
当然，值得注意地是，在其他一些可行的实施方式中，也可以是直接将其他信号线与此驱动模块101的控制端电连接，如此通过控制该信号线传输的电压，来保证该驱动模块101能够在阈值补偿阶段保持导通状态，本申请在此不做具体限制。
通过上述描述可知，本实施例提供的一种像素电路10，该像素电路10中包括驱动模块101、阈值补偿模块102、耦合模块104、数据写入模块105以及第一发光控制模块106，在阈值补偿阶段，第一发光控制模块106、驱动模块101及阈值补偿模块102导通，通过第一电源电压信号端VDD提供的第一电源电压信号对驱动模块101进行阈值补偿；在数据写入阶段，阈值补偿模块102、数据写入模块105导通，数据电压信号端Data提供的数据信号通过耦合模块104耦合至驱动模块101的控制端。其中，阈值补偿阶段与数据写入阶段不交叠。
相较于现有技术，本申请实施例的一种像素电路10，将阈值补偿阶段和数据写入阶段分开，从而使得像素电路10的阈值补偿时间不受行扫描时间限制，能够降低mura的严重程度，更好地实现亮度均一性，有效提升了显示面板的显示效果。并且，本申请中还采用第一电源电压信号端VDD对驱动模块进行阈值补偿，能够同时补偿第一电源电压信号端带来的压降(IR Drop)，从而进一步达到改善显示面板显示亮度均一性的目的。
此外，相较于传统7T1C像素电路的数据写入方式而言，本申请采用耦合模块104的耦合作用进行数据信号写入，能够实现向驱动模块101的控制端更为快速、平稳的数据电压写入，从而有利于进一步提高显示面板的刷新率。
根据本申请的一些实施例，可选的，请参见图3，图3是本申请实施例提供的另一种像素电路的结构示意图。具体实现时，为了充分保障显示面板在不同刷新频率下均具有良好的显示性能及显示效果，上述像素电路10还可以包括第一开关模块107和第二存储模块108。
具体地，如图3所示，上述第一开关模块107的控制端与第一扫描信号线S1电连接，第一开关模块107的第一端与驱动模块101的控制端电连接，第一开关模块107的第二端与阈值补偿模块102的第一端电连接。
上述第二存储模块108的第一端与第一电源电压信号端VDD电连接，第二存储模块108的第二端与阈值补偿模块102的第一端电连接。
本实施例中，该第二存储模块108的第一端接提供恒定电压信号的第一电源电压信号端VDD，第二存储模块108的第二端通过阈值补偿模块102的第一端电连接，有利于维持驱动模块101控制端的电位稳定，有利于减缓像素电路10工作过程中的漏流现象，避免漏流对电路稳定性及显示面板在不同刷新率下的显示效果带来不良影响。
尤其的，具体而言，考虑到在现有常规像素电路中，相较于高频状态下，当显示面板以低频刷新时，像素电路驱动模块101的控制端电位保持时间往往成倍增加，若阈值补偿模块102漏电流较大，阈值补偿模块102在电位保持过程中持续漏电，导致在低频显示时通过阈值补偿模块102漏掉的数据信号将更多，进而更严重地影响显示效果，显示面板在低频显示时显示效果不佳。
基于此，本实施例中增加上述第二存储模块108和第一开关模块107。第一开关模块107和阈值补偿模块102的栅极均与第一扫描信号线S1电连接，第一开关模块107的第二端与阈值补偿模块102的第一端，其中，第一开关模块107和阈值补偿模块102可以包括相同沟道类型的晶体管，第一开关模块107与阈值补偿模块102可以视作一“双栅型晶体管”，该“双栅型晶体管”能够有效减小漏流，有利于维持驱动模块101控制端在各刷新频率、尤其是低频情况下的电位稳定。
进一步地，考虑到在此“双栅型晶体管”关断，即第一开关模块107和阈值补偿模块102均关断时，其中间节点(上述阈值补偿模块102的第一端)浮置，会使得该中间节点电位容易受到显示面板中其他信号的影响，造成此“双栅型晶体管”中间节点的节点电位不稳定，漏电流仍可能会较大，导致显示面板显示效果仍无法得到充分提升。
出于上述考量，因此本实施例中进一步引入上述第二存储模块108，该第二存储模块108具体可以采用存储电容实现其模块功能。该第二存储模块108的第一端与提供恒定电压的第一电源电压信号端VDD电连接，可以使得在此“双栅型晶体管”在关断时，其中间节点的电位仍然可以保持恒定，进而有利于减小漏电流，使得驱动模块101控制端的电位更加稳定，有利于避免驱动模块101栅极和第一存储模块103的数据信号泄漏损失带来的显示面板亮度变化等问题，能够提升显示面板显示效果，尤其有利于保障显示面板的在低频刷新时的显示效果，并且也有利于显示面板的更低频显示。
此外，本实施例中选择第二存储模块108的第一端与第一电源电压信号端VDD电连接，能够使得此“双栅型晶体管”中间节点的节点电位与驱动模块101控制端的电位接近，相当于降低了第一开关模块107第一端和第一开关模块107第二端之间的压差，这样也能进一步达到抑制第一开关模块107与驱动模块101控制端之间的漏电流的效果，有助于维持驱动模块101控制端电位稳定，从而使得在显示面板以不同刷新频率、尤其低频进行刷新显示时，像素电路10中的驱动模块101在发光阶段能够以稳定的驱动电流驱动发光元件发光，进而有效提升了显示面板显示效果及显示面板竞争力。
在实际像素电路10工作过程中，在阈值补偿阶段，第一扫描信号线S1提供导通电平，第一开关模块107在第一扫描信号线S1的控制下导通。第一电源电压信号端VDD提供的第一电源电压信号，通过导通的第一发光控制模块106、驱动模块101、阈值补偿模块102以及第一开关模块107写入驱动模块101的控制端，从而实现对驱动模块101的阈值补偿。
在数据写入阶段，第一扫描信号线S1提供导通电平，第一开关模块107在第一扫描信号线S1的控制下导通。上述数据电压信号端Data提供的数据信号通过耦合模块104耦合驱动模块101的第二端，并经导通的阈值补偿模块102以及导通的第一开关模块107传输至驱动模块101的控制端，以实现对数据信号的快速写入。
下面请参见图4，图4是本申请实施例提供的又一种像素电路的结构示意图。考虑到在阈值补偿阶段下，若上述耦合模块104的第二端悬空可能会对驱动模块101的阈值电压补偿带来不良影响。基于此，为了保障阈值补偿阶段中像素电路的正常工作，如图4所示，上述像素电路10还可以包括第二开关模块109。
具体地，上述第二开关模块109的控制端与第三扫描信号线S3电连接，第二开关模块109的第一端与耦合模块104的第一端电连接，第二开关模块109的第二端与初始电压信号端Vini电连接。
下面请参见图5，图5是本申请实施例提供的另一种像素电路的时序示意图。如图5所示，在阈值补偿阶段，第三扫描信号线S3提供导通电平，上述第二开关模块109在第三扫描信号线S3控制下导通，将初始电压信号端Vini提供的初始电压信号写入耦合模块104的第二端，以为耦合模块104的第二端提供恒定电压。
根据本申请的一些实施例，进一步地，为了更为合理地实现对前述涉及的耦合模块104的初始化，以避免由于漏电或者存在残留电荷等对后续阈值补偿、数据写入及发光阶段等带来不利影响，在阈值补偿阶段之前的第一初始化阶段，第三扫描信号线S3提供导通电平，第二开关模块109导通，将初始电压信号端Vini提供的初始电压信号写入耦合模块104的第二端，以对耦合模块104的第二端进行初始化。
根据本申请的一些实施例，可选的，在数据写入阶段之前，上述第二开关模块109在第三扫描信号线S3控制下持续导通，以将初始电压信号端Vini提供的初始电压信号持续传输至耦合模块104的第二端，从而使得耦合模块104的第二端的节点电位在数据写入阶段之前维持稳定。如此，在数据写入阶段，由于数据写入阶段的数据信号与上述初始电压信号之间存在差异，会导致耦合模块104的第二端的电压出现跳变，从而最终通过耦合模块104的耦合作用实现对数据电压信号端Data提供的数据信号的快速写入。
根据本申请的一些实施例，可选的，请参见图6，图6是本申请实施例提供的又一种像素电路的结构示意图。具体实现时，为了改善不同刷新频率下驱动模块101的偏置状态，从而改善不同刷新频率切换时出现的显示不均mura，如图6所示，像素电路10还可以包括复位模块110。在该像素电路10中，复位模块110的控制端与第四扫描信号线S4电连接，复位模块110的第一端与驱动模块101的第一端电连接，复位模块110的第二端与复位参考电压信号端VEH电连接。
下面请参见图7，图7是本申请实施例提供的又一种像素电路的时序示意图。如图7所示，在第二初始化阶段，第四扫描信号线S4提供低电平，复位模块110在该第四扫描信号线S4的控制下导通，将复位参考电压信号端VEH提供的复位参考电压信号传输到驱动模块101的第一端，以对驱动模块101的第一端和第二端进行复位，使得同刷新频率下驱动模块101的偏置状态均达到较好的调节效果，进而能够提高显示面板的显示均一性，使得显示面板的显示质量显著提高。
根据本申请的一些实施例，更为具体地，请参见图8。图8是本申请实施例提供的又一种像素电路的结构示意图，如图8所示，上述像素电路10还可以包括第一存储模块103、第一初始化模块111、第二初始化模块112以及第二发光控制模块113。具体地，第一存储模块103的第一端与第一电源电压信号端VDD电连接，第一存储模块的第二端与驱动模块101的控制端电连接。上述第一初始化模块111，第一初始化模块111的控制端与第五扫描信号线S5电连接，第一初始化模块111的第一端与阈值补偿模块102的第一端电连接，第一初始化模块111的第二端与第一参考电压信号端Vref1电连接。第二初始化模块112的控制端与第四扫描信号线S4电连接，第二初始化模块112的第一端与发光元件的第一极电连接，第二初始化模块112的第二端与第二参考电压信号端Vref2电连接。第二发光控制模块113的控制端与第二发光控制信号线EM2电连接，第二发光控制模块113的第一端与驱动模块101的第二端电连接，第二发光控制模块113的第二端与发光元件的第一极电连接。需要补充地是，本实施例中，可以是在该阈值补偿阶段前对上述第一存储模块103进行初始化。如此，在第一发光控制模块106导通后，驱动模块101的第一端和控制端之间的节点电压差值满足导通条件，使得在该阈值阶段驱动模块101导通。
下面请参见图9，图9是本申请实施例提供的又一种像素电路的时序示意图，如图9所示，在第一初始化阶段，第五扫描信号线S5提供导通电平，第一初始化模块111在第五扫描信号线S5的控制下导通，将第一参考电压信号端Vref1提供的第一参考电平电压传输到第一存储模块103的第二极，以对第一存储模块103的第二极进行初始化。以及，在第一初始化阶段中，在像素电路10还包括前述第二存储模块108的情况下，第四扫描信号线S4提供导通电平，第一初始化模块111在第四扫描信号线S4的控制下导通，将第一参考电压信号端Vref1提供的第一参考电平电压传输到第二存储模块108的第二极，以对第二存储模块108的第二极进行初始化。
在第二初始化阶段，第四扫描信号线S4提供导通电平，第二初始化模块112在第四扫描信号线S4的控制下导通，将第二参考电压信号端Vref2提供的第二参考电平电压传输到发光元件的第一极，以对发光元件的第一极进行复位。
结合图9，下面请参见图10，图10是本申请实施例提供的又一种像素电路的时序示意图。根据本申请的一些实施例，可选的，显示帧可以分为数据写入帧和保持帧。图9可对应显示帧为数据写入帧的情况，图10可对应显示帧为保持帧的情况。
如图9所示，在显示帧为数据写入帧时，像素电路10的工作阶段可以包括第一初始化阶段、阈值补偿阶段、数据写入阶段、第二初始化阶段和发光阶段。发光阶段中，第一发光控制信号线EM1提供导通电平，第一发光控制模块106在第一发光控制信号线EM1的控制下导通，将第一电源电压信号端VDD提供的第一电源电压信号传输至驱动模块101的第一端。第二发光控制信号线EM2提供导通电平，第二发光控制模块113在第二发光控制信号线EM2的控制下导通，将驱动模块101的第二端的电压写入发光元件的第一极。
如图10所示，在显示帧为保持帧时，像素电路10的工作阶段可以包括前述第二初始化阶段和前述发光阶段，本实施例中在此不做赘述。以及，在显示帧为保持帧时，像素电路10的工作阶段还可以包括复位阶段。在复位阶段，第一发光控制信号线EM1提供导通电平，第一发光控制模块106在第一发光控制信号线EM1的控制下导通，将第一电源电压信号端VDD提供的第一电源电压信号传输至驱动模块101的第一端，以对驱动模块101的第一端和第二端进行复位。
为了便于理解本申请提供的像素电路，下面结合一些具体的应用实施例进行说明。
下面请参见图11，图11是本申请实施例提供的又一种像素电路的结构示意图。根据本申请的一些实施例，可选的，如图11所示，上述驱动模块101可以包括第一晶体管M1，阈值补偿模块102可以包括第二晶体管M2，数据写入模块105可以包括第三晶体管M3，第一发光控制模块106可以包括第四晶体管M4，耦合模块104可以包括第二电容C2。
具体地，第二晶体管M2的控制端与第一扫描信号线S1电连接，第二晶体管M2的第一端与第一晶体管M1的控制端电连接，第二晶体管M2的第二端与第一晶体管M1的第二端电连接。第二电容C2的第一极与第一晶体管M1的第二端电连接。第三晶体管M3的控制端与第二扫描信号线S2电连接，第三晶体管M3的第一端与第二电容C2的第二极电连接，第三晶体管M3的第二端与数据电压信号端Data电连接。第四晶体管M4的控制端与第一发光控制信号线EM1电连接，第四晶体管M4的第一端与第一电源电压信号端VDD电连接，第四晶体管M4的第二端与第一晶体管M1的第一端电连接。
下面请继续参见图11，根据本申请的一些实施例，可选的，像素电路10还可以包括第一存储模块103、第一开关模块107、第二存储模块108、第二开关模块109、复位模块110、第一初始化模块111、第二初始化模块112、第二发光控制模块113。其中，第一存储模块103可以包括第一电容C1，第一开关模块107可以包括第五晶体管M5，第二存储模块108可以包括第三电容C3，第二开关模块109可以包括第六晶体管M6，复位模块110可以包括第七晶体管M7，第一初始化模块111可以包括第八晶体管M8，第二初始化模块112可以包括第九晶体管M9，第二发光控制模块113可以包括第十晶体管M10。具体连接时，第一电容C1的第一极与第一电源电压信号端VDD电连接，第一电容C1的第二极与第一晶体管M1的控制端电连接。第五晶体管M5的控制端与第一扫描信号线S1电连接，第五晶体管M5的第一端与第一晶体管M1的控制端电连接，第五晶体管M5的第二端与第二晶体管M2的第一端电连接。第三电容C3的第一极与第一电源电压信号端VDD电连接，第三电容C3的第二极与第二晶体管M2的第一端电连接。第六晶体管M6的控制端与第三扫描信号线S3电连接，第六晶体管M6的第一端与第二电容C2的第一极电连接，第六晶体管M6的第二端与初始电压信号端Vini电连接。第七晶体管M7的控制端与第四扫描信号线S4电连接，第七晶体管M7的第一端与第一晶体管M1的第一端电连接，第七晶体管M7的第二端与复位参考电压信号端VEH电连接。第八晶体管M8的控制端与第五扫描信号线S5电连接，第八晶体管M8的第一端与第二晶体管M2的第一端电连接，第八晶体管M8的第二端与第一参考电压信号端Vref1电连接。第九晶体管M9的控制端与第四扫描信号线S4电连接，第九晶体管M9的第一端与发光元件的第一极电连接，第九晶体管M9的第二端与第二参考电压信号端Vref2电连接。第十晶体管M10的控制端与第二发光控制信号线EM2电连接，第十晶体管M10的第一端与驱动模块101的第二端电连接，第十晶体管M10的第二端与发光元件的第一极电连接。应理解地是，考虑到双栅晶体管相较于单栅晶体管而言具备更小的漏电特性，为了减少漏流，从而进一步保障显示面板的显示效果，上述第八晶体管M8可以为双栅型薄膜晶体管。
与图11所示像素电路结构对应的，请参见图12及图13，图12和图13是本申请实施例提供的又一种像素电路的时序示意图。图12对应显示帧为数据写入帧的情况，图13对应显示帧为保持帧的情况。下面结合图12以及图13所示的时序对图11所示的像素电路进行介绍。本实施例中，导通电平为低电平，截止电平为高电平。
如图12所示，在显示帧为数据写入帧时，图11中的像素电路10的工作过程包括第一初始化阶段T1、阈值补偿阶段T2、数据写入阶段T3、第二初始化阶段T4以及发光阶段T5。
在第一初始化阶段T1，第三扫描信号线S3提供导通电平，第六晶体管M6导通，将初始电压信号端Vini提供的初始电压信号写入第二电容C2的第二端，以对第二电容C2的第二端进行初始化。第五扫描信号线S5提供导通电平，第八晶体管M8在第五扫描信号线S5的控制下导通，将第一参考电压信号端Vref1提供的第一参考电平电压传输到第一电容C1的第二极，以对第一电容C1的第二极进行初始化。第四扫描信号线S4提供导通电平，第八晶体管M8在第四扫描信号线S4的控制下导通，将第一参考电压信号端Vref1提供的第一参考电平电压传输到第三电容C3的第二极，以对第三电容C3的第二极进行初始化。应理解地是，上述第一初始化阶段的时间可根据实际存储电容的初始化需求等进行灵活调节，本申请对此不做具体限制。
在阈值补偿阶段T2，第一发光控制信号线EM1提供导通电平，第四晶体管M4在第一发光控制信号线EM1的控制下导通。第一扫描信号线S1提供导通电平，第五晶体管M5和第二晶体管M2在第一扫描信号线S1的控制下导通。第一晶体管M1在此阶段导通，第一电源电压信号端VDD提供的第一电源电压信号，通过导通的第四晶体管M4、第一晶体管M1、第二晶体管M2以及第五晶体管M5写入第一晶体管M1的控制端，直至第一晶体管M1的控制端电位为其阈值电压与上述第一电源电压信号之和，从而实现对第一晶体管M1的阈值补偿，且此补偿时间可调。
以及，在此阈值补偿阶段T2，第三扫描信号线S3提供导通电平，上述第六晶体管M6在第三扫描信号线S3控制下导通，将初始电压信号端Vini提供的初始电压信号写入第二电容C2的第二极，以便为第二电容C2的第二极提供恒定电压，避免第二电容C2的第二极处于悬空状态，同时保证第二电容C2的第二极在数据写入阶段T3之前维持在稳定电位，以便在数据写入阶段T3能够通过此第二电容C2的耦合作用将数据信号耦合至第一晶体管M1的第二端。
在数据写入阶段T3，第一扫描信号线S1提供导通电平，第二晶体管M2在第一扫描信号线S1的控制下导通。第二扫描信号线S2提供导通电平，第三晶体管M3在该第一扫描信号线S1的控制下导通。第一发光控制信号线EM提供截止电平，第四晶体管M4在该第一发光控制信号线EM的控制下关断。上述数据电压信号端Data提供的数据信号通过第二电容C2耦合第一晶体管M1的第二端，并经导通的第二晶体管M2传输至第一晶体管M1的控制端，以实现对数据信号的写入。此阶段中，第一晶体管M1的控制端所写入的电压最终为：VG＝Vdd+Vth+k*(data-Vint)，k＝c2/(c1+c2+c3)。其中，VG为第一晶体管M1的控制端的节点电位；Vdd为第一电源电压信号端VDD提供的第一电源电压信号；Vth为第一晶体管M1的阈值电压；data为数据电压信号端Data在此数据写入阶段提供的数据信号；Vint为前述初始电压信号端Vini提供的初始电压信号；c1为第一电容C1的电容值；c2为第二电容C2的电容值；c3为第三电容C3的电容值。以及，需要注意地是，在数据信号完成写入后，上述第一扫描信号线S1提供的扫描信号可以先跳变为高电压，第二扫描信号线S2提供的扫描信号后跳变为高电压，以有效保障第一晶体管M1栅极所写入数据信号的有效及准确性。
在第二初始化阶段T4，第四扫描信号线S4提供低电平，第七晶体管M7在该第四扫描信号线S4的控制下导通，将复位参考电压信号端VEH提供的复位参考电压信号传输到第一晶体管M1的第一端，以对第一晶体管M1的第一端和第二端进行复位。第四扫描信号线S4提供导通电平，第九晶体管M9在第四扫描信号线S4的控制下导通，将第二参考电压信号端Vref2提供的第二参考电平电压传输到发光元件的第一极，以对发光元件的第一极进行复位。应理解地是，考虑到不同显示面板在不同状态下的偏置调节需求并不一致，因此上述复位参考电压信号端VEH所提供的复位参考电压信号可调，本实施例对此不做具体限制。
在发光阶段T5，第一发光控制信号线EM1提供导通电平，第四晶体管M4在第一发光控制信号线EM1的控制下导通，将第一电源电压信号端VDD提供的第一电源电压信号Vdd传输至第一晶体管M1的第一端。第二发光控制信号线EM2提供导通电平，第十晶体管M10在第二发光控制信号线EM2的控制下导通，第一晶体管M1根据先前数据写入阶段T3写入的数据信号提供驱动电流，以驱动发光元件进行发光工作，该驱动电流为：其中，W为第一晶体管M1的沟道宽度，L为第一晶体管M1的沟道长度，μ为迁移率，Cox为电容常数。由该式可知，驱动电流与阈值电压和第一电源电压信号Vdd均无关。本申请实施例提供的像素电路10中，通过将data写入和阈值补偿分时进行，并采用VDD对驱动晶体管进行阈值补偿，能够在实现阈值电压充分补偿以及数据信号快速写入的同时，实现对第一电源电压信号Vdd的IR drop(IR压降)的补偿。
如图13所示，在显示帧为保持帧时，图11中的像素电路10的工作过程包括复位阶段T1、第二初始化阶段T2以及发光阶段T3。
在复位阶段T1，第一发光控制信号线EM1提供导通电平，第四晶体管M4在第一发光控制信号线EM1的控制下导通，将第一电源电压信号端VDD提供的第一电源电压信号传输至第一晶体管M1的第一端，以对第一晶体管M1的第一端和第二端进行复位。
在第二初始化阶段T2，第四扫描信号线S4提供低电平，第七晶体管M7在该第四扫描信号线S4的控制下导通，将复位参考电压信号端VEH提供的复位参考电压信号传输到第一晶体管M1的第一端，以对第一晶体管M1的第一端和第二端进行复位。第四扫描信号线S4提供导通电平，第九晶体管M9在第四扫描信号线S4的控制下导通，将第二参考电压信号端Vref2提供的第二参考电平电压传输到发光元件的第一极，以对发光元件的第一极进行复位。
在发光阶段T3，第一发光控制信号线EM1提供导通电平，第四晶体管M4在第一发光控制信号线EM1的控制下导通，将第一电源电压信号端VDD提供的第一电源电压信号传输至第一晶体管M1的第一端。第二发光控制信号线EM2提供导通电平，第十晶体管M10在第二发光控制信号线EM2的控制下导通，第一晶体管M1根据先前数据写入帧中写入的数据信号提供驱动电流，以驱动发光元件进行发光工作。
本实施例提供的一种像素电路10，在阈值补偿阶段，第一晶体管M1、第二晶体管M2以及第四晶体管M4导通，通过第一电源电压信号端VDD提供的第一电源电压信号对驱动晶体管M1进行阈值补偿。在数据写入阶段，第二晶体管M2和第三晶体管M3导通，数据电压信号端Data提供的数据信号通过第二电容C2耦合至第一晶体管M1的控制端。其中，阈值补偿阶段与数据写入阶段不交叠。本实施例通过将阈值补偿阶段和数据写入阶段分开，从而使得像素电路10的阈值补偿时间不受行扫描时间限制，能够更好地实现亮度均一性，从而能够有效提升显示面板的显示效果。并且，本申请中还采用第一电源电压信号端VDD对驱动晶体管M1的栅极进行充电，能够同时补偿第一电源电压信号端带来的压降(IR Drop)，从而进一步达到改善显示面板显示亮度均一性的目的。
此外，本申请采用耦合模块104的耦合作用进行数据信号写入，能够实现向驱动模块101的控制端更为平稳的数据电压写入。并且，控制数据信号写入的第三晶体管M3实际工作在线性区，其工作电流大，所需的数据信号写入时间短，数据写入阶段较现有常规7T1C像素电路而言功耗更低。以及，本实施例中还增加第七晶体管M7以用于对第一晶体管M1的源漏极进行复位，这样可以改善不同刷新频率下第一晶体管M1的stress差异，从而改善刷新频率切换时的mura现象，提升显示面板显示亮度的均一性以及面板竞争力。
需要注意的是，本申请实施例给出的上述驱动时序仅为可能的示例，在其他一些实施例中，该像素驱动电路的工作时序还可以是根据实际情况及需求进行灵活调整，本申请在此对其不做具体限制。
下面请参见图14，图14为本申请实施例提供的又一种像素电路的结构示意图，图14与图11结构基本一致，区别在于：图14中，为充分减少像素电路工作工程中的漏流影响，第二晶体管M2为双栅型薄膜晶体管，第二晶体管M2包括第一子晶体管和第二子晶体管。并且，上述阈值补偿模块102中还可以包括第四电容C4。
具体地，如图14所示，第一子晶体管的控制端与第一扫描信号线S1电连接，第一子晶体管的第一端与驱动模块101的控制端电连接，第一子晶体管的第二端与第四电容C4的第二极电连接。上述第二子晶体管的控制端与第一扫描信号线S1电连接，第二子晶体管的第一端与第四电容C4的第二极电连接，第二子晶体管的第二端与驱动模块101的第二端电连接。第四电容C4的第一极与第一电源电压信号端VDD电连接。
本实施例中，考虑到若阈值补偿管(第二晶体管M2)漏电流较大，会使得驱动晶体管M1的漏电现象较为严重，导致一帧内显示亮度衰减较大，不利于维持显示面板亮度均一性，因此将上述第二晶体管M2设置为双栅型薄膜晶体管来减小漏流。
进一步地，在将第二晶体管M2设置为双栅型薄膜晶体管之后，考虑到在双栅晶体管关断时，若双栅晶体管的中间节点(上述第一子晶体管的第二端)浮置，会使得该中间节点电位容易受到显示面板中其他信号的影响，造成双栅晶体管中间节点的节点电位不稳定，漏电流仍可能会较大，导致显示面板显示效果仍无法得到充分提升。
出于上述考量，因此本实施例中进一步引入上述第四电容C4，该第四电容C4的第一极与提供恒定电压的第一电源电压信号端VDD电连接，可以使得在双栅型的第二晶体管M2在关断时，其中间节点的电位仍然可以保持恒定，进而有利于减小该第二晶体管M2的漏电流，使得第一晶体管M1的栅极电位更加稳定，有利于避免第一晶体管M1栅极和第一电容C1的数据信号泄漏损失带来的显示面板亮度变化等问题，能够提升显示面板显示效果，尤其有利于保障显示面板的在低频刷新时的显示效果，并且也有利于显示面板的更低频显示。
此外，本实施例中选择第四电容C4的第一极与第一电源电压信号端VDD电连接，能够使得上述中间节点的节点电位与第一晶体管M1的栅极电位接近，相当于降低了第一子晶体管第一端和第二端之间的压差，这样也能进一步达到抑制第一子晶体管与第一晶体管M1的栅极之间的漏电流的效果，有助于维持第一晶体管M1的栅极电位稳定，从而使得第一晶体管M1在发光阶段能够以稳定的驱动电流驱动发光元件发光，进而有效提升了显示面板显示效果及显示面板竞争力。
应理解地是，图14所示的像素电路10的工作过程与相关时序设置与前文基本一致，具体可以结合图12和图13所示的时序示意图以及前文对应描述部分，本实施例对此不做赘述。
下面请参见图15，图15为本申请实施例提供的又一种像素电路的结构示意图，图15与图11结构基本一致。区别在于：图15中，考虑到氧化物晶体管的关态漏电流较小，为进一步提升显示面板的显示效果，上述第二晶体管M2和第八晶体管M8均为铟镓锌氧化物薄膜晶体管，这样有利于维持驱动晶体管(第一晶体管M1)栅极电位稳定，进而保障发光阶段驱动电流的稳定性，以避免显示屏显示工作时出现影像残留、低频亮度衰减等问题出现，有利于改善显示面板的显示效果。以及，为减少像素电路中的器件数量，以充分降低显示面板的成本，考虑到在采用铟镓锌氧化物薄膜晶体管作为阈值补偿管(第二晶体管M2)以及初始化管(第八晶体管M8)的情况下，已经能够充分对像素电路10中的漏流问题起到抑制作用，上述图15中示出的像素电路10中可以不包含第五晶体管M5和第三电容C3。
与图15所示像素电路结构对应的，请参见图16及图17，图16和图17是本申请实施例提供的又一种像素电路的时序示意图。图16对应显示帧为数据写入帧的情况，图17对应显示帧为保持帧的情况。图16以及图17所示的时序与图15所示的像素电路对应。需要说明地是，在图16及图17所示时序中，第一扫描信号线S1和第五扫描信号线S5提供的导通电平为高电平，其余信号线提供的导通电平为低电平。
应理解地是，图13所示的像素电路10的工作原理及实际工作过程前文基本类似，因此，为简要起见，本实施例中对图16及图17所示的像素电路工作时序并不进行展开描述。
需要说明的是，除上述列出的晶体管之外，本申请的像素电路10还可以包括其他晶体管，这些晶体管共同构成多种类型的像素电路，本申请对此不做具体限制。
基于上述实施例提供的像素电路，相应地，本申请实施例还提供了一种驱动方法。本申请实施例的一种驱动方法可以应用于前述任一实施例所提供的像素电路。
图18为本申请实施例提供的一种驱动方法的流程示意图。如图18所示，本申请实施例的一种驱动方法可以包括以下步骤：
S1801、在数据写入阶段之前，控制耦合模块的第二端的节点电位维持稳定；以及，控制阈值补偿阶段与数据写入阶段不交叠。
根据本申请第二方面的实施方式，该驱动方法具体还可以包括：
在阈值补偿阶段，控制第一发光控制信号线提供导通电平，以使第一发光控制模块响应于第一发光控制信号线提供的导通电平导通，以及，控制第一扫描信号线提供导通电平，以使阈值补偿模块响应于第一扫描信号线提供的导通电平导通，以通过第一电源电压信号端提供的第一电源电压信号对驱动模块进行阈值补偿；
在数据写入阶段，控制第一扫描信号线提供导通电平，以使阈值补偿模块响应于第一扫描信号线提供的导通电平导通，以及，控制第二扫描信号线提供导通电平，以使数据写入模块响应于第二扫描信号线提供的导通电平导通，以将数据电压信号端提供的数据信号通过第二存储模块耦合至驱动模块的控制端；其中，阈值补偿阶段与数据写入阶段不交叠。
本实施例中，在像素电路进行数据写入阶段之前，控制耦合模块的第二端的节点电位维持稳定。如此，以便在数据写入阶段通过耦合模块的耦合作用实现对数据电压信号端提供的数据信号的快速写入。其中，在具体维持耦合模块的第二端的节点电位稳定时，示例性地，耦合模块的第二端可以是与一根电压信号线电连接，此电压信号线可以由显示面板中的驱动芯片控制，驱动芯片可通过此电压信号线在数据写入阶段之前为耦合模块的第二端提供稳定电压，以及在数据写入阶段停止传输此稳定电压以便数据信号写入。需要说明，上述仅为示例，其它可行的用于控制维持耦合模块第二端电位稳定的实施方式，也应当涵盖在本申请的保护范围之内。
本申请实施例的一种驱动方法，通过在阈值补偿阶段控制第一发光控制信号线以及第一扫描信号线提供导通电平，以使第一发光控制模块、驱动模块、阈值补偿模块导通，从而得以通过第一电源电压信号端提供的第一电源电压信号对驱动模块进行阈值补偿。以及，通过在与阈值补偿阶段并不交叠的数据写入阶段控制第一扫描信号线和第二扫描信号线提供导通电平，以使阈值补偿模块、数据写入模块导通。以及，在数据写入阶段之前，通过控制耦合模块的第二端的节点电位维持稳定以便在数据写入阶段通过耦合快速写入数据信号。
相较于现有技术，本申请实施例的一种驱动方法，通过对各个信号线输出电平进行控制，能够将阈值补偿阶段和数据写入阶段分开，从而使得像素电路的阈值补偿时间不受行扫描时间限制，能够更好地实现亮度均一性，从而能够有效提升显示面板的显示效果。并且，本申请中还采用第一电源电压信号端对驱动模块进行阈值补偿，能够同时补偿第一电源电压信号端带来的压降，从而进一步达到改善显示面板显示亮度均一性的目的。
基于上述任一实施例提供的像素电路，相应地，本申请还提供了一种显示面板，包括本申请前述任一实施例所提供的像素电路。请参考图19，图19为本申请实施例提供的显示面板的一种结构示意图。如图19所示，本申请实施例提供的显示面板100可以包括上述任一实施例所述的像素电路10。图19所示的显示面板可以为有机发光二极管(OrganicLight-Emitting Diode，OLED)显示面板。
本领域内技术人员应该理解，在本申请的其他实现方式中，显示面板还可以微型发光二极管(Micro LED)显示面板，量子点显示面板等。
本申请实施例提供的显示面板，具有本申请实施例提供的像素电路10的有益效果，具体可以参考上述各实施例对于像素电路10的具体说明，本实施例在此不再赘述。
基于上述实施例提供的显示面板，相应地，本申请还提供了一种显示装置，包括本申请提供的显示面板。请参考图20，图20为本申请实施例提供的显示装置的一种结构示意图。图20提供的显示装置1000包括本申请上述任一实施例提供的显示面板100。图20实施例例如以手机为例，对显示装置1000进行说明，可以理解的是，本申请实施例提供的显示装置，可以是可穿戴产品、电脑、电视、车载显示装置等其他具有显示功能的显示装置，本申请对此不作具体限制。本申请实施例提供的显示装置，具有本申请实施例提供的显示面板100的有益效果，具体可以参考上述各实施例对于显示面板100的具体说明，本实施例在此不再赘述。
应当理解的是，本申请实施例附图提供的电路的具体结构以及显示面板的剖面结构仅仅是一些示例，并不用于限定本申请。另外，在不矛盾的情况下，本申请提供的上述各实施例可以相互结合。
需要明确的是，本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同或相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该申请仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。
本领域技术人员应能理解，上述实施例均是示例性而非限制性的。在不同实施例中出现的不同技术特征可以进行组合，以取得有益效果。本领域技术人员在研究附图、说明书及权利要求书的基础上，应能理解并实现所揭示的实施例的其他变化的实施例。在权利要求书中，术语“包括”并不排除其他结构；数量涉及“一个”但不排除多个；术语“第一”、“第二”用于标示名称而非用于表示任何特定的顺序。权利要求中的任何附图标记均不应被理解为对保护范围的限制。某些技术特征出现在不同的从属权利要求中并不意味着不能将这些技术特征进行组合以取得有益效果。

Claims (10)

1.一种像素电路，其特征在于，所述像素电路包括：
驱动模块，用于驱动发光元件发光；
阈值补偿模块，所述阈值补偿模块的控制端与第一扫描信号线电连接，所述阈值补偿模块的第一端与驱动模块的控制端电连接，所述阈值补偿模块的第二端与所述驱动模块的第二端电连接；
耦合模块，所述耦合模块的第一端与所述驱动模块的第二端电连接；
数据写入模块，所述数据写入模块的控制端与第二扫描信号线电连接，所述数据写入模块的第一端与所述耦合模块的第二端电连接，所述数据写入模块的第二端与数据电压信号端电连接；
第一发光控制模块，所述第一发光控制模块的控制端与第一发光控制信号线电连接，所述第一发光控制模块的第一端与第一电源电压信号端电连接，所述第一发光控制模块的第二端与所述驱动模块的第一端电连接；
其中，在数据写入阶段之前，所述耦合模块的第二端的节点电位维持稳定；以及，阈值补偿阶段与所述数据写入阶段不交叠。
2.根据权利要求1所述的像素电路，其特征在于，所述像素电路还包括：
第一开关模块，所述第一开关模块的控制端与所述第一扫描信号线电连接，所述第一开关模块的第一端与所述驱动模块的控制端电连接，所述第一开关模块的第二端与所述阈值补偿模块的第一端电连接；
第二存储模块，所述第二存储模块的第一端与所述第一电源电压信号端电连接，所述第二存储模块的第二端与所述阈值补偿模块的第一端电连接；
在所述阈值补偿阶段和所述数据写入阶段，所述第一开关模块在所述第一扫描信号线的控制下导通。
3.根据权利要求1或2所述的像素电路，其特征在于，所述像素电路还包括：
第二开关模块，所述第二开关模块的控制端与第三扫描信号线电连接，所述第二开关模块的第一端与所述耦合模块的第一端电连接，所述第二开关模块的第二端与初始电压信号端电连接；
优选地，在所述阈值补偿阶段，所述第二开关模块在所述第三扫描信号线控制下导通，将所述初始电压信号端提供的初始电压信号写入所述耦合模块的第二端，以为所述耦合模块的第二端提供恒定电压；
优选地，在阈值补偿阶段之前的第一初始化阶段，所述第二开关模块导通，将所述初始电压信号端提供的初始电压信号写入所述耦合模块的第二端，以对所述耦合模块的第二端进行初始化；
优选地，在所述数据写入阶段之前，所述第二开关模块在所述第三扫描信号线控制下导通，以使所述耦合模块的第二端的节点电位在所述数据写入阶段之前维持稳定。
4.根据权利要求3所述的像素电路，其特征在于，所述像素电路还包括：
复位模块，所述复位模块的控制端与第四扫描信号线电连接，所述复位模块的第一端与所述驱动模块的第一端电连接，所述复位模块的第二端与复位参考电压信号端电连接；
优选地，在第二初始化阶段，所述复位模块导通，将所述复位参考电压信号端提供的复位参考电压信号传输到所述驱动模块的第一端，以对所述驱动模块的第一端和第二端进行复位。
5.根据权利要求4所述的像素电路，其特征在于，所述像素电路还包括：
第一存储模块，所述第一存储模块的第一端与所述第一电源电压信号端电连接，所述第一存储模块的第二端与所述驱动模块的控制端电连接；
第一初始化模块，所述第一初始化模块的控制端与第五扫描信号线电连接，所述第一初始化模块的第一端与所述阈值补偿模块的第一端电连接，所述第一初始化模块的第二端与第一参考电压信号端电连接；
第二初始化模块，所述第二初始化模块的控制端与所述第四扫描信号线电连接，所述第二初始化模块的第一端与所述发光元件的第一极电连接，所述第二初始化模块的第二端与第二参考电压信号端电连接；
第二发光控制模块，所述第二发光控制模块的控制端与第二发光控制信号线电连接，所述第二发光控制模块的第一端与所述驱动模块的第二端电连接，所述第二发光控制模块的第二端与所述发光元件的第一极电连接；
优选地，在所述第一初始化阶段，所述第一初始化模块导通，将所述第一参考电压信号端提供的第一参考电平电压传输到所述第一存储模块的第二极，以对所述第一存储模块的第二极进行初始化；
在所述第二初始化阶段，所述第二初始化模块导通，将所述第二参考电压信号端提供的第二参考电平电压传输到所述发光元件的第一极，以对所述发光元件的第一极进行复位；
优选地，所述像素电路还包括所述第二存储模块；
在所述第一初始化阶段，所述第一初始化模块导通，将所述第一参考电压信号端提供的第一参考电平电压传输到所述第二存储模块的第二极，以对所述第二存储模块的第二极进行初始化。
6.根据权利要求5所述的像素电路，其特征在于，显示帧分为数据写入帧和保持帧；
在显示帧为数据写入帧时，所述像素电路的工作阶段包括所述第一初始化阶段、所述阈值补偿阶段、所述数据写入阶段、所述第二初始化阶段和发光阶段；
所述发光阶段中，所述第一发光控制模块导通，将所述第一电源电压信号端提供的第一电源电压信号传输至所述驱动模块的第一端；所述第二发光控制模块导通，将所述驱动模块的第二端的电压写入所述发光元件的第一极；
在显示帧为保持帧时，所述像素电路的工作阶段包括所述第二初始化阶段和所述发光阶段；
优选地，在显示帧为保持帧时，所述像素电路的工作阶段还包括复位阶段；
在所述复位阶段，所述第一发光控制模块导通，将所述第一电源电压信号端提供的第一电源电压信号传输至所述驱动模块的第一端，以对所述驱动模块的第一端和第二端进行复位。
7.根据权利要求1所述的像素电路，其特征在于，所述驱动模块包括第一晶体管，所述阈值补偿模块包括第二晶体管，所述数据写入模块包括第三晶体管，所述第一发光控制模块包括第四晶体管，所述耦合模块包括第二电容；
所述第二晶体管的控制端与所述第一扫描信号线电连接，所述第二晶体管的第一端与所述第一晶体管的控制端电连接，所述第二晶体管的第二端与所述第一晶体管的第二端电连接；所述第二电容的第一极与所述第一晶体管的第二端电连接；
所述第三晶体管的控制端与所述第二扫描信号线电连接，所述第三晶体管的第一端与所述第二电容的第二极电连接，所述第三晶体管的第二端与所述数据电压信号端电连接；
所述第四晶体管的控制端与所述第一发光控制信号线电连接，所述第四晶体管的第一端与所述第一电源电压信号端电连接，所述第四晶体管的第二端与所述第一晶体管的第一端电连接；
优选地，所述第二晶体管为双栅型薄膜晶体管，所述第二晶体管包括第一子晶体管和第二子晶体管；所述阈值补偿模块中还包括第四电容；
所述第一子晶体管的控制端与所述第一扫描信号线电连接，所述第一子晶体管的第一端与所述第一晶体管的控制端电连接，所述第一子晶体管的第二端与所述第四电容的第二极电连接；
所述第二子晶体管的控制端与所述第一扫描信号线电连接，所述第二子晶体管的第一端与所述第四电容的第二极电连接，所述第二子晶体管的第二端与所述第一晶体管的第二端电连接；
所述第四电容的第一极与所述第一电源电压信号端电连接。
8.根据权利要求7所述的像素电路，其特征在于，所述像素电路还包括第一存储模块、第一开关模块、第二存储模块、第二开关模块、复位模块、第一初始化模块、第二初始化模块、第二发光控制模块；所述第一存储模块包括第一电容，所述第一开关模块包括第五晶体管，所述第二存储模块包括第三电容，所述第二开关模块包括第六晶体管，所述复位模块包括第七晶体管，所述第一初始化模块包括第八晶体管，所述第二初始化模块包括第九晶体管，所述第二发光控制模块包括第十晶体管；
所述第一电容的第一极与所述第一电源电压信号端电连接，所述第一电容的第二极与所述第一晶体管的控制端电连接；
所述第五晶体管的控制端与所述第一扫描信号线电连接，所述第五晶体管的第一端与所述第一晶体管的控制端电连接，所述第五晶体管的第二端与所述第二晶体管的第一端电连接；
所述第三电容的第一极与所述第一电源电压信号端电连接，所述第三电容的第二极与所述第二晶体管的第一端电连接；
所述第六晶体管的控制端与第三扫描信号线电连接，所述第六晶体管的第一端与所述第二电容的第一极电连接，所述第六晶体管的第二端与初始电压信号端电连接；
所述第七晶体管的控制端与第四扫描信号线电连接，所述第七晶体管的第一端与所述第一晶体管的第一端电连接，所述第七晶体管的第二端与复位参考电压信号端电连接；
所述第八晶体管的控制端与第五扫描信号线电连接，所述第八晶体管的第一端与所述第二晶体管的第一端电连接，所述第八晶体管的第二端与第一参考电压信号端电连接；
所述第九晶体管的控制端与所述第四扫描信号线电连接，所述第九晶体管的第一端与所述发光元件的第一极电连接，所述第九晶体管的第二端与第二参考电压信号端电连接；
所述第十晶体管的控制端与第二发光控制信号线电连接，所述第十晶体管的第一端与所述驱动模块的第二端电连接，所述第十晶体管的第二端与所述发光元件的第一极电连接；
优选地，所述第八晶体管为双栅型薄膜晶体管；
优选地，所述第二晶体管和所述第八晶体管均为铟镓锌氧化物薄膜晶体管。
9.一种像素电路的驱动方法，其特征在于，应用于如权利要求1-8任一项所述的像素电路；所述方法包括：
在数据写入阶段之前，控制耦合模块的第二端的节点电位维持稳定；以及，控制阈值补偿阶段与所述数据写入阶段不交叠。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
在阈值补偿阶段，控制第一发光控制信号线提供导通电平，以使第一发光控制模块响应于所述第一发光控制信号线提供的导通电平导通，以及，控制第一扫描信号线提供导通电平，以使阈值补偿模块响应于所述第一扫描信号线提供的导通电平导通，以通过所述第一电源电压信号端提供的第一电源电压信号对驱动模块进行阈值补偿；
在数据写入阶段，控制所述第一扫描信号线提供导通电平，以使阈值补偿模块响应于所述第一扫描信号线提供的导通电平导通，以及，控制第二扫描信号线提供导通电平，以使数据写入模块响应于所述第二扫描信号线提供的导通电平导通，以将数据电压信号端提供的数据信号通过第二存储模块耦合至所述驱动模块的控制端；其中，所述阈值补偿阶段与所述数据写入阶段不交叠。
CN202310960805.XA 2023-08-01 2023-08-01 一种像素电路及其驱动方法 Pending CN116959378A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310960805.XA CN116959378A (zh) 2023-08-01 2023-08-01 一种像素电路及其驱动方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310960805.XA CN116959378A (zh) 2023-08-01 2023-08-01 一种像素电路及其驱动方法

Publications (1)

Publication Number Publication Date
CN116959378A true CN116959378A (zh) 2023-10-27

Family

ID=88452791

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310960805.XA Pending CN116959378A (zh) 2023-08-01 2023-08-01 一种像素电路及其驱动方法

Country Status (1)

Country Link
CN (1) CN116959378A (zh)

Similar Documents

Publication Publication Date Title
CN112735314B (zh) 像素电路及其驱动方法、显示面板和显示装置
US11997899B2 (en) Pixel circuit, pixel driving method, display panel and display device
US11393396B2 (en) Pixel circuit and driving method therefor and display panel
JP2023093602A (ja) 画素回路、駆動方法、電界発光表示パネル及び表示装置
US11189228B2 (en) Pixel circuit, method for driving pixel circuit, and display device
US11335269B2 (en) Pixel circuit, display substrate and display apparatus
US20210358390A1 (en) Subpixel circuit, pixel circuit, driving method thereof, display module and display device
US11670221B2 (en) Display panel and display device with bias adjustment
CN113035133A (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
US11355060B2 (en) Pixel circuit, method of driving pixel circuit, display panel and display device
US20220319417A1 (en) Pixel driving circuit and display panel
US20210193046A1 (en) Pixel unit, display panel and electronic device
US11721288B2 (en) Pixel circuit, pixel circuit driving method, display panel and display apparatus
CN114078430A (zh) 像素电路及显示面板
WO2024045484A1 (zh) 像素电路及其驱动方法和显示面板
WO2022226727A1 (zh) 像素电路、像素驱动方法和显示装置
CN112435624B (zh) 像素驱动电路、像素驱动电路的驱动方法和显示面板
CN111445836B (zh) 像素电路
CN116959378A (zh) 一种像素电路及其驱动方法
US12002415B2 (en) Display panel and display device
CN115019733B (zh) 像素驱动电路、方法以及显示面板
WO2024114093A1 (zh) 像素电路、显示基板、显示装置和显示驱动方法
WO2024109348A1 (zh) 像素电路、驱动方法和显示装置
CN115188321A (zh) 像素电路及显示面板
CN116631339A (zh) 像素电路及其驱动方法、显示基板和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination