CN116955105A - 一种跨芯片传输性能分析方法及装置、电子设备 - Google Patents
一种跨芯片传输性能分析方法及装置、电子设备 Download PDFInfo
- Publication number
- CN116955105A CN116955105A CN202310796878.XA CN202310796878A CN116955105A CN 116955105 A CN116955105 A CN 116955105A CN 202310796878 A CN202310796878 A CN 202310796878A CN 116955105 A CN116955105 A CN 116955105A
- Authority
- CN
- China
- Prior art keywords
- duty ratio
- data
- chip
- threshold value
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 284
- 238000004458 analytical method Methods 0.000 title claims abstract description 162
- 238000000034 method Methods 0.000 claims abstract description 72
- 238000003860 storage Methods 0.000 claims description 24
- 238000012545 processing Methods 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 13
- 125000004122 cyclic group Chemical group 0.000 claims description 11
- 238000005457 optimization Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 20
- 230000006870 function Effects 0.000 description 10
- 230000010365 information processing Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000012512 characterization method Methods 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000835 fiber Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 238000013475 authorization Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3466—Performance evaluation by tracing or monitoring
- G06F11/3485—Performance evaluation by tracing or monitoring for I/O devices
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Abstract
本公开涉及计算机技术领域，尤其涉及一种跨芯片传输性能分析方法及装置、电子设备，所述方法应用于第一芯片到第二芯片之间的传输通道，传输通道包括：输入截面、PHY截面和输出截面，所述方法包括：确定输入截面对应的第一传输参数，PHY截面对应的第二传输参数，以及输出截面对应的第三传输参数；根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。本公开实施例通过输入截面、PHY截面和输出截面的传输参数的统计结果，能够有效实现对第一芯片到第二芯片之间跨芯片传输的性能瓶颈进行分析，得到准确率较高的分析结果。
Description
技术领域
本公开涉及计算机技术领域，尤其涉及一种跨芯片传输性能分析方法及装置、电子设备。
背景技术
在芯片设计领域，考虑到芯片面积和制造良率问题，一颗芯片的面积不能太大，而为了达到更高的性能，一般会将多个芯片通过互联模块组成一个更大的系统。常见的芯片间的互联协议包括：PCIE、Interlaken等。相关技术中，仅基于互连模块与外部模块之间的带宽匹配，对跨芯片传输性能进行分析，得到的分析结果并不能准确反映跨芯片传输性能。
发明内容
本公开提出了一种跨芯片传输性能分析方法及装置、电子设备的技术方案。
根据本公开的一方面，提供了一种跨芯片传输性能分析方法，所述方法应用于第一芯片到第二芯片之间的传输通道，所述传输通道包括：输入截面、PHY截面和输出截面，所述方法包括：确定所述输入截面对应的第一传输参数，所述PHY截面对应的第二传输参数，以及所述输出截面对应的第三传输参数；根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
在一种可能的实现方式中，所述第二传输参数包括：IDLE数据占比、协议层包数据占比，其中，所述IDLE数据占比用于表征所述PHY截面上传输的全部数据中IDLE数据的占比，所述协议层包数据占比用于表征所述PHY截面上传输的全部数据中协议层包数据的占比；所述根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果，包括：在所述IDLE数据占比不大于第一阈值，且所述协议层包数据占比不大于第二阈值的情况下，得到第一分析结果，其中，所述第一分析结果用于表征需要降低所述PHY截面上链路层包的发送频率，或用于表征所述第二传输参数统计有误。
在一种可能的实现方式中，所述第二传输参数包括：协议层包头数据占比，其中，所述协议层包头数据占比用于表征所述PHY截面上传输的全部数据中协议层包头数据的占比；所述方法还包括：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比大于第三阈值的情况下，得到第二分析结果，其中，所述第二分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，所述第二传输参数包括：气泡数据占比，其中，所述气泡数据占比用于表征所述PHY截面上传输的协议层包payload数据中气泡数据的占比；所述方法还包括：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比大于第四阈值的情况下，得到第三分析结果，其中，所述第三分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，所述第二传输参数包括：不体现带宽数据占比，其中，所述不体现带宽数据占比用于表征所述PHY截面上传输的全部数据中不体现带宽数据的占比；所述方法还包括：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比大于第五阈值的情况下，得到第四分析结果，其中，所述第四分析结果用于表征需要对所述输入截面和所述输出截面之间的系统协议进行优化处理。
在一种可能的实现方式中，所述方法还包括：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比不大于所述第五阈值的情况下，得到第五分析结果，其中，所述第五分析结果用于表征所述第一芯片到所述第二芯片之间的跨芯片传输性能符合需求。
在一种可能的实现方式中，所述第一传输参数包括：IDLE CYCLE占比，其中，所述IDLE CYCLE占比用于表征所述输入截面上全部CYCLE中IDLE CYCLE的占比；所述方法还包括：在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比大于第六阈值的情况下，得到第六分析结果，其中，所述第六分析结果用于表征需要提高所述第一芯片中所述输入截面对应的前向模块的数据发射能力。
在一种可能的实现方式中，所述第三传输参数包括：STALL CYCLE占比，其中，所述STALL CYCLE占比用于表征所述输出截面上全部CYCLE中STALL CYCLE的占比；所述方法还包括：在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比大于第七阈值的情况下，得到第七分析结果，其中，所述第七分析结果用于表征需要提高所述第二芯片中所述输出截面对应的后向模块的数据接收能力。
在一种可能的实现方式中，所述方法还包括：在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比不大于所述第七阈值的情况下，得到第八分析结果，其中，所述第八分析结果用于表征需要提高所述第一芯片和所述第二芯片之间的互连模块的组包数据发射能力，或用于表征所述第二芯片到所述第一芯片之间的传输通道阻塞。
根据本公开的一方面，提供了一种跨芯片传输性能分析装置，所述装置应用于第一芯片到第二芯片之间的传输通道，所述传输通道包括：输入截面、PHY截面和输出截面，所述装置包括：参数确定模块，用于确定所述输入截面对应的第一传输参数，所述PHY截面对应的第二传输参数，以及所述输出截面对应的第三传输参数；性能分析模块，用于根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
在一种可能的实现方式中，所述第二传输参数包括：IDLE数据占比、协议层包数据占比，其中，所述IDLE数据占比用于表征所述PHY截面上传输的全部数据中IDLE数据的占比，所述协议层包数据占比用于表征所述PHY截面上传输的全部数据中协议层包数据的占比；所述性能分析模块，具体用于：在所述IDLE数据占比不大于第一阈值，且所述协议层包数据占比不大于第二阈值的情况下，得到第一分析结果，其中，所述第一分析结果用于表征需要降低所述PHY截面上链路层包的发送频率，或用于表征所述第二传输参数统计有误。
在一种可能的实现方式中，所述第二传输参数包括：协议层包头数据占比，其中，所述协议层包头数据占比用于表征所述PHY截面上传输的全部数据中协议层包头数据的占比；所述性能分析模块，具体用于：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比大于第三阈值的情况下，得到第二分析结果，其中，所述第二分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，所述第二传输参数包括：气泡数据占比，其中，所述气泡数据占比用于表征所述PHY截面上传输的协议层包payload数据中气泡数据的占比；所述性能分析模块，具体用于：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比大于第四阈值的情况下，得到第三分析结果，其中，所述第三分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，所述第二传输参数包括：不体现带宽数据占比，其中，所述不体现带宽数据占比用于表征所述PHY截面上传输的全部数据中不体现带宽数据的占比；所述性能分析模块，具体用于：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比大于第五阈值的情况下，得到第四分析结果，其中，所述第四分析结果用于表征需要对所述输入截面和所述输出截面之间的系统协议进行优化处理。
在一种可能的实现方式中，所述性能分析模块，具体用于：在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比不大于所述第五阈值的情况下，得到第五分析结果，其中，所述第五分析结果用于表征所述第一芯片到所述第二芯片之间的跨芯片传输性能符合需求。
在一种可能的实现方式中，所述第一传输参数包括：IDLE CYCLE占比，其中，所述IDLE CYCLE占比用于表征所述输入截面上全部CYCLE中IDLE CYCLE的占比；所述性能分析模块，具体用于：在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比大于第六阈值的情况下，得到第六分析结果，其中，所述第六分析结果用于表征需要提高所述第一芯片中所述输入截面对应的前向模块的数据发射能力。
在一种可能的实现方式中，所述第三传输参数包括：STALL CYCLE占比，其中，所述STALL CYCLE占比用于表征所述输出截面上全部CYCLE中STALL CYCLE的占比；所述性能分析模块，具体用于：在所述IDLE数据占比大于所述第一阈值，且所述IDLECYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比大于第七阈值的情况下，得到第七分析结果，其中，所述第七分析结果用于表征需要提高所述第二芯片中所述输出截面对应的后向模块的数据接收能力。
在一种可能的实现方式中，所述性能分析模块，具体用于：在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比不大于所述第七阈值的情况下，得到第八分析结果，其中，所述第八分析结果用于表征需要提高所述第一芯片和所述第二芯片之间的互连模块的组包数据发射能力，或用于表征所述第二芯片到所述第一芯片之间的传输通道阻塞。
根据本公开的一方面，提供了一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
在本公开实施例的应用于第一芯片到第二芯片之间的传输通道的跨芯片传输性能分析方法中，传输通道包括：输入截面、PHY截面和输出截面，确定输入截面对应的第一传输参数，PHY截面对应的第二传输参数，以及输出截面对应的第三传输参数，进而根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。在第一芯片到第二芯片之间的传输通道上，通过输入截面、PHY截面和输出截面的传输参数的统计结果，能够有效实现对第一芯片到第二芯片之间跨芯片传输的性能瓶颈进行分析，得到准确率较高的分析结果。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出根据本公开实施例的一种跨芯片传输性能分析方法的流程图。
图2示出根据本公开实施例的第一芯片到第二芯片之间传输通道包括的输入截面、PHY截面和输出截面的示意图。
图3示出根据本公开实施例的第一芯片到第二芯片之间的互连模块的示意图。
图4示出根据本公开实施例的PHY截面上传输数据的细分示意图。
图5示出根据本公开实施例的AXI协议和Interlaken协议下第一芯片到第二芯片之间传输通道的示意图。
图6示出根据本公开实施例的一种跨芯片传输性能分析装置的框图。
图7示出根据本公开实施例的一种电子设备的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
在跨芯片传输系统中，由于芯片间的互连模块需要跨板级进行数据传输，因此，物理层(Physical Layer，PHY)会成为整个跨芯片传输的性能瓶颈，PHY的利用率将是评估和优化整个跨芯片传输系统传输性能的关键。相关技术，在对跨芯片传输系统进行性能分析时，往往只关注互连模块与外部模块之间的带宽匹配，即只关注PHY SerDers的速率是否和整个模块的吞吐量匹配，而没有从PHY上传输数据细分的角度来分析跨芯片传输系统性能。
本公开实施例提供了一种跨芯片传输性能分析方法，从PHY上传输数据细分的角度来分析跨芯片传输系统的整体性能。下面详细介绍本公开实施例提供的跨芯片传输性能分析方法。
图1示出根据本公开实施例的一种跨芯片传输性能分析方法的流程图。该方法可以由终端设备或服务器等电子设备执行，终端设备可以为用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal DigitalAssistant，PDA)、手持设备、计算设备、车载设备、可穿戴设备等，该方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。或者，可通过服务器执行该方法。该方法应用于第一芯片到第二芯片之间的传输通道，该传输通道包括：输入截面、物理层(Physical Layer，PHY)截面和输出截面。如图1所示，该方法包括：
在步骤S11中，确定输入截面对应的第一传输参数，PHY截面对应的第二传输参数，以及输出截面对应的第三传输参数。
在第一芯片到第二芯片之间的传输通道上，从输入截面、PHY截面和输出截面上分别进行传输参数的统计。
跨芯片(chip)传输系统中，chip 2chip之间双向互联，即互连模块成对出现。图2示出根据本公开实施例的第一芯片到第二芯片之间传输通道包括的输入截面、PHY截面和输出截面的示意图。如图2所示，第一芯片中包括第一互连模块，第二芯片中包括第二互连模块。第一互连模块向第二互连模块传输数据的方向为第一互连模块的TX方向，第二互连模块从第一互连模块接收数据的方向为第二互连模块的RX方向；同理，第二互连模块向第一互连模块传输数据的方向为第二互连模块的RX方向，第一互连模块从第二互连模块接收数据的方向为第一互连模块的RX方向。一般情况下，互联模块RX方向内部没有阻塞，不是性能分析的重点，因此，本公开实施例仅从TX方向上来分析第一芯片到第二芯片之间的跨芯片传输性能。
针对第一芯片到第二芯片之间的TX方向，如图2所示，将第一芯片中包括的前向模块和第一互连模块之间的连接处，确定为第一芯片到第二芯片之间传输通道上的输入截面；将第二芯片中包括的后向模块和第二互连模块之间的连接处，确定为第一芯片到第二芯片之间传输通道上的输出截面；将第一互连模块和第二互连模块之间的连接处，确定为第一芯片到第二芯片之间传输通道上的PHY截面。进而，从输入截面、PHY截面和输出截面上分别进行传输参数的统计。
在步骤S12中，根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
在统计得到输入截面对应的第一传输参数、PHY截面对应的第二传输参数、以及输出截面对应的第三传输参数之后，考虑实际情况，可以根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。后文会结合本公开可能的实现方式，对如何根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果进行详细描述，此处不作赘述。
在本公开实施例中，在第一芯片到第二芯片之间的传输通道上，通过输入截面、PHY截面和输出截面的传输参数的统计结果，能够有效实现对第一芯片到第二芯片之间跨芯片传输的性能瓶颈进行分析，得到准确率较高的分析结果。
图3示出根据本公开实施例的第一芯片到第二芯片之间的互连模块的示意图。如图3所示，互连模块一般包括三层结构：协议层、链路层和电气层。协议层负责将外部协议的各种类型的数据包(一般称之为payload)，添加包头(header)，打包成一种统一格式的可在PHY上传输的数据包。一般的跨芯片传输都采用流控制(flow control)的形式来控制协议层包的发送，因此，需要信任(credit)信息的交互。收到对端的数据包之后，需要告诉对端是否正确接收，也就是确认/否认(Ack/Nak)信息的交互，这些信息我们统称为链路层包，链路层负责产生这些数据包。电气层主要负责并转串、串转并的逻辑，为保证传输数据的正确性，一般都会对传输的信息附加校验码，传输给对端。
由于PHY会成为整个跨芯片传输系统的性能瓶颈，因此，在本公开实施例中，将PHY截面上的传输数据进行细分。图4示出根据本公开实施例的PHY截面上传输数据的细分示意图。如图4所示，PHY截面上的传输数据包括三层：第一层(level 1)、第二层(level 2)和第三层(level 3)。对PHY截面上的传输数据进行细分得到第一层，包括：协议层包数据、链路层包数据、PHY校验码数据和空闲态(IDLE)数据。对第一层中的协议层包数据进行细分得到第二层，包括：协议层包头数据和协议层包有效载荷(payload)数据。对第二层中的协议层包payload数据进行细分得到第三层，包括：体现带宽数据、不体现带宽数据和气泡数据。
在一示例中，体现带宽数据指的是读数据(read data)和写数据(write data)，不体现带宽数据指的是除read data和write data之外的其他数据。例如，在AXI协议中包括5个通道(channel)：AR、AW、W、R、B，其中，W和R通道中的data信息属于体现带宽数据；W和R通道中data信息以外的其他信息，如ID等属于不体现带宽数据；AR、AW、B通道中的数据属于不体现带宽数据。气泡是协议层组包过程中，可能会遇到添加无效比特(bit)的情况。例如，为了方便逻辑处理，要求协议层包payload数据都是以DW(4字节(byte))为单位，在当前输入的原始包(例如，1个B channel包)不足1DW时，需要插入无效bit以组成1DW的payload。
对PHY截面上的传输数据进行上述细分之后，基于预设的性能计数器(performancecounter)进行数据统计，进而最终得到PHY截面上各个细分数据的数据量占比，根据PHY截面上各个细分数据的数据量占比，可以得到PHY截面对应的第二传输参数。也就是说，在一次传输任务完成后，可以得到图4中各层所有细分数据在PHY上传输的比特(bit)数。PHY截面上第一层中所有细分数据的bit数总和应该等于PHY上传输的总bit数。一般PHY上传输的总bit数的计算方式为，PHY的传输能力*总的任务时间，其中，PHY的传输能力需要以单向传输能力来计算，例如，TX方向。
图5示出根据本公开实施例的AXI协议和Interlaken协议下第一芯片到第二芯片之间传输通道的示意图。以图5所示AXI协议和Interlaken协议下第一芯片到第二芯片之间传输通道为例，详细介绍如何确定PHY截面对应的第二传输参数。如图5所示，AXI协议中前向模块和第一芯片之间，以及第二芯片和后向模块之间包括5个channel：AR、AW、W、R、B。从第一互连模块PHY TX方向至第二互连模块的PHY TX方向进行传输性能分析。
Interlaken协议规定，PHY上编码(decode)方式为64/67bit，数据的传输基本单位就是64bit有效数据加3bit校验码。所以PHY截面上第一层中校验码数据占比是3/67*100％。此处认为，PHY上为IDLE数据时，也有3bit的校验码传输。
协议层打包方式为：AXI 5个channel分别独立打包一个协议层包，协议层包头固定为H_LEN bit。AXI 5个channel输入的request的bit数分别为AR_LEN、AW_LEN、W_LEN、R_LEN、B_LEN bit，为了简化处理，假设5个channel输入的原始数据的bit数保持不变，也就是说，最终的协议层包的长度只有5种情况(一般情况下，W和R channel的长度是可变的，因为所有的协议层包长度都要考虑，故performance counter就需要对所有长度的W和Rchannel个数进行统计)，且假设W和R channel的数据bit数分别为W_DATA_LEN和R_DATA_LEN，这里的W_DATA_LEN和R_DATA_LEN的bit数就是PHY截面第三层中体现带宽数据。由于64/67bit decode方式，协议层包需要64bit为单位，如果某个协议层包总bit数不是64bit的整数倍，此时就需要插入一些无效的bit(气泡)来使得总bit数为64bit的整数倍。对于AR，协议层包的长度就为AR_PL_LEN＝ceil((H_LEN+AR_LEN)/64.0)，其中，ceil是向上取整的意思。其他channel的计算方式类似，此处不作赘述。
假设5种长度的包在整个传输任务过程中的个数分别为AR_NUM、AW_NUM、W_NUM、R_NUM、B_NUM。假设PHY截面上IDLE数据在整个传输任务过程中的个数为IDLE_NUM(这里可以认为是统计了一个cycle数，一个cycle对应浪费掉64bit)。Interlaken协议规定，每一个协议层包都需要对应一个Burst Control Word(64bit)，此归于PHY截面上第一层中链路层包的计算。为了简化处理，Interlaken协议规定的其他协议层包，如Synchronization、Scrambler State、Diagnostic words可以忽略不计。
假设PHY的单向传输速率为SerDes_W Gb/s(一般情况下，PHY是多条通道(lanes)，这里的速率是多条lanes总的速率)，假设总的任务时间是T s，则PHY截面上传输的全部数据的总bit数等于SerDes_W*T。
对于PHY截面上第一层中的协议层包数据，整个传输过程的总bit数为：TOTAL_PL＝AR_PL_LEN*AR_NUM+AW_PL_LEN*AW_NUM+W_PL_LEN*W_NUM+R_PL_LEN*R_NUM+B_PL_LEN*B_NUM。根据PHY截面上协议层包数据的总bit数，以及PHY截面上传输的全部数据的总bit数，可以确定PHY截面上的协议层包数据占比。
对于PHY截面上第一层中的链路层包数据，整个传输过程的总bit数为：TOTAL_DL＝(AR_NUM+AW_NUM+W_NUM+R_NUM+B_NUM)*64。
对于PHY截面上第一层中的IDLE数据，整个传输过程中浪费的bit数为TOTAL_IDLE＝IDLE_NUM*64。根据PHY截面上IDLE数据浪费的bit数，以及PHY截面上传输的全部数据的总bit数，可以确定PHY截面上的IDLE数据占比。
由于PHY校验码的占比永远是3/67*100％，故TOTAL_PL+TOTAL_DL+TOTAL_IDLE＝＝SerDes_W*T*64/67。有些时候，可以不统计IDLE_NUM，而是通过总的传输量(SerDes_W*T*64/67)减去协议层包数据和链路层包数据的数据量来得到。
对于PHY截面上第二层中的协议层包头数据，整个传输过程的总bit数为：TOTAL_PL_HEADER＝(AR_NUM+AW_NUM+W_NUM+R_NUM+B_NUM)*H_LEN。根据PHY截面上协议层包头数据的总bit数，以及PHY截面上传输的全部数据的总bit数，可以确定PHY截面上的协议层包头数据占比。
对于PHY截面上第二层中的协议层包payload数据，整个传输过程的总bit数为：TOTAL_PL_PAYLOAD＝TOTAL_PL-TOTAL_PL_HEADER，总之，TOTAL_PL_HEADER+TOTAL_PL_PAYLOAD＝＝TOTAL_PL。
对于PHY截面上第三层中的体现带宽数据，整个传输过程的总bit数为：TOTAL_PL_PAYLOAD_BW＝W_NUM*W_DATA_LEN+R_NUM*R_DATA_LEN。
对于PHY截面上第三层中的不体现带宽数据，整个传输过程的总bit数为：TOTAL_PL_PAYLOAD_AUX＝AR_NUM*AR_LEN+AW_NUM*AW_LEN+B_NUM*B_LEN+W_NUM*(W_LEN–W_DATA_LEN)+R_NUM*(R_LEN–R_DATA_LEN)。根据PHY截面上不体现带宽数据的总bit数，以及PHY截面上传输的全部数据的总bit数，可以确定PHY截面上的不体现带宽数据占比。
对于PHY截面上第三层中的气泡数据，整个传输过程的总bit数为：TOTAL_PL_PAYLOAD_BUBBLE＝AR_NUM*(AR_PL_LEN-H_LEN–AR_LEN)+AW_NUM*(AW_PL_LEN-H_LEN–AW_LEN)+W_NUM*(W_PL_LEN-H_LEN–W_LEN)+R_NUM*(R_PL_LEN-H_LEN–R_LEN)+B_NUM*(B_PL_LEN-H_LEN–B_LEN)。总之，TOTAL_PL_PAYLOAD_BW+TOTAL_PL_PAYLOAD_AUX+TOTAL_PL_PAYLOAD_BUBBLE＝＝TOTAL_PL_PAYLOAD。根据PHY截面上气泡数据的总bit数，以及PHY截面上协议层包payload数据的总bit数，可以确定PHY截面上的气泡数据占比。
上述图5仅以AXI协议和Interlaken协议为例，介绍了如何确定PHY截面上的第二传输参数，并不构成对本公开实施例的限定，还可以根据实际协议情况，采用其它方式确定PHY截面上的第二传输参数，本公开对此不作具体限定。
为了对跨芯片传输的整个传输通道进行性能分析，以上述图2为例，还需要分别确定输入截面对应的第一传输参数、输出截面对应的第三传输参数。
针对输入截面，统计IDLE CYCLE占比。在一示例中，如果第一芯片中包括的前向模块和第一互联模块之间有多个通道(channel)，则输入截面的IDLE CYCLE占比按照所有通道的IDLE CYCLE分别求和得到。例如，在AXI协议中，输入截面对应有5个channel，因此，将5个channel的IDLE CYCLE之和/(总CYCLE数*5)，得到输入截面对应的IDLECYCLE占比，即输入截面对应的第一传输参数。
针对输出截面，统计STALL CYCLE占比。在一示例中，如果第二芯片中包括的后向模块和第二互联模块之间有多个channel，则输出截面的STALL CYCLE占比按照所有通道的STALL CYCLE分别求和得到。例如，在AXI协议中，输出截面对应有5个channel，因此，将5个channel的STALL CYCLE之和/(总CYCLE数*5)，得到输出截面对应的STALLCYCLE占比，即输出截面对应的第二传输参数。
在统计得到输入截面对应的第一传输参数、PHY截面对应的第二传输参数、以及输出截面对应的第三传输参数之后，考虑实际情况，可以根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。下面对各种分析情况进行详细描述。
在一种可能的实现方式中，第二传输参数包括：IDLE数据占比、协议层包数据占比，其中，IDLE数据占比用于表征PHY截面上传输的全部数据中IDLE数据的占比，协议层包数据占比用于表征PHY截面上传输的全部数据中协议层包数据的占比；根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果，包括：在IDLE数据占比不大于第一阈值，且协议层包数据占比不大于第二阈值的情况下，得到第一分析结果，其中，第一分析结果用于表征需要降低PHY截面上链路层包的发送频率，或用于表征第二传输参数统计有误。
判断PHY截面上在IDLE数据占比是否大于第一阈值，在确定IDLE数据占比不大于第一阈值的情况下，进一步判断协议层包数据占比是否大于第二阈值，在确定协议层包数据占比不大于第二阈值，即确定PHY截面上IDLE数据占比不大于第一阈值、且协议层包数据占比不大于第二阈值的情况下，可以得到第一分析结果，表征PHY截面上链路层包的发送频率较高或用于表征第二传输参数统计有误。在此情况下，第一分析结果表征需要降低PHY截面上链路层包的发送频率来优化跨芯片传输性能，或者，对PHY截面对应的第二传输参数进行重新统计，并基于统计后结果进行重新分析。
在一种可能的实现方式中，第二传输参数包括：协议层包头数据占比，其中，协议层包头数据占比用于表征PHY截面上传输的全部数据中协议层包头数据的占比；该方法还包括：在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比大于第三阈值的情况下，得到第二分析结果，其中，第二分析结果用于表征需要对输入截面输入的原始数据进行组包的组包策略进行优化处理。
在确定PHY截面上IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值的情况下，进一步判断协议层包头数据占比是否大于第三阈值，在确定协议层包头数据占比大于第三阈值，即确定IDLE数据占比不大于第一阈值、且协议层包数据占比大于第二阈值、且协议层包头数据占比大于第三阈值的情况下，可以得到第二分析结果，表征对输入截面输入的原始数据进行组包的组包策略不准确。在此情况下，第二分析结果表征协议层的短包数量较多，需要对输入截面输入的原始数据进行组包的组包策略进行优化处理，来优化跨芯片传输性能。
其中，组包策略指的是对输入截面输入的原始数据进行一定策略的组包。
在一示例中，可以按照原始的请求(request)类型进行组包，一个request组成一个单独的包。例如，输入截面是AXI协议，对于AR channel，一个AR会附加上一些包头和其他辅助信息，组成一个协议层包；对于W channel，一个W可能需要多个cycle才能收齐，那么就需要收齐整个W，然后附加上一些包头和其他辅助信息，组成一个协议层包。
在一示例中，可以对一个cycle的输入截面的所有有效的channel的数据整体进行打包。例如，输入截面是AXI协议，当前cycle如果AR/W/R有数据传入，则将这三个channel的数据整体附加上一些包头和其他辅助信息，组成一个协议层包。
组包策略的优劣会直接影响PHY截面上第二层中的协议层包头占比和第三层中的气泡占比。
在一种可能的实现方式中，第二传输参数包括：气泡数据占比，其中，气泡数据占比用于表征PHY截面上传输的协议层包payload数据中气泡数据的占比；该方法还包括：在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比大于第四阈值的情况下，得到第三分析结果，其中，第三分析结果用于表征需要对输入截面输入的原始数据进行组包的组包策略进行优化处理。
在确定PHY截面上IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值的情况下，进一步判断气泡数据占比是否大于第四阈值，在确定气泡数据占比大于第四阈值，即确定IDLE数据占比不大于第一阈值、且协议层包数据占比大于第二阈值、且协议层包头数据占比不大于第三阈值、且气泡数据占比大于第四阈值的情况下，可以得到第三分析结果，表征对输入截面输入的原始数据进行组包的组包策略不准确。在此情况下，第三分析结果表征需要对输入截面输入的原始数据进行组包的组包策略进行优化处理，来优化跨芯片传输性能。
在一种可能的实现方式中，第二传输参数包括：不体现带宽数据占比，其中，不体现带宽数据占比用于表征PHY截面上传输的全部数据中不体现带宽数据的占比；该方法还包括：在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值，且不体现带宽数据占比大于第五阈值的情况下，得到第四分析结果，其中，第四分析结果用于表征需要对输入截面和输出截面之间的系统协议进行优化处理。
在确定PHY截面上IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值的情况下，进一步判断不体现带宽数据占比是否大于第五阈值，在确定不体现带宽数据占比大于第五阈值，即确定IDLE数据占比不大于第一阈值、且协议层包数据占比大于第二阈值、且协议层包头数据占比不大于第三阈值、且气泡数据占比不大于第四阈值、且不体现带宽数据占比大于第五阈值的情况下，可以得到第四分析结果，表征输入截面和输出截面之间的系统协议不准确。在此情况下，第四分析结果表征需要对输入截面和输出截面之间的系统协议进行优化处理，来优化跨芯片传输性能。
其中，系统协议是指输入截面和输出截面之间采用的协议，例如，常见的为AXI协议。系统协议的优劣会直接影响PHY截面上第三层中的不体现带宽数据占比。
在一种可能的实现方式中，该方法还包括：在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值，且不体现带宽数据占比不大于第五阈值的情况下，得到第五分析结果，其中，第五分析结果用于表征第一芯片到第二芯片之间的跨芯片传输性能符合需求。
在PHY截面上IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值，且不体现带宽数据占比不大于第五阈值的情况下，可以得到第五分析结果，表征第一芯片到第二芯片之间的跨芯片传输性能较高。在此情况下，第五分析结果表征第一芯片到第二芯片之间的跨芯片传输性能符合需求，不需要进行优化。
在一种可能的实现方式中，第一传输参数包括：IDLE CYCLE占比，其中，IDLECYCLE占比用于表征输入截面上全部CYCLE中IDLE CYCLE的占比；该方法还包括：在IDLE数据占比大于第一阈值，且IDLE CYCLE占比大于第六阈值的情况下，得到第六分析结果，其中，第六分析结果用于表征需要提高第一芯片中输入截面对应的前向模块的数据发射能力。
在确定PHY截面上IDLE数据占比大于第一阈值的情况下，进一步判断输入截面上IDLE CYCLE占比是否大于第六阈值，在确定IDLE CYCLE占比大于第六阈值，即确定IDLE数据占比大于第一阈值、且IDLE CYCLE占比大于第六阈值的情况下，可以得到第六分析结果，表征第一芯片中输入截面对应的前向模块的数据发射能力较低。在此情况下，第六分析结果表征需要从第一芯片中输入截面对应的前向模块进行分析，例如，分析前向模块的outstanding能力，进而提高前向模块的数据发射能力。
在一种可能的实现方式中，第三传输参数包括：STALL CYCLE占比，其中，STALLCYCLE占比用于表征输出截面上全部CYCLE中STALL CYCLE的占比；该方法还包括：在IDLE数据占比大于第一阈值，且IDLE CYCLE占比不大于第六阈值，且STALL CYCLE占比大于第七阈值的情况下，得到第七分析结果，其中，第七分析结果用于表征需要提高第二芯片中输出截面对应的后向模块的数据接收能力。
在确定PHY截面上IDLE数据占比大于第一阈值，且输入截面上IDLE CYCLE占比不大于第六阈值的情况下，进一步判断输出截面上STALL CYCLE占比是否大于第七阈值，在确定STALL CYCLE占比大于第七阈值，即确定IDLE数据占比大于第一阈值、且IDLECYCLE占比不大于第六阈值、且STALL CYCLE占比大于第七阈值的情况下，可以得到第七分析结果，表征第二芯片中输出截面对应的后向模块的数据接收能力较低。在此情况下，第七分析结果说明后向模块的接收能力不足，不能cover PHY的传输能力，需要提高第二芯片中输出截面对应的后向模块的数据接收能力。
在一种可能的实现方式中，该方法还包括：在IDLE数据占比大于第一阈值，且IDLECYCLE占比不大于第六阈值，且STALL CYCLE占比不大于第七阈值的情况下，得到第八分析结果，其中，第八分析结果用于表征需要提高第一芯片和第二芯片之间的互连模块的组包数据发射能力，或用于表征第二芯片到第一芯片之间的传输通道阻塞。
在确定PHY截面上IDLE数据占比大于第一阈值，且输入截面上IDLE CYCLE占比不大于第六阈值，且输出截面上STALL CYCLE占比不大于第七阈值的情况下，可以得到第八分析结果，表征第一芯片和第二芯片之间的互连模块的组包数据发射能力较低，或用于表征第二芯片到第一芯片之间的传输通道阻塞。在此情况下，第七分析结果说明需要提高第一芯片和第二芯片之间的互连模块的组包数据发射能力。
在本公开实施例中，第一阈值、第二阈值、第三阈值、第四阈值、第五阈值、第六阈值、第七阈值的具体取值可以根据实际情况确定，且各个阈值的具体取值可以相同，也可以不相同，本公开对此不作具体限定。
在本公开实施例的应用于第一芯片到第二芯片之间的传输通道的跨芯片传输性能分析方法中，传输通道包括：输入截面、PHY截面和输出截面，确定输入截面对应的第一传输参数，PHY截面对应的第二传输参数，以及输出截面对应的第三传输参数，进而根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。在第一芯片到第二芯片之间的传输通道上，通过输入截面、PHY截面和输出截面的传输参数的统计结果，能够有效实现对第一芯片到第二芯片之间跨芯片传输的性能瓶颈进行分析，得到准确率较高的分析结果。
此外，第二芯片到第一芯片之间传输通道上TX方向传输性能的分析，与第一芯片到第二芯片之间传输通道上TX方向传输性能的分析类似，具体过程可以参考上述相关实施例，此处不作赘述。在分别得到第一芯片到第二芯片之间传输通道上TX方向传输性能的分析结果，以及第二芯片到第一芯片之间传输通道上TX方向传输性能的分析结果之后，可以得到第一芯片和第二芯片之间完整传输通道上双向TX方向的传输性能。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了跨芯片传输性能分析装置、电子设备、计算机可读存储介质、程序，上述均可用来实现本公开提供的任一种跨芯片传输性能分析方法，相应技术方案和描述和参见方法部分的相应记载，不再赘述。
图6示出根据本公开实施例的一种跨芯片传输性能分析装置的框图。跨芯片传输性能分析装置应用于第一芯片到第二芯片之间的传输通道，传输通道包括：输入截面、PHY截面和输出截面。如图6所示，跨芯片传输性能分析装置60包括：
参数确定模块61，用于确定输入截面对应的第一传输参数，PHY截面对应的第二传输参数，以及输出截面对应的第三传输参数；
性能分析模块62，用于根据第一传输参数、第二传输参数和第三传输参数中的至少一项，对第一芯片到第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
在一种可能的实现方式中，第二传输参数包括：IDLE数据占比、协议层包数据占比，其中，IDLE数据占比用于表征PHY截面上传输的全部数据中IDLE数据的占比，协议层包数据占比用于表征PHY截面上传输的全部数据中协议层包数据的占比；
性能分析模块62，具体用于：
在IDLE数据占比不大于第一阈值，且协议层包数据占比不大于第二阈值的情况下，得到第一分析结果，其中，第一分析结果用于表征需要降低PHY截面上链路层包的发送频率，或用于表征第二传输参数统计有误。
在一种可能的实现方式中，第二传输参数包括：协议层包头数据占比，其中，协议层包头数据占比用于表征PHY截面上传输的全部数据中协议层包头数据的占比；
性能分析模块62，具体用于：
在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比大于第三阈值的情况下，得到第二分析结果，其中，第二分析结果用于表征需要对输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，第二传输参数包括：气泡数据占比，其中，气泡数据占比用于表征PHY截面上传输的协议层包payload数据中气泡数据的占比；
性能分析模块62，具体用于：
在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比大于第四阈值的情况下，得到第三分析结果，其中，第三分析结果用于表征需要对输入截面输入的原始数据进行组包的组包策略进行优化处理。
在一种可能的实现方式中，第二传输参数包括：不体现带宽数据占比，其中，不体现带宽数据占比用于表征PHY截面上传输的全部数据中不体现带宽数据的占比；
性能分析模块62，具体用于：
在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值，且不体现带宽数据占比大于第五阈值的情况下，得到第四分析结果，其中，第四分析结果用于表征需要对输入截面和输出截面之间的系统协议进行优化处理。
在一种可能的实现方式中，性能分析模块62，具体用于：
在IDLE数据占比不大于第一阈值，且协议层包数据占比大于第二阈值，且协议层包头数据占比不大于第三阈值，且气泡数据占比不大于第四阈值，且不体现带宽数据占比不大于第五阈值的情况下，得到第五分析结果，其中，第五分析结果用于表征第一芯片到第二芯片之间的跨芯片传输性能符合需求。
在一种可能的实现方式中，第一传输参数包括：IDLE CYCLE占比，其中，IDLECYCLE占比用于表征输入截面上全部CYCLE中IDLE CYCLE的占比；
性能分析模块62，具体用于：
在IDLE数据占比大于第一阈值，且IDLE CYCLE占比大于第六阈值的情况下，得到第六分析结果，其中，第六分析结果用于表征需要提高第一芯片中输入截面对应的前向模块的数据发射能力。
在一种可能的实现方式中，第三传输参数包括：STALL CYCLE占比，其中，STALLCYCLE占比用于表征输出截面上全部CYCLE中STALL CYCLE的占比；
性能分析模块62，具体用于：
在IDLE数据占比大于第一阈值，且IDLE CYCLE占比不大于第六阈值，且STALLCYCLE占比大于第七阈值的情况下，得到第七分析结果，其中，第七分析结果用于表征需要提高第二芯片中输出截面对应的后向模块的数据接收能力。
在一种可能的实现方式中，性能分析模块62，具体用于：
在IDLE数据占比大于第一阈值，且IDLE CYCLE占比不大于第六阈值，且STALLCYCLE占比不大于第七阈值的情况下，得到第八分析结果，其中，第八分析结果用于表征需要提高第一芯片和第二芯片之间的互连模块的组包数据发射能力，或用于表征第二芯片到第一芯片之间的传输通道阻塞。
该方法与计算机系统的内部结构存在特定技术关联，且能够解决如何提升硬件运算效率或执行效果的技术问题(包括减少数据存储量、减少数据传输量、提高硬件处理速度等)，从而获得符合自然规律的计算机系统内部性能改进的技术效果。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提出一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。计算机可读存储介质可以是易失性或非易失性计算机可读存储介质。
本公开实施例还提出一种电子设备，包括：处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为调用所述存储器存储的指令，以执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备的处理器中运行时，所述电子设备中的处理器执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图7示出根据本公开实施例的一种电子设备的框图。参照图7，电子设备1900可以被提供为一服务器或终端设备。参照图7，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(Mac OS XTM)，多用户多进程的计算机操作系统(UnixTM)，自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是(但不限于)电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的撰写顺序并不意味着严格的执行顺序而对实施过程构成任何限定，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
若本申请技术方案涉及个人信息，应用本申请技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本申请技术方案涉及敏感个人信息，应用本申请技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。
Claims (12)
1.一种跨芯片传输性能分析方法，其特征在于，所述方法应用于第一芯片到第二芯片之间的传输通道，所述传输通道包括：输入截面、物理层PHY截面和输出截面，所述方法包括：
确定所述输入截面对应的第一传输参数，所述PHY截面对应的第二传输参数，以及所述输出截面对应的第三传输参数；
根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
2.根据权利要求1所述的方法，其特征在于，所述第二传输参数包括：空闲态IDLE数据占比、协议层包数据占比，其中，所述IDLE数据占比用于表征所述PHY截面上传输的全部数据中IDLE数据的占比，所述协议层包数据占比用于表征所述PHY截面上传输的全部数据中协议层包数据的占比；
所述根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果，包括：
在所述IDLE数据占比不大于第一阈值，且所述协议层包数据占比不大于第二阈值的情况下，得到第一分析结果，其中，所述第一分析结果用于表征需要降低所述PHY截面上链路层包的发送频率，或用于表征所述第二传输参数统计有误。
3.根据权利要求2所述的方法，其特征在于，所述第二传输参数包括：协议层包头数据占比，其中，所述协议层包头数据占比用于表征所述PHY截面上传输的全部数据中协议层包头数据的占比；
所述方法还包括：
在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比大于第三阈值的情况下，得到第二分析结果，其中，所述第二分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
4.根据权利要求3所述的方法，其特征在于，所述第二传输参数包括：气泡数据占比，其中，所述气泡数据占比用于表征所述PHY截面上传输的协议层包有效载荷payload数据中气泡数据的占比；
所述方法还包括：
在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比大于第四阈值的情况下，得到第三分析结果，其中，所述第三分析结果用于表征需要对所述输入截面输入的原始数据进行组包的组包策略进行优化处理。
5.根据权利要求4所述的方法，其特征在于，所述第二传输参数包括：不体现带宽数据占比，其中，所述不体现带宽数据占比用于表征所述PHY截面上传输的全部数据中不体现带宽数据的占比；
所述方法还包括：
在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比大于第五阈值的情况下，得到第四分析结果，其中，所述第四分析结果用于表征需要对所述输入截面和所述输出截面之间的系统协议进行优化处理。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
在所述IDLE数据占比不大于所述第一阈值，且所述协议层包数据占比大于所述第二阈值，且所述协议层包头数据占比不大于所述第三阈值，且所述气泡数据占比不大于所述第四阈值，且所述不体现带宽数据占比不大于所述第五阈值的情况下，得到第五分析结果，其中，所述第五分析结果用于表征所述第一芯片到所述第二芯片之间的跨芯片传输性能符合需求。
7.根据权利要求2所述的方法，其特征在于，所述第一传输参数包括：IDLE传输周期CYCLE占比，其中，所述IDLE CYCLE占比用于表征所述输入截面上全部CYCLE中IDLE CYCLE的占比；
所述方法还包括：
在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比大于第六阈值的情况下，得到第六分析结果，其中，所述第六分析结果用于表征需要提高所述第一芯片中所述输入截面对应的前向模块的数据发射能力。
8.根据权利要求7所述的方法，其特征在于，所述第三传输参数包括：停滞STALL CYCLE占比，其中，所述STALL CYCLE占比用于表征所述输出截面上全部CYCLE中STALL CYCLE的占比；
所述方法还包括：
在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比大于第七阈值的情况下，得到第七分析结果，其中，所述第七分析结果用于表征需要提高所述第二芯片中所述输出截面对应的后向模块的数据接收能力。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
在所述IDLE数据占比大于所述第一阈值，且所述IDLE CYCLE占比不大于所述第六阈值，且所述STALL CYCLE占比不大于所述第七阈值的情况下，得到第八分析结果，其中，所述第八分析结果用于表征需要提高所述第一芯片和所述第二芯片之间的互连模块的组包数据发射能力，或用于表征所述第二芯片到所述第一芯片之间的传输通道阻塞。
10.一种跨芯片传输性能分析装置，其特征在于，所述装置应用于第一芯片到第二芯片之间的传输通道，所述传输通道包括：输入截面、PHY截面和输出截面，所述装置包括：
参数确定模块，用于确定所述输入截面对应的第一传输参数，所述PHY截面对应的第二传输参数，以及所述输出截面对应的第三传输参数；
性能分析模块，用于根据所述第一传输参数、所述第二传输参数和所述第三传输参数中的至少一项，对所述第一芯片到所述第二芯片之间的跨芯片传输性能进行分析，得到分析结果。
11.一种电子设备，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
其中，所述处理器被配置为调用所述存储器存储的指令，以执行权利要求1至9中任意一项所述的方法。
12.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至9中任意一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310796878.XA CN116955105A (zh) | 2023-06-30 | 2023-06-30 | 一种跨芯片传输性能分析方法及装置、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310796878.XA CN116955105A (zh) | 2023-06-30 | 2023-06-30 | 一种跨芯片传输性能分析方法及装置、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116955105A true CN116955105A (zh) | 2023-10-27 |
Family
ID=88447046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310796878.XA Pending CN116955105A (zh) | 2023-06-30 | 2023-06-30 | 一种跨芯片传输性能分析方法及装置、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116955105A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN111147606A (zh) * | 2020-01-06 | 2020-05-12 | 北京字节跳动网络技术有限公司 | 数据传输的方法、装置、终端及存储介质 |
| CN114822931A (zh) * | 2021-01-29 | 2022-07-29 | 华为技术有限公司 | 一种数据传输线缆及电子系统 |
| CN115691651A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 一种用于测试芯片的方法和装置 |
-
2023
- 2023-06-30 CN CN202310796878.XA patent/CN116955105A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102508808A (zh) * | 2011-11-14 | 2012-06-20 | 北京北大众志微系统科技有限责任公司 | 一种实现主芯片与扩展芯片通信的系统及方法 |
| CN111147606A (zh) * | 2020-01-06 | 2020-05-12 | 北京字节跳动网络技术有限公司 | 数据传输的方法、装置、终端及存储介质 |
| CN114822931A (zh) * | 2021-01-29 | 2022-07-29 | 华为技术有限公司 | 一种数据传输线缆及电子系统 |
| CN115691651A (zh) * | 2022-12-29 | 2023-02-03 | 摩尔线程智能科技(北京)有限责任公司 | 一种用于测试芯片的方法和装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2019104485A1 (zh) | 分配功率的方法和设备 | |
| WO2018028435A1 (zh) | 一种反馈码本的确定方法及装置 | |
| CN105939181A (zh) | 聚合的数据帧结构 | |
| KR100763533B1 (ko) | 버스 인버팅 코드 생성 장치 및 이를 이용한 버스 인버팅코드 생성 방법 | |
| EP2916234B1 (en) | Method and universal interface chip for achieving high-speed data transmission | |
| CN111601186A (zh) | Pon多通道动态绑定传输方法、pon节点和存储介 | |
| WO2022116458A1 (zh) | 一种tbs确定方法 | |
| CN116955105A (zh) | 一种跨芯片传输性能分析方法及装置、电子设备 | |
| CN113542148A (zh) | 一种报文聚合方法、装置、网络网卡及可读存储介质 | |
| CN117041370A (zh) | 一种通信方法及系统 | |
| CN110149242B (zh) | 一种支持srio与以太网的协议转换功能验证装置及方法 | |
| Laddha et al. | Implementation of serial communication using UART with configurable baud rate | |
| US20220330326A1 (en) | Data transmission method and communications apparatus | |
| EP4167507A1 (en) | Data transmission method and apparatus, circuit board, storage medium and electronic apparatus | |
| CN102130744A (zh) | 计算循环冗余校验码的方法和装置 | |
| CN104426866A (zh) | 一种数据传输方法及装置 | |
| JP2020519178A (ja) | データが破損しているかどうかを判断するための方法および装置 | |
| US20240063976A1 (en) | Indication method, reference signal sending method, communication node, and storage medium | |
| RU213254U1 (ru) | Устройство для оценки времени обмена информацией | |
| CN113454935B (zh) | 一种线路编码方法及装置 | |
| CN113852484B (zh) | 终端设备配网方法、装置、电子设备和计算机可读介质 | |
| US20100189187A1 (en) | Method for data rate matching | |
| WO2023024720A1 (zh) | 数据传输方法、系统、集成电路、多芯片结构和电子设备 | |
| US8816885B2 (en) | Data interface alignment | |
| CN111953445B (zh) | Harq-ack反馈模式的设置方法、装置和用户设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |