CN116953490B - 一种测量fpga芯片内部电压降的方法、装置和系统 - Google Patents
一种测量fpga芯片内部电压降的方法、装置和系统 Download PDFInfo
- Publication number
- CN116953490B CN116953490B CN202311206570.1A CN202311206570A CN116953490B CN 116953490 B CN116953490 B CN 116953490B CN 202311206570 A CN202311206570 A CN 202311206570A CN 116953490 B CN116953490 B CN 116953490B
- Authority
- CN
- China
- Prior art keywords
- fpga chip
- internal
- test circuit
- voltage drop
- internal test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000012360 testing method Methods 0.000 claims abstract description 103
- 238000005259 measurement Methods 0.000 claims abstract description 25
- 238000010586 diagram Methods 0.000 claims description 12
- 230000008859 change Effects 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 7
- 238000010276 construction Methods 0.000 claims description 6
- 230000006870 function Effects 0.000 claims description 6
- 238000013461 design Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/0084—Arrangements for measuring currents or voltages or for indicating presence or sign thereof measuring voltage only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种测量FPGA芯片内部电压降的方法、装置和系统，方法包括：利用FPGA芯片内部的空余资源，构建内部测试电路；改变内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。本发明既不需要芯片提供额外的引脚，也不需要昂贵的测试设备，直接利用内部资源评估FPGA内部的电压降，能够在真实工作条件下测量电压降的影响，且提供电压降测量方式的准确性更高，因此可以帮助芯片设计人员高效简单地进行问题分析和定位。
Description
技术领域
本发明属于电路失效分析领域，具体涉及一种测量FPGA芯片内部电压降的方法、装置和系统。
背景技术
在集成电路进入深亚微米制造阶段，芯片内部连接线的线宽越来越细，导致连线上的电阻随之上升。这种效应在芯片内部供电电路上累积，使得芯片内部电源网络的供电电压比预期的值偏低，从而拉低了整个电路的性能，严重时，芯片失效。
在现代集成电路的设计过程中，预防电压降是设计收敛的一个重要目标。电压降（IR-Drop）一般分为两种类型：静态电压降，即晶体管漏电流（leakage）导致的电压降；动态电压降，即由于芯片内部大量晶体管同时开启或闭合，瞬态电流导致的电压降。预防电压降的通用办法中，一种是仿真来模拟实际电路的工作状况，分析电压降的影响；另一种是通过专用软件来分析电压降的风险；再一种是采用特殊的设计规则来设计供电网络（如图1所示的简化供电电路等）。然而，芯片一旦制造完成，所有的金属层都封装在管壳内部，缺乏实际的手段来测量电压降的影响。一旦遇到芯片工作异常，很难排查定位电压降导致的故障。
现有技术一般是通过以下方法来排查电压降故障：
1.从芯片内部引出电源线到引脚，直接测量；但引出电源线的方法相当昂贵，芯片的引脚是有限的，只能引出有限点位的电源信号；采用打开管壳，通过探针来探测电压的方式，既需要昂贵的设备，也无法在实际工况下测试。
2.给芯片抬高或降低外部供电电压，观察芯片的性能变化；但通过抬高或降低电压的方法只能粗略估计电压降的大致影响。
3.通过软件仿真来分析电压降的影响；但软件仿真依赖于测试条件的设置，往往无法反映真实的工作状况。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种测量FPGA芯片内部电压降的方法、装置和系统。本发明要解决的技术问题通过以下技术方案实现：
第一方面，本发明实施例提供了一种测量FPGA芯片内部电压降的方法，所述方法包括：
利用FPGA芯片内部的空余资源，构建内部测试电路；
改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；
根据测量结果确定FPGA芯片内部电压降的影响。
在本发明的一个实施例中，所述利用FPGA芯片内部的空余资源，构建内部测试电路，包括：
对FPGA芯片的电路图进行分析，标记出未使用的内部空余资源；
将标记出的未使用的内部空余资源利用链式方法进行连接，以构建类似移位寄存器的方式构建内部测试电路。
在本发明的一个实施例中，未使用的内部空余资源，包括：
可配置逻辑功能块、可配置块状存储器、可配置数字信号处理单元，以及可配置时钟管理模块。
在本发明的一个实施例中，所述利用FPGA芯片内部的空余资源，构建内部测试电路，利用预设的测试电路生成软件完成。
在本发明的一个实施例中，所述改变所述内部测试电路的动态电流大小，包括：
通过改变FPGA芯片外部的可调节时钟信号发生器的频率，改变所述内部测试电路的动态电流大小。
在本发明的一个实施例中，内部测试电路的性能参数，包括：
最高工作频率、延迟。
在本发明的一个实施例中，测量FPGA芯片的平均电流，利用FPGA芯片供电电路上接入的电流计实现。
在本发明的一个实施例中，所述根据测量结果确定FPGA芯片内部电压降的影响，包括：
绘制FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，根据所述对应曲线推测FPGA芯片内部电压降的数值。
第二方面，本发明实施例提供了一种测量FPGA芯片内部电压降的装置，所述装置包括：
内部测试电路构建模块，用于利用FPGA芯片内部的空余资源，构建内部测试电路；
测量模块，用于改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；
电压降影响确定模块，用于根据测量结果确定FPGA芯片内部电压降的影响。
第三方面，本发明实施例提供了一种测量FPGA芯片内部电压降的系统，所述系统包括：
FPGA芯片、外部供电电源、可调节时钟信号发生器、电流计和测试电路生成软件；其中，所述外部供电电源用于为所述FPGA芯片供电；所述可调节时钟信号发生器的输出与所述FPGA芯片的特定管脚连接；所述电流计接入在所述FPGA芯片的供电电路上；
所述系统用于，利用FPGA芯片内部的空余资源和所述测试电路生成软件，构建内部测试电路；通过改变所述可调节时钟信号发生器的频率，改变内部测试电路的动态电流大小，测量内部测试电路对应的性能参数，以及利用电流计测量FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。
本发明的有益效果：
本发明实施例所提供的测量FPGA芯片内部电压降的方法，利用FPGA芯片内部的空余资源，构建内部测试电路；改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。可见，本发明实施例是利用FPGA芯片内部未被使用的资源，在芯片内部实现一个可以调节大小的电流源，通过改变芯片内部电流的大小评估电压降的影响。本发明实施例既不需要芯片提供额外的引脚，也不需要昂贵的测试设备，直接利用内部资源评估FPGA内部的电压降，能够在真实工作条件下测量电压降的影响，且提供电压降测量方式的准确性更高，由于这种方法可以直接施加大电流作用在芯片内部供电线路上，而仿真也需要实际测量校正才能保证正确性，因此本方法可以帮助芯片设计人员高效简单地进行问题分析和定位。
附图说明
图1为现有的一种简化供电电路的示意图；
图2为本发明实施例所提供的一种测量FPGA芯片内部电压降的方法的流程示意图；
图3为本发明实施例所提供的测量FPGA芯片内部电压降的方法的原理示意图；
图4为本发明实施例所提供的一种测量FPGA芯片内部电压降的装置的结构示意图；
图5为本发明实施例所提供的线性反馈移位寄存器(LFSR) 实现受控电流产生器的示意图；
图6为本发明实施例所提供的无限冲击相应滤波器（IIR) 实现受控电流产生器的示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
第一方面，本发明实施例提供了一种测量FPGA芯片内部电压降的方法，如图2所示，可以包括如下步骤S1～S3：
S1，利用FPGA芯片内部的空余资源，构建内部测试电路；
本领域技术人员可以理解的是，FPGA芯片内包括很多小的逻辑块，可以根据需要组成各种逻辑功能电路，但在实际工程应用中，FPGA芯片内往往存在一些空余资源，即未被占用的逻辑块；本发明实施例考虑利用这些未使用的FPGA片内资源，构建FPGA芯片的内部测试电路，以产生大电流。
该步骤具体可以包括：
S11，对FPGA芯片的电路图进行分析，标记出未使用的内部空余资源；
S12，将标记出的未使用的内部空余资源利用链式方法进行连接，以构建类似移位寄存器的方式构建内部测试电路。
具体的，针对给定的FPGA应用，可以分析其电路图，标记出未使用的FPGA片内资源。然后将标记的未使用的FPGA片内资源用链式方法连接起来，以构建类似移位寄存器的方式连接得到内部测试电路，作为电流产生器。
其中，未使用的内部空余资源，可以包括：
可配置逻辑功能块、可配置块状存储器、可配置数字信号处理单元，以及可配置时钟管理模块。当然，并不限于以上所述。
本发明实施例的内部测试电路是一个受控状态下电流可变的电路结构，凡是可以实现上述功能的内部空余资源及其连接构建方式均可以纳入到本发明实施例的保护范围之内，在此不做具体限制。
可选的一种实施方式中，所述利用FPGA芯片内部的空余资源，构建内部测试电路，可以利用预设的测试电路生成软件完成。本领域技术人员可以理解的是，针对工程实际应用，利用测试电路生成软件可以准确、快速地完成目标电路构建。
S2，改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；
如前所述，本发明实施例的内部测试电路作为一个受控可变的电流源使用；在可选的一种实施方式中，所述改变所述内部测试电路的动态电流大小，可以包括：
通过改变FPGA芯片外部的可调节时钟信号发生器的频率，改变所述内部测试电路的动态电流大小。
具体的，可以在FPGA芯片外部设置可调节时钟信号发生器，即可调时钟源。针对所述内部测试电路，把时钟输入引出到特定FPGA管脚。然后重新生成FPGA配置码流，下载配置FPGA。将可调节时钟信号发生器的输出接到FPGA特定的管脚输入。调节可调节时钟信号发生器的频率，即时钟输入频率，就可以改变所述内部测试电路的动态电流大小，使得动态电流随着时钟输入频率变化。已知Q=C * f，I = dQ/dt, 可以推导出 I = C×f，其中，Q表示电荷量，C表示电容量，f表示充放电频率，I表示电流，电流是单位时间内电荷的变化率。该动态电流作为干扰电流可以影响FPGA芯片的平均电流，所以FPGA芯片的平均电流随时钟输入频率的增高而增大。
本发明实施例中，测量FPGA芯片的平均电流，可以利用FPGA芯片供电电路上接入的电流计实现。具体的，FPGA芯片设置有外部供电电源，以保证工作电压和电流。可以在在FPGA芯片的供电电路上接入电流计。在调节时钟输入频率时，记录电流计的电流读数。本发明实施例的测量FPGA芯片内部电压降的方法的原理示意图请参见图3理解，其中，带有不同数值管脚的方框表示FPGA芯片，内部测试电路作为受控电流源，受控电流源与外部的可调节时钟信号发生器相接，外部的Vdd为外部供电电压，A表示电流计。其中，图3左下角圆点右侧的第一个管脚的编号为1，沿着FPGA芯片逆时针设置各个管脚的编号，直至最后一个管脚的编号为98，为了简化，图3中仅示出部分管脚编号。
在调节时钟输入频率时，记录电流计的电流读数的同时，测量内部测试电路对应的性能参数，即测量内部测试电路对应的电路表现。
其中，可选的一种实施方式中，内部测试电路的性能参数，可以包括：
最高工作频率、延迟。
当然，在工程实际应用中，内部测试电路的性能参数可以根据场景和应用需求具体确定，并不限于上述示例。
可以理解的是，通过上述处理，可以得到多组数据作为测量结果，每一组数据包括时钟输入频率、内部测试电路对应的性能参数以及FPGA芯片的平均电流。
S3，根据测量结果确定FPGA芯片内部电压降的影响。
可选的一种实施方式中，该步骤可以包括：
绘制FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，根据所述对应曲线推测FPGA芯片内部电压降的数值。
具体的，绘制出的曲线横轴可以为FPGA芯片的平均电流，纵轴可以为内部测试电路对应的性能参数，利用上述多组数据中的相应数据，可以得到FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，即得到电流与时序参数的图表。基于该电流与时序参数的图表可以观测时序特性，可以针对某个平均电流，推测FPGA芯片内部电压降的数值。具体的，在可调时钟源输入为零时，可以通过改变FPGA芯片输入电压的大小，同样测量FPGA芯片的时序参数，绘制一个图表，横坐标为FPGA芯片的输入电压，纵坐标为FPGA芯片的时序参数。假设FPGA芯片的供电网络为一个纯阻性的分压网络，则可以粗略估计电压变化对时序参数的影响。结合前文的电流与时序参数的图表，就可以估计出电流变化与电路分压的关系。从而，IR drop导致的内部分压变化就可以精确地推导出来。
当然，也可以绘制时钟输入频率和内部测试电路性能参数的对应曲线进行内部电压降影响分析，在此不再赘述。
本发明实施例所提供的测量FPGA芯片内部电压降的方法，利用FPGA芯片内部的空余资源，构建内部测试电路；改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。可见，本发明实施例是利用FPGA芯片内部未被使用的资源，在芯片内部实现一个可以调节大小的电流源，通过改变芯片内部电流的大小评估电压降的影响。本发明实施例既不需要芯片提供额外的引脚，也不需要昂贵的测试设备，直接利用内部资源评估FPGA内部的电压降，能够在真实工作条件下测量电压降的影响，且提供电压降测量方式的准确性更高。由于这种方法可以直接施加大电流作用在芯片内部供电线路上，而仿真也需要实际测量校正才能保证正确性，因此本方法可以帮助芯片设计人员高效简单地进行问题分析和定位。
第二方面，相应于上述方法实施例，本发明实施例还提供了一种测量FPGA芯片内部电压降的装置，如图4所示，该装置包括：
内部测试电路构建模块401，用于利用FPGA芯片内部的空余资源，构建内部测试电路；
测量模块402，用于改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；
电压降影响确定模块403，用于根据测量结果确定FPGA芯片内部电压降的影响。
其中，各个模块的具体处理过程请参见第一方面描述的测量FPGA芯片内部电压降的方法的对应部分，在此不做赘述。
本发明实施例所提供的测量FPGA芯片内部电压降的装置，利用FPGA芯片内部的空余资源，构建内部测试电路；改变所述内部测试电路的动态电流大小，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。可见，本发明实施例是利用FPGA芯片内部未被使用的资源，在芯片内部实现一个可以调节大小的电流源，通过改变芯片内部电流的大小评估电压降的影响。本发明实施例既不需要芯片提供额外的引脚，也不需要昂贵的测试设备，直接利用内部资源评估FPGA内部的电压降，能够在真实工作条件下测量电压降的影响，且提供电压降测量方式的准确性更高，因此可以帮助芯片设计人员高效简单地进行问题分析和定位。
第三方面，本发明实施例还提供了一种测量FPGA芯片内部电压降的系统，包括：
FPGA芯片、外部供电电源、可调节时钟信号发生器、电流计和测试电路生成软件；其中，所述外部供电电源用于为所述FPGA芯片供电；所述可调节时钟信号发生器的输出与所述FPGA芯片的特定管脚连接；所述电流计接入在所述FPGA芯片的供电电路上；
所述系统用于，利用FPGA芯片内部的空余资源和所述测试电路生成软件，构建内部测试电路；通过改变所述可调节时钟信号发生器的频率，改变内部测试电路的动态电流大小，测量内部测试电路对应的性能参数，以及利用电流计测量FPGA芯片的平均电流；根据测量结果确定FPGA芯片内部电压降的影响。
以下给出本发明实施例中两种利用FPGA内部资源实现受控电流产生器的示例：一种是通用的LFSR（线性反馈移位寄存器），常规上用于产生一个超长随机序列，通过改变输入时钟频率，可以让LFSR电路的运行频率发生改变，从而控制动态电流，请参见图5所示的线性反馈移位寄存器(LFSR) 实现受控电流产生器的示意图理解。图5为一个典型的线性反馈移位寄存器链，一组D类型触发器，通过级联的方式串行连接，D为寄存器的输入，Q为寄存器的输出。选择其中几个寄存器的输出做异或逻辑，反馈给第一级寄存器。可以通过调节时钟的频率，生成一个可变的电流源。
另外一种是无限冲击相应滤波器（IIR)，通过一组累加器串列起来，达到生成一个足够长度的数字序列。该电路也可以通过改变输入时钟频率来控制动态电流的大小，请参见参见图6所示的无限冲击相应滤波器（IIR) 实现受控电流产生器的示意图理解。图６为一个典型的无限冲击相应滤波器结构。图中每一个乘法/累加运算单元的输出都通过寄存器输入给下一级；同时，寄存器的输出反馈回乘法/累加运算单元。同样，调节输入时钟的频率，也可以改变工作电流的大小。
其中，该系统的具体内容请参见第一方面描述的测量FPGA芯片内部电压降的方法的对应部分，在此不做赘述。
本发明实施例所提供的测量FPGA芯片内部电压降的系统，利用FPGA芯片内部未被使用的资源，在芯片内部实现一个可以调节大小的电流源，通过改变芯片内部电流的大小评估电压降的影响。本发明实施例既不需要芯片提供额外的引脚，也不需要昂贵的测试设备，直接利用内部资源评估FPGA内部的电压降，能够在真实工作条件下测量电压降的影响，且提供电压降测量方式的准确性更高，因此可以帮助芯片设计人员高效简单地进行问题分析和定位。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。
Claims (5)
1.一种测量FPGA芯片内部电压降的方法，其特征在于，包括：
利用FPGA芯片内部的空余资源，构建内部测试电路以作为一个受控可变的电流源；其中，所述利用FPGA芯片内部的空余资源，构建内部测试电路，包括：对FPGA芯片的电路图进行分析，标记出未使用的内部空余资源；将标记出的未使用的内部空余资源利用链式方法进行连接，以构建类似移位寄存器的方式构建内部测试电路；未使用的内部空余资源，包括：可配置逻辑功能块、可配置块状存储器、可配置数字信号处理单元，以及可配置时钟管理模块；
通过改变FPGA芯片外部的可调节时钟信号发生器的频率，使所述内部测试电路的动态电流大小随之改变，以使所述内部测试电路的动态电流作为干扰电流影响FPGA芯片的平均电流，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；其中，内部测试电路的性能参数包括：最高工作频率、延迟；
根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响以实现对整个FPGA芯片内部电压降的被动测量；其中，所述根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响，包括：绘制FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，根据所述对应曲线推测FPGA芯片内部电压降的数值。
2.根据权利要求1所述的测量FPGA芯片内部电压降的方法，其特征在于，所述利用FPGA芯片内部的空余资源，构建内部测试电路，利用预设的测试电路生成软件完成。
3.根据权利要求1所述的测量FPGA芯片内部电压降的方法，其特征在于，测量FPGA芯片的平均电流，利用FPGA芯片供电电路上接入的电流计实现。
4.一种测量FPGA芯片内部电压降的装置，其特征在于，包括：
内部测试电路构建模块，用于利用FPGA芯片内部的空余资源，构建内部测试电路以作为一个受控可变的电流源；其中，所述利用FPGA芯片内部的空余资源，构建内部测试电路，包括：对FPGA芯片的电路图进行分析，标记出未使用的内部空余资源；将标记出的未使用的内部空余资源利用链式方法进行连接，以构建类似移位寄存器的方式构建内部测试电路；未使用的内部空余资源，包括：可配置逻辑功能块、可配置块状存储器、可配置数字信号处理单元，以及可配置时钟管理模块；
测量模块，用于通过改变FPGA芯片外部的可调节时钟信号发生器的频率，使所述内部测试电路的动态电流大小随之改变，以使所述内部测试电路的动态电流作为干扰电流影响FPGA芯片的平均电流，测量内部测试电路对应的性能参数以及FPGA芯片的平均电流；其中，内部测试电路的性能参数包括：最高工作频率、延迟；
电压降影响确定模块，用于根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响以实现对整个FPGA芯片内部电压降的被动测量；其中，所述根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响，包括：绘制FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，根据所述对应曲线推测FPGA芯片内部电压降的数值。
5.一种测量FPGA芯片内部电压降的系统，其特征在于，包括：
FPGA芯片、外部供电电源、FPGA芯片外部的可调节时钟信号发生器、电流计和测试电路生成软件；其中，所述外部供电电源用于为所述FPGA芯片供电；所述可调节时钟信号发生器的输出与所述FPGA芯片的特定管脚连接；所述电流计接入在所述FPGA芯片的供电电路上；
所述系统用于，利用FPGA芯片内部的空余资源和所述测试电路生成软件，构建内部测试电路作为一个受控可变的电流源；通过改变所述可调节时钟信号发生器的频率，使内部测试电路的动态电流大小随之改变，以使所述内部测试电路的动态电流作为干扰电流影响FPGA芯片的平均电流，测量内部测试电路对应的性能参数，以及利用电流计测量FPGA芯片的平均电流；根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响以实现对整个FPGA芯片内部电压降的被动测量；其中，构建内部测试电路，包括：对FPGA芯片的电路图进行分析，标记出未使用的内部空余资源；将标记出的未使用的内部空余资源利用链式方法进行连接，以构建类似移位寄存器的方式构建内部测试电路；未使用的内部空余资源，包括：可配置逻辑功能块、可配置块状存储器、可配置数字信号处理单元，以及可配置时钟管理模块；内部测试电路的性能参数包括：最高工作频率、延迟；所述根据测量结果利用曲线绘制的方式，推测确定FPGA芯片内部电压降的影响，包括：绘制FPGA芯片的平均电流和内部测试电路性能参数的对应曲线，根据所述对应曲线推测FPGA芯片内部电压降的数值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311206570.1A CN116953490B (zh) | 2023-09-19 | 2023-09-19 | 一种测量fpga芯片内部电压降的方法、装置和系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311206570.1A CN116953490B (zh) | 2023-09-19 | 2023-09-19 | 一种测量fpga芯片内部电压降的方法、装置和系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116953490A CN116953490A (zh) | 2023-10-27 |
| CN116953490B true CN116953490B (zh) | 2023-12-26 |
Family
ID=88451507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311206570.1A Active CN116953490B (zh) | 2023-09-19 | 2023-09-19 | 一种测量fpga芯片内部电压降的方法、装置和系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116953490B (zh) |
Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705944A (en) * | 1996-06-13 | 1998-01-06 | United Microelectronics Corp. | Method and device for detecting internal resistance voltage drop on a chip |
| US6310511B1 (en) * | 2000-06-16 | 2001-10-30 | Infineon Technologies Ag | Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips |
| JP2004146612A (ja) * | 2002-10-24 | 2004-05-20 | Sony Corp | 半導体集積回路および電源電圧降下量の測定方法 |
| KR20050060902A (ko) * | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로 |
| DE102005024955A1 (de) * | 2005-05-31 | 2006-12-07 | Infineon Technologies Ag | Signalpegelumsetzungsschaltung zur Signalpegelverschiebung eines Logiksignals |
| CN102880216A (zh) * | 2012-09-28 | 2013-01-16 | 无锡江南计算技术研究所 | 多路受控电压源的直流压降仿真方法 |
| CN103344817A (zh) * | 2013-06-26 | 2013-10-09 | 中国科学院计算技术研究所 | 芯片内部压降测量装置及测量方法 |
| CN105528477A (zh) * | 2015-11-30 | 2016-04-27 | 青岛海信信芯科技有限公司 | 芯片内部功能模块的电源压降检测方法、装置及芯片 |
| CN105548848A (zh) * | 2015-12-11 | 2016-05-04 | 武汉中派科技有限责任公司 | 用于测量击穿电压的装置、设备及方法 |
| CN105988038A (zh) * | 2015-03-06 | 2016-10-05 | 龙芯中科技术有限公司 | 芯片压降的测量装置及方法 |
| CN106093531A (zh) * | 2016-07-25 | 2016-11-09 | 华为技术有限公司 | 一种芯片动态电压降检测电路及检测方法 |
| CN106291300A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 芯片压降、结构的测试方法以及芯片改进方法 |
| CN108089624A (zh) * | 2016-11-21 | 2018-05-29 | 龙芯中科技术有限公司 | 芯片内部动态压降补偿方法和装置 |
| JP2018185343A (ja) * | 2014-10-29 | 2018-11-22 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| CN109342801A (zh) * | 2018-11-21 | 2019-02-15 | 江西洪都航空工业集团有限责任公司 | 直流供电线路压降测试装置 |
| CN109490747A (zh) * | 2018-09-13 | 2019-03-19 | 深圳市卓精微智能机器人设备有限公司 | 一种led闪灯类芯片测试系统 |
| CN112100960A (zh) * | 2020-11-19 | 2020-12-18 | 北京智芯微电子科技有限公司 | 动态检测fpga芯片内压降的方法及fpga芯片 |
| CN112649719A (zh) * | 2020-11-30 | 2021-04-13 | 成都海光集成电路设计有限公司 | 一种芯片中线性稳压器的测试方法、装置以及设备 |
| TW202127293A (zh) * | 2020-01-06 | 2021-07-16 | 瑞昱半導體股份有限公司 | 利用額外電力網格補償壓降的方法與電路系統 |
| CN113484585A (zh) * | 2021-06-29 | 2021-10-08 | 厦门紫光展锐科技有限公司 | 芯片压降的测量方法及相关产品 |
| CN114280351A (zh) * | 2021-12-21 | 2022-04-05 | 海光信息技术股份有限公司 | 集成电路内部电源网络电压降获取方法及相关装置 |
| CN216697090U (zh) * | 2021-12-29 | 2022-06-07 | 思特威(上海)电子科技股份有限公司 | 一种电源系统和芯片供电测试设备 |
| CN114879021A (zh) * | 2022-05-31 | 2022-08-09 | 厦门紫光展锐科技有限公司 | 可调节压降的测试芯片和芯片测试方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008072045A (ja) * | 2006-09-15 | 2008-03-27 | Oki Electric Ind Co Ltd | 半導体集積回路 |
| US8772928B2 (en) * | 2011-08-09 | 2014-07-08 | Mediatek Inc. | Integrated circuit chip with reduced IR drop |
| US8614571B2 (en) * | 2011-11-18 | 2013-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Apparatus and method for on-chip sampling of dynamic IR voltage drop |
| TWI629493B (zh) * | 2014-10-29 | 2018-07-11 | 南韓商因諾帝歐股份有限公司 | 積體電路晶片測試裝置，方法及系統 |
-
2023
- 2023-09-19 CN CN202311206570.1A patent/CN116953490B/zh active Active
Patent Citations (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5705944A (en) * | 1996-06-13 | 1998-01-06 | United Microelectronics Corp. | Method and device for detecting internal resistance voltage drop on a chip |
| US6310511B1 (en) * | 2000-06-16 | 2001-10-30 | Infineon Technologies Ag | Generator scheme and circuit for overcoming resistive voltage drop on power supply circuits on chips |
| JP2004146612A (ja) * | 2002-10-24 | 2004-05-20 | Sony Corp | 半導体集積回路および電源電圧降下量の測定方法 |
| KR20050060902A (ko) * | 2003-12-17 | 2005-06-22 | 삼성전자주식회사 | 센스 앰프를 이용한 칩 내부의 전압 강하 측정 회로 |
| DE102005024955A1 (de) * | 2005-05-31 | 2006-12-07 | Infineon Technologies Ag | Signalpegelumsetzungsschaltung zur Signalpegelverschiebung eines Logiksignals |
| CN102880216A (zh) * | 2012-09-28 | 2013-01-16 | 无锡江南计算技术研究所 | 多路受控电压源的直流压降仿真方法 |
| CN103344817A (zh) * | 2013-06-26 | 2013-10-09 | 中国科学院计算技术研究所 | 芯片内部压降测量装置及测量方法 |
| JP2018185343A (ja) * | 2014-10-29 | 2018-11-22 | イノチオ インクＩｎｎｏｔｉｏ Ｉｎｃ． | Ｉｃチップテスト装置、ｉｃチップテスト方法、及びｉｃチップテストシステム |
| CN105988038A (zh) * | 2015-03-06 | 2016-10-05 | 龙芯中科技术有限公司 | 芯片压降的测量装置及方法 |
| CN106291300A (zh) * | 2015-05-25 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 芯片压降、结构的测试方法以及芯片改进方法 |
| CN105528477A (zh) * | 2015-11-30 | 2016-04-27 | 青岛海信信芯科技有限公司 | 芯片内部功能模块的电源压降检测方法、装置及芯片 |
| CN105548848A (zh) * | 2015-12-11 | 2016-05-04 | 武汉中派科技有限责任公司 | 用于测量击穿电压的装置、设备及方法 |
| CN106093531A (zh) * | 2016-07-25 | 2016-11-09 | 华为技术有限公司 | 一种芯片动态电压降检测电路及检测方法 |
| CN108089624A (zh) * | 2016-11-21 | 2018-05-29 | 龙芯中科技术有限公司 | 芯片内部动态压降补偿方法和装置 |
| CN109490747A (zh) * | 2018-09-13 | 2019-03-19 | 深圳市卓精微智能机器人设备有限公司 | 一种led闪灯类芯片测试系统 |
| CN109342801A (zh) * | 2018-11-21 | 2019-02-15 | 江西洪都航空工业集团有限责任公司 | 直流供电线路压降测试装置 |
| TW202127293A (zh) * | 2020-01-06 | 2021-07-16 | 瑞昱半導體股份有限公司 | 利用額外電力網格補償壓降的方法與電路系統 |
| CN112100960A (zh) * | 2020-11-19 | 2020-12-18 | 北京智芯微电子科技有限公司 | 动态检测fpga芯片内压降的方法及fpga芯片 |
| CN112649719A (zh) * | 2020-11-30 | 2021-04-13 | 成都海光集成电路设计有限公司 | 一种芯片中线性稳压器的测试方法、装置以及设备 |
| CN113484585A (zh) * | 2021-06-29 | 2021-10-08 | 厦门紫光展锐科技有限公司 | 芯片压降的测量方法及相关产品 |
| CN114280351A (zh) * | 2021-12-21 | 2022-04-05 | 海光信息技术股份有限公司 | 集成电路内部电源网络电压降获取方法及相关装置 |
| CN216697090U (zh) * | 2021-12-29 | 2022-06-07 | 思特威(上海)电子科技股份有限公司 | 一种电源系统和芯片供电测试设备 |
| CN114879021A (zh) * | 2022-05-31 | 2022-08-09 | 厦门紫光展锐科技有限公司 | 可调节压降的测试芯片和芯片测试方法 |
Non-Patent Citations (1)
| Title |
|---|
| 基于FPGA的内建自测试的实现研究;胡湘娟;何怡刚;游望星;刘美容;;计算机测量与控制(12);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116953490A (zh) | 2023-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2135104B1 (en) | Testable integrated circuit and test data generation method | |
| US7024646B2 (en) | Electrostatic discharge simulation | |
| US7093174B2 (en) | Tester channel count reduction using observe logic and pattern generator | |
| CN116953490B (zh) | 一种测量fpga芯片内部电压降的方法、装置和系统 | |
| US8103925B2 (en) | On-chip logic to support compressed X-masking for BIST | |
| US6681357B2 (en) | MISR simulation tool for memory BIST application | |
| US7710101B2 (en) | Method and system for measuring maximum operating frequency and corresponding duty cycle for an I/O cell | |
| Vannal et al. | Design and testing of combinational Logic circuits using built in self test scheme for FPGAs | |
| US6751765B1 (en) | Method and system for determining repeatable yield detractors of integrated circuits | |
| David et al. | Hardware generation of random single input change test sequences | |
| Kumar et al. | Fault diagnosis using automatic test pattern generation and test power reduction technique for VLSI circuits | |
| Wang et al. | A low power online test method for FPGA single solder joint resistance | |
| Ahmed et al. | Find the real speed limit: FPGA CAD for chip-specific application delay measurement | |
| KR20180090495A (ko) | 반도체 장치의 테스트 방법 및 이를 수행하는 테스트 시스템 | |
| Bhandari et al. | A PRBS Generator and Checker based BIST for Multipliers | |
| Shabaz et al. | Design of reconfigurable 2-D linear feedback shift register for built-in-self-testing of multiple system-on-chip cores | |
| Venkataramani et al. | Test-time reduction in ATE using asynchronous clocking | |
| Wunderlich | From embedded test to embedded diagnosis | |
| Kumari et al. | Design Verification And Test Vector Minimization Using Heuristic Method Of A Ripple Carry Adder | |
| Debany | Coverage of node shorts using internal access and equivalence classes | |
| Kundu et al. | A soft error emulation system for logic circuits | |
| US20240126968A1 (en) | Automatic blocking of unknown signals and grading of test point sites using untestable fault estimates to improve ic testability | |
| Hülle et al. | SAT-based ATPG for zero-aliasing compaction | |
| Yuan et al. | Automated synthesis of a multiple-sequence test generator using 2-D LFSR | |
| CN108254672B (zh) | 一种改进的伪四线测试方法及其测试结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |