CN116940976A - 驱动电路、驱动方法和显示装置 - Google Patents

驱动电路、驱动方法和显示装置 Download PDF

Info

Publication number
CN116940976A
CN116940976A CN202280000034.3A CN202280000034A CN116940976A CN 116940976 A CN116940976 A CN 116940976A CN 202280000034 A CN202280000034 A CN 202280000034A CN 116940976 A CN116940976 A CN 116940976A
Authority
CN
China
Prior art keywords
circuit
transistor
driving
electrically connected
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202280000034.3A
Other languages
English (en)
Inventor
青海刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN116940976A publication Critical patent/CN116940976A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Abstract

本公开提供一种驱动电路、驱动方法和显示装置。驱动电路包括多级扫描驱动电路和多行像素驱动电路；至少一级所述扫描驱动电路包括驱动信号输出端，所述驱动信号输出端与所述多行像素驱动电路中的相邻的至少三行像素驱动电路电连接，被配置为分别向所述至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。本公开保证了显示面板边框尺寸不增加，同时增加了每一行像素驱动电路的补偿时间，降低了显示不均匀风险，并且在和现有方案补偿时间一致的情况下可以实现显示频帧的翻倍，大大提高了显示品质。

Description

驱动电路、驱动方法和显示装置 技术领域
本公开涉及显示技术领域，尤其涉及一种驱动电路、驱动方法和显示装置。
背景技术
相关的AMOLED显示装置在工作时，在高频帧的情况下，会存在由于充电时间不足而不能对像素电路中的驱动电路包括的驱动晶体管的阈值电压进行充分补偿，会导致显示不均匀。尤其是在显示低灰阶画面时，显示不均匀的画质问题会更加明显。
发明内容
在一个方面中，本公开实施例提供了一种驱动电路，包括多级扫描驱动电路和多行像素驱动电路；
至少一级所述扫描驱动电路包括驱动信号输出端，所述驱动信号输出端与所述多行像素驱动电路中的相邻的至少三行像素驱动电路电连接，被配置为分别向所述至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
可选的，所述驱动电路包括N+2级扫描驱动电路和N行像素驱动电路；N为大于1的整数；
所述驱动电路包括的第n级扫描驱动电路的第n级驱动信号输出端分别与第n-2行像素驱动电路、第n-1行像素驱动电路和第n行像素驱动电路电连接，所述第n级扫描驱动电路被配置为通过所述第n级驱动信号输出端，分别向所述第n-2级像素驱动电路提供补偿控制信号，向所述第n-1行像素驱动电路提供数据写入控制信号，向所述第n行像素驱动电路提供复位控制信号；
n为正整数，n大于2，并n小于N+1。
可选的，所述驱动电路包括的第一级扫描驱动电路的第一级驱动信号输 出端与第一行像素驱动电路电连接，所述第一级扫描驱动电路被配置为通过所述第一级驱动信号输出端，向所述第一行像素驱动电路提供复位控制信号；
所述驱动电路包括的第N+2级扫描驱动电路的第N+2级驱动信号输出端与第N行像素驱动电路电连接，所述第N+2级扫描驱动电路用于通过所述第N+2级驱动信号输出端，向所述第N行像素驱动电路提供补偿控制信号。
可选的，所述驱动电路包括的第二级扫描驱动电路的第二级驱动信号输出端分别与第一行像素驱动电路和第二行像素驱动电路电连接，所述第二级扫描驱动电路用于通过所述第二级驱动信号输出端，分别向所述第一行像素驱动电路提供数据写入控制信号，向所述第二行像素驱动电路提供复位控制信号；
所述驱动电路包括的第N+1级扫描驱动电路的第N+1级驱动信号输出端分别与第N-1行像素驱动电路和第N行像素驱动电路电连接，所述第N+1级扫描驱动电路用于通过所述第N+1级驱动信号输出端，分别向第N-1行像素驱动电路提供补偿控制信号，向第N行像素驱动电路提供数据写入控制信号。
可选的，所述像素驱动电路包括驱动子电路、数据写入子电路、补偿子电路、第一储能子电路和第二储能子电路；
所述数据写入子电路分别与数据写入控制线、补偿控制线、数据线和所述驱动子电路的第一端电连接，用于在所述数据写入控制线提供的数据写入控制信号和所述补偿控制线提供的补偿控制信号的控制下，将所述数据线提供的数据电压写入所述驱动子电路的第一端；
所述补偿子电路分别与所述补偿控制线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述补偿控制信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间连通；
所述第一储能子电路与所述驱动子电路的第一端电连接，用于储存电能；
所述第二储能子电路与所述驱动子电路的控制端电连接，用于储存电能。
可选的，所述像素驱动电路还包括复位子电路；
所述复位子电路分别与数据写入控制线、复位控制线、第一初始电压线和所述驱动子电路的控制端电连接，用于在所述数据写入控制信号和所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一 初始电压写入所述驱动子电路的控制端。
可选的，所述像素驱动电路还包括复位子电路；
所述复位子电路分别与复位控制线、第一初始电压线和所述驱动子电路的控制端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一初始电压写入所述驱动子电路的控制端。
可选的，所述像素驱动电路还包括第一发光控制子电路、第二发光控制子电路和初始化子电路；
所述第一发光控制子电路分别与发光控制线、电源电压线和所述驱动子电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述电源电压线与所述驱动子电路的第一端之间连通；
所述第二发光控制子电路分别与所述发光控制线、所述驱动子电路的第二端和发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动子电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第一电压端电连接；
所述初始化子电路分别与所述数据写入控制线、第二初始电压线和所述发光元件的第一极电连接，用于在所述数据写入控制信号的控制下，将所述第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
可选的，所述数据写入子电路包括第一晶体管和第二晶体管；所述补偿子电路包括第三晶体管；
所述第一晶体管的控制极与所述数据写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
所述第二晶体管的控制极与所述补偿控制线电连接，所述第二晶体管的第二极与所述驱动子电路的第一端电连接；
所述第三晶体管的控制极与所述补偿控制线电连接，所述第三晶体管的第一极与所述驱动子电路的控制端电连接，所述第三晶体管的第二极与所述驱动子电路的第二端电连接；
所述第一储能子电路包括第一电容；
所述第一电容的第一极板与所述驱动子电路的第一端电连接，所述第一 电容的第二极板与电源电压线电连接。
可选的，所述复位子电路包括第四晶体管和第五晶体管；
所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接；
所述第五晶体管的控制极与所述数据写入控制线电连接，所述第五晶体管的第二极与所述驱动子电路的控制端电连接。
可选的，所述复位子电路包括第四晶体管；
所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述驱动子电路的控制端电连接。
可选的，所述第一发光控制子电路包括第六晶体管，所述第二发光控制子电路包括第七晶体管，所述初始化子电路包括第八晶体管，所述驱动子电路包括驱动晶体管，所述第二储能子电路包括第二电容；
所述第六晶体管的控制极与所述发光控制线电连接，所述第六晶体管的第一极与所述电源电压线电连接，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第七晶体管的控制极与所述发光控制线电连接，所述第七晶体管的第一极与所述驱动晶体管的第二极电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接；
所述第八晶体管的控制极与所述数据写入控制线电连接，所述第八晶体管的第一极与所述第二初始电压线电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接；
所述第二电容的第一极板与所述驱动晶体管的控制极电连接，所述第二电容的第二极板与所述电源电压线电连接。
可选的，本公开至少一实施例所述的驱动电路还包括N行复位控制线、N行数据写入控制线和N行补偿控制线；所述复位控制线、所述数据写入控制线和所述补偿控制线都沿第一方向延伸；
所述驱动电路包括的像素驱动电路分别与相应行复位控制线、相应行数 据写入控制线和相应行补偿控制线电连接；
各行所述复位控制线、各行所述数据写入控制线和各行所述补偿控制线沿第一方向延伸至周边区域，并在所述周边区域，第n行复位控制线、第n-1行数据写入控制线和第n-2行补偿控制线电连接，第一行数据写入控制线与第二行复位控制线电连接；
n为正整数，n大于2，并n小于N+1；N为大于1的整数。
可选的，在所述周边区域，第一行数据写入控制线与第二行复位控制线电连接，第N行数据写入控制线与第N-1行补偿控制线电连接。
可选的，本公开至少一实施例所述的驱动电路还包括N行发光控制线，所述驱动电路包括的像素驱动电路还与相应行发光控制线电连接；
各行像素驱动电路分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容；
所述第四晶体管的栅极与相应行复位控制线为一体结构；所述第八晶体管的栅极和与所述相应行复位控制线相邻的下一行复位控制线为一体结构；
所述第一晶体管的栅极、所述第五晶体管的栅极与相应行数据写入控制线为一体结构；
所述第三晶体管的第一栅极、所述第三晶体管的第二栅极、所述第二晶体管的栅极与相应行补偿控制线为一体结构；
所述第六晶体管的栅极、所述第七晶体管的栅极和相应行发光控制线为一体结构；
所述驱动晶体管的栅极设置于相应行补偿控制线和相应行发光控制线之间；所述驱动晶体管的栅极复用为所述第二电容的第一极板；所述第二电容的第二极板复用为所述第一电容的第二极板，所述第六晶体管的漏极复用为所述第一电容的第一极板；
与同一行像素驱动电路电连接的相应行复位控制线、相应行数据写入控制线、相应行补偿控制线和相应行发光控制线沿第二方向依次排列；
所述第一方向与所述第二方向相交。
可选的，所述第四晶体管的有源层、所述第五晶体管的有源层、所述第 三晶体管的有源层、所述驱动晶体管的有源层、所述第二晶体管的有源层、所述第一晶体管的有源层、所述第六晶体管的有源层、所述第七晶体管的有源层和所述第八晶体管的有源层由连续的半导体层形成；
所述第四晶体管的沟道、所述第五晶体管的沟道和所述驱动晶体管的沟道沿第二方向依次排列；
所述第一晶体管的沟道、所述第二晶体管的沟道和所述第六晶体管的沟道沿第二方向依次排列。
可选的，本公开至少一实施例所述的驱动电路还包括N行第二初始电压线，所述驱动电路包括的像素驱动电路还与相应行第二初始电压线电连接；所述第二初始电压线与所述第二电容的第二极板位于同一层；
相应行第二初始电压线在基底上的正投影，位于相应行复位控制线在所述基底上的正投影远离相应行数据写入控制线在所述基底上的正投影的一侧。
在第二个方面中，本公开实施例还提供一种驱动方法，用于驱动上述的驱动电路，所述驱动方法包括：
驱动电路包括的至少一级所述扫描驱动电路通过驱动信号输出端分别向相邻的至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
在第三个方面中，本公开实施例还提供一种显示装置，包括上述的驱动电路。
可选的，本公开至少一实施例所述的显示装置还包括显示基板，所述驱动电路包括的像素驱动电路设置于所述显示基板的显示区域，所述驱动电路包括的扫描驱动电路设置于所述显示基板的周边区域。
附图说明
图1是本公开至少一实施例所述的驱动电路的结构图；
图2是本公开至少一实施例所述的驱动电路的结构图；
图3是本公开实施例所述的像素驱动电路的结构图；
图4是本公开至少一实施例所述的像素驱动电路的结构图；
图5是本公开至少一实施例所述的像素驱动电路的结构图；
图6是本公开至少一实施例所述的像素驱动电路的结构图；
图7是本公开至少一实施例所述的像素驱动电路的结构图；
图8是本公开至少一实施例所述的像素驱动电路的电路图；
图9是本公开如图6所示的像素驱动电路的至少一实施例的工作时序图；
图10是本公开至少一实施例所述的像素驱动电路的电路图；
图11是本公开至少一实施例所述的驱动电路中的与各行像素驱动电路电连接的多行控制线之间的连接关系示意图；
图12是在图8所示的像素驱动电路的至少一实施例的基础上，标示出了各晶体管的电极和各电容的极板的示意图；
图13是图18中的有源层的布局图；
图14是图18中的第一栅金属层的布局图；
图15是图18中的第二栅金属层的布局图；
图16是图18中的第一源漏金属层的布局图；
图17是图18中的第二源漏金属层的布局图，
图18为对应于图8所示的移位寄存器单元的至少一实施例的布局示意图；
图19是在图18的基础上添加过孔的示意图。
具体实施方式
下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
本公开所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本公开实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述第一极可以为漏极，所述第二极可以为源极；或者，所述第一极可以为源极，所述第二极可以为漏极。
本公开实施例所述的驱动电路包括多级扫描驱动电路和多行像素驱动电 路；
至少一级所述扫描驱动电路包括驱动信号输出端，所述驱动信号输出端与所述多行像素驱动电路中的相邻的至少三行像素驱动电路电连接，被配置为分别向所述至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
在本公开实施例所述的驱动电路中，所述驱动电路的至少一级扫描驱动电路通过其包括的驱动信号输出端与相邻的至少三行像素驱动电路电连接，该扫描驱动电路被配置为通过所述驱动信号输出端，分别为所述至少三行像素驱动电路分别提供补偿控制信号、数据写入控制信号和复位控制信号。
本公开实施例所述的驱动电路在不增加GOA(Gate On Array，设置于阵列基板上的栅极驱动电路)电路单元的基础上，通过相邻级扫描驱动电路通过其驱动信号输出端输出的驱动信号之间的部分交叠，用本级输出的驱动信号，作为提供至相邻的至少三行像素驱动电路的补偿控制信号、数据写入控制信号和复位控制信号，通过这样的方式不仅保证了显示面板边框尺寸不增加，同时增加了每一行像素驱动电路的补偿时间，降低了mura(显示不均匀)风险，并且在和现有方案补偿时间一致的情况下可以实现显示频帧的翻倍，大大提高了显示品质。
在本公开至少一实施例中，所述多级扫描驱动电路中的至少一级扫描驱动电路可以分别包括相应级驱动信号输出端，每一所述相应级驱动信号输出端可以分别与所述驱动电路包括的相邻的至少三行像素驱动电路电连接，以分别向所述至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
在本公开至少一实施例中，相邻行扫描驱动电路通过其驱动信号输出端输出的驱动电路在脉冲上有一半处于交叠状态，但不以此为限。
在本公开至少一实施例中，所述像素驱动电路虽然相比相关方案多采用了补偿控制信号，然而并不需要增加新的驱动电路。在本公开至少一实施例中，相邻行扫描驱动电路提供的信号之间在脉冲上有一半处于交叠状态，所述扫描驱动模组需要采用四个时钟信号来生成信号。
可选的，所述扫描驱动模组包括N+2级扫描驱动电路，所述驱动电路包 括N行像素驱动电路；N为大于1的整数；
所述驱动电路包括的第n级扫描驱动电路的第n级驱动信号输出端分别与第n-1行像素驱动电路、第n行像素驱动电路和第n-2行像素驱动电路电连接，所述第n级扫描驱动电路被配置为通过所述第n级驱动信号输出端分别向所述第n-2级像素驱动电路提供补偿控制信号，向所述第n-1行像素驱动电路提供数据写入控制信号，向所述第n行像素驱动电路提供复位控制信号；
n为正整数，n大于2，并n小于N+1。
在本公开至少一实施例中，所述驱动电路的第n级扫描驱动电路可以通过第n级驱动信号输出端分别向相邻的三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
在本公开至少一实施例中，所述驱动电路包括的第一级扫描驱动电路的第一级驱动信号输出端与第一行像素驱动电路电连接，所述第一级扫描驱动电路被配置为通过所述第一级驱动信号输出端，向所述第一行像素驱动电路提供复位控制信号；
所述驱动电路包括的第N+2级扫描驱动电路的第N+2级驱动信号输出端与第N行像素驱动电路电连接，所述第N+2级扫描驱动电路用于通过所述第N+2级驱动信号输出端，向所述第N行像素驱动电路提供补偿控制信号。
在具体实施时，所述驱动电路包括的第一级扫描驱动电路通过第一级驱动信号输出端向第一行像素驱动电路提供复位控制信号，所述驱动电路包括的最后一级扫描驱动电路(也即所述扫描驱动电路包括的第N+2级扫描驱动电路)通过最后一级驱动信号输出端(也即第N+2级驱动信号输出端)，向最后一行像素驱动电路(也即第N行像素驱动电路)提供补偿控制信号。
可选的，所述驱动电路包括的第二级扫描驱动电路的第二级驱动信号输出端分别与第一行像素驱动电路和第二行像素驱动电路电连接，所述第二级扫描驱动电路用于通过所述第二级驱动信号输出端，向所述第一行像素驱动电路提供数据写入控制信号，向所述第二行像素驱动电路提供复位控制信号；
所述扫描电路包括的第N+1级扫描驱动电路的第N+1级驱动信号输出端分别与第N-1行像素驱动电路和第N行像素驱动电路电连接，所述第N+1级扫描驱动电路用于通过所述第N+1级驱动信号输出端，分别向第N-1行像素 驱动电路提供补偿控制信号，向第N行像素驱动电路提供数据写入控制信号。
在本公开至少一实施例中，第n级扫描驱动电路包括第n级驱动信号输出端，通过所述第n级驱动信号输出端输出第n级驱动信号；第一级扫描驱动电路包括第一级驱动信号输出端，通过所述第一级驱动信号输出端输出第一级驱动信号；第二级扫描驱动电路包括第二级驱动信号输出端，通过所述第二级驱动信号输出端输出第二级驱动信号；第N+1级扫描驱动电路包括第N+1级驱动信号输出端，通过所述第N+1级驱动信号输出端输出第N+1级驱动信号，第N+2级扫描驱动电路包括第N+2级驱动信号输出端，通过所述第N+2级驱动信号输出端输出第N+2级驱动信号。
在图1中，标号为GU1的为第一级扫描驱动电路，标号为GU2的为第二级扫描驱动电路，标号为GU3的为第三级扫描驱动电路，标号为GU4的为第四级扫描驱动电路，标号为GU5的为第五级扫描驱动电路，标号为GUN-1的为第N-1级扫描驱动电路，标号为GUN的为第N级扫描驱动电路，标号为GUN+1的为第N+1级扫描驱动电路，标号为GN+2的为第N+2级扫描驱动电路；
标号为P0的为伪像素驱动电路，标号为P1的为第一行像素驱动电路，标号为P2的为第二行像素驱动电路，标号为P3的为第三行像素驱动电路，标号为P4的为第四行像素驱动电路，标号为P5的为第五行像素驱动电路；标号为PN-1的为第N-1行像素驱动电路；标号为PN的为第N行像素驱动电路，标号为PN-2的为第N-2行像素驱动电路，标号为PN-3的为第N-3行像素驱动电路。
在图1所示的驱动电路的至少一实施例中，所述伪像素驱动电路P0并不用于驱动相应的发光元件发光，而是使得设置于显示区域的各列像素驱动电路的工艺条件一致，在图1所示的驱动电路的至少一实施例中，也可以不设置有所述伪像素驱动电路P0。
在图1所示的驱动电路的至少一实施例在工作时，
GU1通过第一级驱动信号输出端O1向P1提供复位控制信号；
GU2通过第二级驱动信号输出端O2向P1提供数据写入控制信号，向P2提供复位控制信号；
GU3通过第三级驱动信号输出端O3向P1提供补偿控制信号，向P2提供数据写入控制信号，为P3提供复位控制信号；
GU4通过第四级驱动信号输出端O4向P2提供补偿控制信号，向P3提供数据写入控制信号，向P4提供复位控制信号；
GU5通过第五级驱动信号输出端O5向P3提供补偿控制信号，向P4提供数据写入控制信号，向P5提供复位控制信号；
GUN-1通过第N-1级驱动信号输出端ON-1向PN-3提供补偿控制信号，向PN-2提供数据写入控制信号，向PN-1提供复位控制信号；
GUN通过第N级驱动信号输出端ON向PN-2提供补偿控制信号，向PN-1提供数据写入控制信号，向PN提供复位控制信号；
GUN+1通过第N+1级驱动信号输出端ON+1向PN-1提供补偿控制信号，向PN提供数据写入控制信号；
GUN+2通过第N+2级驱动信号输出端ON+2向PN提供补偿控制信号。
在图1所示的驱动电路的至少一实施例中，第一级扫描驱动电路GU1通过第一级驱动信号输出端O1向第一行像素驱动电路P1提供复位控制信号，第N+2级扫描驱动电路GUN+2通过第N+2级驱动信号输出端ON+2向第N行像素驱动电路PN提供补偿控制信号；第二级扫描驱动电路GU2通过第二级驱动信号输出端O2向第一行像素驱动电路P1提供数据写入控制信号，向第二行像素驱动电路P2提供复位控制信号；第N+1级扫描驱动电路GUN+1通过第N+1级驱动信号输出端ON+1向第N行像素驱动电路PN提供数据写入控制信号，向第N-1行像素驱动电路PN-1提供补偿控制信号。
在本公开至少一实施例中，所述驱动电路还可以包括多级发光控制信号生成电路；
所述多级发光控制信号生成电路用于生成多级发光控制信号，并将所述发光控制信号分别提供至各行像素驱动电路。
如图2所示，在图1所示的驱动电路的至少一实施例的基础上，所述驱动电路还包括多级发光控制信号生成电路；
在图2中，标号为EU1的为所述驱动电路包括的第一级发光控制信号生成电路，标号为EU2的为所述驱动电路包括的第二级发光控制信号生成电路， 标号为EU3的为所述驱动电路包括的第三级发光控制信号生成电路，标号为EU4的为所述驱动电路包括的第四级发光控制信号生成电路，标号为EU5的为所述驱动电路包括的第五级发光控制信号生成电路，标号为EUN-3的为所述驱动电路包括的第N-3级发光控制信号生成电路，标号为EUN-2的为所述驱动电路包括的第N-2级发光控制信号生成电路，标号为EUN-1的为所述驱动电路包括的第N-1级发光控制信号生成电路，标号为EUN的为所述驱动电路包括的第N级发光控制信号生成电路；
EU1为P1提供第一级发光控制信号，EU2为P2提供第二级发光控制信号，EU3为P3提供第三级发光控制信号，EU4为P4提供第四级发光控制信号，EU5为P5提供第五级发光控制信号；EUN-3为PN-3提供第N-3级发光控制信号，EUN-2为PN-2提供第N-2级发光控制信号，EUN-1为PN-1提供第N-1级发光控制信号，EUN为PN提供第N级发光控制信号。
如图3所示，所述像素驱动电路的至少一实施例可以包括驱动子电路11、数据写入子电路12、补偿子电路13、第一储能子电路14和第二储能子电路15；
所述数据写入子电路12分别与数据写入控制线GA1、补偿控制线GA2、数据线DS和所述驱动子电路11的第一端电连接，用于在所述数据写入控制线GA1提供的数据写入控制信号和所述补偿控制线GA2提供的补偿控制信号的控制下，将所述数据线DS提供的数据电压Vdata写入所述驱动子电路11的第一端；
所述补偿子电路13分别与所述补偿控制线GA2、所述驱动子电路11的控制端和所述驱动子电路11的第二端电连接，用于在所述补偿控制信号的控制下，控制所述驱动子电路11的控制端与所述驱动子电路11的第二端之间连通；
所述第一储能子电路14与所述驱动子电路11的第一端电连接，用于储存电能；
所述第二储能子电路15与所述驱动子电路11的控制端电连接，用于储能电能。
如图3所示的像素驱动电路的至少一实施例在工作时，显示周期包括先 后设置的写入阶段和补偿阶段；
在写入阶段，数据写入子电路12在数据写入控制信号和补偿控制信号的控制下，将数据线DS提供的数据电压Vdata写入驱动子电路11的第一端，以为第一储能子电路14充电；补偿子电路13在补偿控制信号的控制下，控制所述驱动子电路11的控制端与所述驱动子电路11的第一端之间连通；第一储能子电路14保持所述数据电压；
在写入阶段开始时，驱动子电路11在其控制端的电位的控制下，控制所述驱动子电路11的第一端与所述驱动子电路11的第二端之间连通，以通过所述数据电压Vdata为第二储能子电路15充电；
在所述补偿阶段，数据写入子电路12在数据写入控制信号的控制下，控制所述数据线DS与所述驱动子电路11的第一端之间断开，补偿子电路13在补偿控制信号的控制下，控制所述驱动子电路11的控制端与所述驱动子电路11的第一端之间连通。
如图3所示的像素驱动电路的至少一实施例在工作时，在写入阶段，数据写入子电路12控制将数据电压Vdata写入驱动子电路11的第一端，将所述数据电压Vdata存储于第一储能子电路14中，补偿子电路13控制所述驱动子电路11的控制端与所述驱动子电路11的第一端之间连通；在写入阶段开始时，驱动子电路11在其控制端的电位的控制下，控制所述驱动子电路11的第一端与所述驱动子电路11的第二端之间连通，以通过所述数据电压Vdata为所述第二储能子电路15充电，以改变驱动子电路11的控制端的电位；即使在写入阶段结束时，驱动子电路11的控制端的电位不能达到Vdata+Vth(Vth为驱动子电路11中的驱动晶体管的阈值电压)，在补偿阶段，还是能够通过所述第一储能子电路14保存的数据电压Vdata为第二储能子电路15充电，这样能够在高频帧的情况下，提升通过数据电压Vdata为第二储能子电路15充电的时间，对驱动子电路11包括的驱动晶体管的阈值电压充分补偿，提升显示均匀性，使得即使显示低灰阶画面时，都能改善显示不均的画质问题。
在本公开至少一实施例中，所述像素驱动电路还可以包括复位子电路；
所述复位子电路分别与数据写入控制线、复位控制线、第一初始电压线 和所述驱动子电路的控制端电连接，用于在所述数据写入控制信号和所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一初始电压写入所述驱动子电路的控制端。
如图4所示，在如图3所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还可以包括复位子电路21；
所述复位子电路21分别与数据写入控制线GA1、复位控制线R1、第一初始电压线I1和所述驱动子电路11的控制端电连接，用于在所述数据写入控制信号和所述复位控制线R1提供的复位控制信号的控制下，将所述第一初始电压线I1提供的第一初始电压写入所述驱动子电路11的控制端。
如图4所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括设置于所述写入阶段之前的复位阶段；
在复位阶段，所述复位子电路21在所述数据写入控制信号和所述复位控制信号的控制下，将所述第一初始电压写入所述驱动子电路11的控制端，以使得在所述写入阶段开始时，所述驱动子电路11能够导通其第一端与所述驱动子电路11的第二端之间的连接。
在本公开至少一实施例中，所述像素驱动电路还可以还包括复位子电路；
所述复位子电路分别与复位控制线、第一初始电压线和所述驱动子电路的控制端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一初始电压写入所述驱动子电路的控制端。
如图5所示，在如图3所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还可以包括复位子电路21；
所述复位子电路21分别与复位控制线R1、第一初始电压线I1和所述驱动子电路11的控制端电连接，用于在所述复位控制线R1提供的复位控制信号的控制下，将所述第一初始电压线I1提供的第一初始电压写入所述驱动子电路11的控制端。
本公开如图5所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括设置于所述写入阶段之前的复位阶段；
在复位阶段，所述复位子电路21在所述复位控制信号的控制下，将所述第一初始电压写入所述驱动子电路11的控制端，以使得在所述写入阶段开始 时，所述驱动子电路11能够导通其第一端与所述驱动子电路11的第二端之间的连接。
在本公开至少一实施例中，所述像素驱动电路还可以包括发光元件、第一发光控制子电路、第二发光控制子电路和初始化子电路；
所述第一发光控制子电路分别与发光控制线、电源电压线和所述驱动子电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述电源电压线与所述驱动子电路的第一端之间连通；
所述第二发光控制子电路分别与所述发光控制线、所述驱动子电路的第二端和所述发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动子电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第一电压端电连接；
所述初始化子电路分别与所述数据写入控制线、第二初始电压线和所述发光元件的第一极电连接，用于在所述数据写入控制信号的控制下，将所述第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
在具体实施时，所述像素驱动电路还可以包括发光元件、第一发光控制子电路、第二发光控制子电路和初始化子电路，第一发光控制子电路和第二发光控制子电路进行发光控制，所述初始化子电路用于下数据写入控制信号的控制下，将第二初始电压写入发光元件的第一极，以使得所述发光元件不发光，并清除所述发光元件的第一极残留的电荷。
如图6所示，在图4所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还可以包括第一发光控制子电路41、第二发光控制子电路42和初始化子电路43；
所述第一发光控制子电路41分别与发光控制线E1、电源电压线Vd和所述驱动子电路11的第一端电连接，用于在所述发光控制线E1提供的发光控制信号的控制下，控制所述电源电压线Vd与所述驱动子电路11的第一端之间连通；
所述第二发光控制子电路42分别与所述发光控制线E1、所述驱动子电路11的第二端和发光元件E0的第一极电连接，用于在所述发光控制信号的 控制下，控制所述驱动子电路11的第二端与所述发光元件E0的第一极之间连通；所述发光元件E0的第二极与第一电压端V1电连接；
所述初始化子电路43分别与所述数据写入控制线GA1、第二初始电压线I2和所述发光元件E0的第一极电连接，用于在所述数据写入控制信号的控制下，将所述第二初始电压线I2提供的第二初始电压写入所述发光元件E0的第一极；
所述发光元件E0的第二极与第一电压端V1电连接。
在本公开至少一实施例中，所述第一电压端V1可以为低电压端或地端，但不以此为限。
如图7所示，在图5所示的像素驱动电路的至少一实施例的基础上，所述像素驱动电路还可以包括第一发光控制子电路41、第二发光控制子电路42和初始化子电路43；
所述第一发光控制子电路41分别与发光控制线E1、电源电压线Vd和所述驱动子电路11的第一端电连接，用于在所述发光控制线E1提供的发光控制信号的控制下，控制所述电源电压线Vd与所述驱动子电路11的第一端之间连通；
所述第二发光控制子电路42分别与所述发光控制线E1、所述驱动子电路11的第二端和发光元件E0的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动子电路11的第二端与所述发光元件E0的第一极之间连通；所述发光元件E0的第二极与第一电压端V1电连接；
所述初始化子电路43分别与所述数据写入控制线GA1、第二初始电压线I2和所述发光元件E0的第一极电连接，用于在所述数据写入控制信号的控制下，将所述第二初始电压线I2提供的第二初始电压写入所述发光元件E0的第一极；
所述发光元件E0的第二极与第一电压端V1电连接。
在本公开至少一实施例中，所述第一电压端V1可以为低电压端或地端，但不以此为限。
可选的，所述数据写入子电路包括第一晶体管和第二晶体管；所述补偿子电路包括第三晶体管；
所述第一晶体管的控制极与所述数据写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
所述第二晶体管的控制极与所述补偿控制线电连接，所述第二晶体管的第二极与所述驱动子电路的第一端电连接；
所述第三晶体管的控制极与所述补偿控制线电连接，所述第三晶体管的第一极与所述驱动子电路的控制端电连接，所述第三晶体管的第二极与所述驱动子电路的第二端电连接。
可选的，所述第一储能子电路包括第一电容；
所述第一电容的第一极板与所述驱动子电路的控制端电连接，所述第一电容的第二极板与电源电压线电连接。
可选的，所述复位子电路包括第四晶体管和第五晶体管；
所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接；
所述第五晶体管的控制极与所述数据写入控制线电连接，所述第五晶体管的第二极与所述驱动子电路的控制端电连接。
可选的，所述复位子电路包括第四晶体管；
所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述驱动子电路的控制端电连接。
可选的，所述第一发光控制子电路包括第六晶体管，所述第二发光控制子电路包括第七晶体管，所述初始化子电路包括第八晶体管，所述驱动子电路包括驱动晶体管，所述第二储能子电路包括第二电容；
所述第六晶体管的控制极与所述发光控制线电连接，所述第六晶体管的第一极与所述电源电压线电连接，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
所述第七晶体管的控制极与所述发光控制线电连接，所述第七晶体管的第一极与所述驱动晶体管的第二极电连接，所述第七晶体管的第二极与所述 发光元件的第一极电连接；
所述第八晶体管的控制极与所述数据写入控制线电连接，所述第八晶体管的第一极与所述第二初始电压线电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接；
所述第二电容的第一极板与所述驱动晶体管的控制极电连接，所述第二电容的第二极板与所述电源电压线电连接。
如图8所示，在图6所示的像素驱动电路的至少一实施例的基础上，所述数据写入子电路12包括第一晶体管T1和第二晶体管T2；所述补偿子电路13包括第三晶体管T3；所述驱动子电路11包括驱动晶体管T0；所述发光元件为有机发光二极管F1；
所述第一晶体管T1的栅极与所述数据写入控制线GA1电连接，所述第一晶体管T1的源极与所述数据线DS电连接，所述第一晶体管T1的漏极与所述第二晶体管T2的源极电连接；
所述第二晶体管T2的栅极与所述补偿控制线GA2电连接，所述第二晶体管T2的漏极与所述驱动晶体管T0的源极电连接；
所述第三晶体管T3的栅极与所述补偿控制线GA2电连接，所述第三晶体管T3的源极与所述驱动晶体管T0的栅极电连接，所述第三晶体管T3的漏极与所述驱动晶体管T0的漏极电连接；
所述第一储能子电路14包括第一电容C1；
所述第一电容C1的第一极板与所述驱动晶体管T0的源极电连接，所述第一电容C1的第二极板与电源电压线Vd电连接；
所述复位子电路21包括第四晶体管T4和第五晶体管T5；
所述第四晶体管T4的栅极与所述复位控制线R1电连接，所述第四晶体管T4的源极与第一初始电压线I1电连接，所述第四晶体管T4的漏极与所述第五晶体管T5的源极电连接；
所述第五晶体管T5的栅极与所述数据写入控制线GA1电连接，所述第五晶体管T5的漏极与所述驱动晶体管T0的栅极电连接；
所述第一发光控制子电路41包括第六晶体管T6，所述第二发光控制子电路42包括第七晶体管T7，所述初始化子电路43包括第八晶体管T8，所 述第二储能子电路15包括第二电容C2；
所述第六晶体管T6的栅极与所述发光控制线E1电连接，所述第六晶体管T6的源极与所述电源电压线Vd电连接，所述第六晶体管T6的漏极与所述驱动晶体管T0的源极电连接；
所述第七晶体管T7的栅极与所述发光控制线E1电连接，所述第七晶体管T7的源极与所述驱动晶体管T0的漏极电连接，所述第七晶体管T7的漏极与所述有机发光二极管F1的阳极电连接；所述有机发光二极管F1的阴极与低电压端Vs电连接；
所述第八晶体管T8的栅极与所述数据写入控制线GA1电连接，所述第八晶体管T8的源极与第二初始电压线I2电连接，所述第八晶体管T8的漏极与所述有机发光二极管F1的阳极电连接；
所述第二电容C2的第一极板与所述驱动晶体管T0的栅极电连接，所述第二电容C2的第二极板与所述电源电压线Vd电连接。
在图8所示的像素驱动电路的至少一实施例中，所有的晶体管都为p型晶体管，但不以此为限。
在图8所示的像素驱动电路的至少一实施例中，第一初始电压线和第二初始电压线可以为同一初始电压线，所述初始电压线用于提供初始电压，但不以此为限。
在图8所示的像素驱动电路的至少一实施例中，T3可以为双栅晶体管，以减少漏电，但不以此为限。
在图8所示的像素驱动电路的至少一实施例中，第一节点N1与驱动晶体管T0的栅极电连接，第二节点N2与驱动晶体管T0的源极电连接，第三节点N3与驱动晶体管T0的漏极电连接。
如图9所示，本公开如图8所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括先后设置的复位阶段t1、写入阶段t2、补偿阶段t3和发光阶段t4；在所述补偿阶段t3和所述发光阶段t4之间设置有缓冲阶段t0；
在所述复位阶段t1，R1提供低电压信号，GA1提供低电压信号，GA2提供高电压信号，E1提供高电压信号，T6、T7、T3和T2截止，T4开启，T8开启，以将所述初始电压写入T0的栅极和F1的阳极，以使得在所述写入 阶段t2开始时，T0能够导通，并使得F1不发光，并清除F1的阳极残留的电荷；
在所述写入阶段t2，R1提供高电压信号，GA1提供低电压信号，GA2提供低电压信号，E1提供高电压信号，T6和T7截止，T3、T1、T8、T2和T5开启，DS提供数据电压Vdata，以将所述数据电压Vdata写入T0的源极，为C1充电，C1存储所述数据电压Vdata；T3导通；
在所述写入阶段t2开始时，T0开启，以通过所述数据电压Vdata为C2充电，提升第一节点N1的电位；
在所述写入阶段t2，随着第一节点N1的电位的上升，流过T0的电流越来越小，第一节点N1的电位上升越来越缓慢，如果所述写入阶段t2持续的时间足够长，第一节点N1的电位最终会达到Vdata+Vth，Vth为T0的阈值电压；但是由于高频帧(例如120Hz)的显示产品每行栅线开启的时间较短，因此第一节点N1的电位还没有达到Vdata+Vth，GA1提供的数据写入控制信号就变为高电压信号，T1截止，Vdata通过T1往像素内部写入信号结束；
在所述写入阶段t2，T8开启，将所述初始电压写入F1的阳极，消除发光层的界面电荷；
在所述写入阶段t2结束时，第二节点N2的电位达到与Vdata一样的电位，同时T0仍处于一定程度的开启状态；
在补偿阶段t3，R1提供高电压信号，GA1提供高电压信号，GA2提供低电压信号，E1提供高电压信号，T6、T7、T4、T1、T8和T5截止，T2开启，T3开启，C1在写入阶段t2已经保存了Vdata，在所述补偿阶段，由于T0没有关闭，C1将通过T0和T3对C2继续充电，第一节点N1的电位继续上升，直至T0截止，由于在补偿阶段t3，第一节点N1的电位上升较小，消耗电荷有限，C1可以近似为恒压源，因此第一节点N1的电位最终达到Vdata+Vth，直到GA2提供高电压信号，所述补偿阶段t3结束；
在缓冲阶段t0，E1提供高电压信号，R1、GA1和GA2都提供高电压信号，T4、T3、T1、T8、T2和T5都截止，在缓冲阶段t0，第一节点N1的电位保持不变，所述缓冲阶段t0持续的时间长短由E1开启时间点决定；
在发光阶段t4，E1提供低电压信号，R1、GA1和GA2都提供高电压信 号，T4、T3、T1、T8、T2和T5都截止，T6和T7开启，F1发光；T0的栅源电压Vgs＝Vdata+Vth-Vdz，其中，Vdz为Vd提供的电源电压信号的电压值；T0驱动F1发光的驱动电流If1等于K(Vdz-Vdata) 2，其中，K为T0的电流系数；K为与T0的工艺和设计有关的常数。
本公开如图8所示的像素驱动电路的至少一实施例在工作时，可以在写入阶段t2和补偿阶段t3，通过数据电压Vdata为C2充电，直至T0关断，以提升通过数据电压Vdata为C2充电的时间，对驱动晶体管T0的阈值电压充分补偿，提升显示均匀性。
如图9所示，在写入阶段t2，GA1提供的数据写入控制信号与GA2提供的补偿控制信号都为低电压信号。
如图10所示，在图7所示的像素驱动电路的至少一实施例的基础上，所述数据写入子电路12包括第一晶体管T1和第二晶体管T2；所述补偿子电路13包括第三晶体管T3；所述驱动子电路11包括驱动晶体管T0；所述发光元件为有机发光二极管F1；
所述第一晶体管T1的栅极与所述数据写入控制线GA1电连接，所述第一晶体管T1的源极与所述数据线DS电连接，所述第一晶体管T1的漏极与所述第二晶体管T2的源极电连接；
所述第二晶体管T2的栅极与所述补偿控制线GA2电连接，所述第二晶体管T2的漏极与所述驱动晶体管T0的源极电连接；
所述第三晶体管T3的栅极与所述补偿控制线GA2电连接，所述第三晶体管T3的源极与所述驱动晶体管T0的栅极电连接，所述第三晶体管T3的漏极与所述驱动晶体管T0的漏极电连接；
所述第一储能子电路14包括第一电容C1；
所述第一电容C1的第一极板与所述驱动晶体管T0的源极电连接，所述第一电容C1的第二极板与电源电压线Vd电连接；
所述复位子电路21包括第四晶体管T4；
所述第四晶体管T4的栅极与所述复位控制线R1电连接，所述第四晶体管T4的源极与第一初始电压线I1电连接，所述第四晶体管T4的漏极与所述驱动晶体管T0的栅极电连接；
所述第一发光控制子电路41包括第六晶体管T6，所述第二发光控制子电路42包括第七晶体管T7，所述初始化子电路43包括第八晶体管T8，所述第二储能子电路15包括第二电容C2；
所述第六晶体管T6的栅极与所述发光控制线E1电连接，所述第六晶体管T6的源极与所述电源电压线Vd电连接，所述第六晶体管T6的漏极与所述驱动晶体管T0的源极电连接；
所述第七晶体管T7的栅极与所述发光控制线E1电连接，所述第七晶体管T7的源极与所述驱动晶体管T0的漏极电连接，所述第七晶体管T7的漏极与所述有机发光二极管F1的阳极电连接；所述有机发光二极管F1的阴极与低电压端Vs电连接；
所述第八晶体管T8的栅极与所述数据写入控制线GA1电连接，所述第八晶体管T8的源极与第二初始电压线I2电连接，所述第八晶体管T8的漏极与所述有机发光二极管F1的阳极电连接；
所述第二电容C2的第一极板与所述驱动晶体管T0的栅极电连接，所述第二电容C2的第二极板与所述电源电压线Vd电连接。
在图10所示的像素驱动电路的至少一实施例中，所有的晶体管都为p型晶体管，但不以此为限。
在图10所示的像素驱动电路的至少一实施例中，第一初始电压线和第二初始电压线可以为同一初始电压线，所述初始电压线用于提供初始电压，但不以此为限。
在图10所示的像素驱动电路的至少一实施例中，第一节点N1与驱动晶体管T0的栅极电连接，第二节点N2与驱动晶体管T0的源极电连接，第三节点N3与驱动晶体管T0的漏极电连接。
如图9所示，本公开如图10所示的像素驱动电路的至少一实施例在工作时，显示周期可以包括先后设置的复位阶段t1、写入阶段t2、补偿阶段t3和发光阶段t4；在所述补偿阶段t3和所述发光阶段t4之间设置有缓冲阶段t0；
在所述复位阶段t1，R1提供低电压信号，GA1提供低电压信号，GA2提供高电压信号，E1提供高电压信号，T6、T7、T3和T2截止，T4开启，T8开启，以将所述初始电压写入T0的栅极和F1的阳极，以使得在所述写入 阶段t2开始时，T0能够导通，并使得F1不发光，并清除F1的阳极残留的电荷；
在所述写入阶段t2，R1提供高电压信号，GA1提供低电压信号，GA2提供低电压信号，E1提供高电压信号，T6和T7截止，T3、T1、T8和T2开启，DS提供数据电压Vdata，以将所述数据电压Vdata写入T0的源极，为C1充电，C1存储所述数据电压Vdata；T3导通；
在所述写入阶段t2开始时，T0开启，以通过所述数据电压Vdata为C2充电，提升第一节点N1的电位；
在所述写入阶段t2，随着第一节点N1的电位的上升，流过T0的电流越来越小，第一节点N1的电位上升越来越缓慢，如果所述写入阶段t2持续的时间组构成，第一节点N1的电位最终会达到Vdata+Vth，Vth为T0的阈值电压；但是由于高频帧(例如120Hz)的显示产品每行栅线开启的时间较短，因此第一节点N1的电位还没有达到Vdata+Vth，GA1提供的数据写入控制信号就变为高电压信号，T1截止，Vdata通过T1往像素内部写入信号结束；
在所述写入阶段t2，T8开启，将所述初始电压写入F1的阳极，消除发光层的界面电荷；
在所述写入阶段t2结束时，第二节点N2的电位达到与Vdata一样的电位，同时T0仍处于一定程度的开启状态；
在补偿阶段t3，R1提供高电压信号，GA1提供高电压信号，GA2提供低电压信号，E1提供高电压信号，T6、T7、T4、T1和T8截止，T2开启，T3开启，C1在写入阶段t2已经保存了Vdata，在所述补偿阶段，由于T0没有关闭，C1将通过T0和T3对C2继续充电，第一节点N1的电位继续上升，直至T0截止，由于在补偿阶段t3，第一节点N1的电位上升较小，消耗电荷有限，C1可以近似为恒压源，因此第一节点N1的电位最终达到Vdata+Vth，直到GA2提供高电压信号，所述补偿阶段t3结束；
在缓冲阶段t0，E1提供高电压信号，R1、GA1和GA2都提供高电压信号，T4、T3、T1、T8和T2都截止，在缓冲阶段t0，第一节点N1的电位保持不变，所述缓冲阶段t0持续的时间长短由E1开启时间点决定；
在发光阶段t4，E1提供低电压信号，R1、GA1和GA2都提供高电压信 号，T4、T3、T1、T8和T2都截止，T6和T7开启，F1发光；T0的栅源电压Vgs＝Vdata+Vth-Vdz，其中，Vdz为Vd提供的电源电压信号的电压值；T0驱动F1发光的驱动电流If1等于K(Vdz-Vdata) 2，其中，K为T0的电流系数；K为与T0的工艺和设计有关的常数。
本公开如图10所示的像素驱动电路的至少一实施例在工作时，可以在写入阶段t2和补偿阶段t3，通过数据电压Vdata为C2充电，直至T0关断，以提升通过数据电压Vdata为C2充电的时间，对驱动晶体管T0的阈值电压充分补偿，提升显示均匀性。
在本公开至少一实施例中，所述驱动电路还包括N行复位控制线、N行数据写入控制线和N行补偿控制线；所述复位控制线、所述数据写入控制线和所述补偿控制线都沿第一方向延伸；
所述驱动电路包括的像素驱动电路分别与相应行复位控制线、相应行数据写入控制线和相应行补偿控制线电连接；
各行所述复位控制线、各行所述数据写入控制线和各行所述补偿控制线沿第一方向延伸至周边区域，并在所述周边区域，第n行复位控制线、第n-1行数据写入控制线和第n-2行补偿控制线电连接；
n为正整数，n大于2，并n小于N+1；N为大于1的整数。
可选的，第一行数据写入控制线与第二行复位控制线电连接，第N行数据写入控制线与第N-1行补偿控制线电连接。
在具体实施时，所述驱动电路包括的每一行像素驱动电路分别与相应行复位控制线、相应行数据写入控制线和相应行补偿控制线电连接，并所述像素驱动电路可以设置于显示基板的显示区域，各行复位控制线、各行数据写入控制线和各行补偿控制线沿第一方向延伸，并延伸至所述周边区域；第n行复位控制线、第n-1行数据写入控制线和第n-2行补偿控制线相互电连接，以接收来自所述驱动电路包括的第n级扫描驱动电路的第n级驱动信号；第一行数据写入控制线与第二行复位控制线电连接，以接收来自所述驱动电路包括的第二级扫描驱动电路的第二级驱动信号，第N行数据写入控制线与第N-1行补偿控制线电连接，以接收来自所述驱动电路包括的第N+1级扫描驱动电路的第N+1级驱动信号。
如图11所示，在显示区域110内设置有多行多列像素驱动电路；
在图11中，标号为P1的为第一行像素驱动电路，标号为P2的为第二行像素驱动电路，标号为P3的为第三行像素驱动电路，标号为P4的为第四行像素驱动电路；标号为PN-1的为第N-1行像素驱动电路；标号为PN的为第N行像素驱动电路，标号为PN-2的为第N-2行像素驱动电路；
第一行像素驱动电路P1分别与第一行复位控制线R11、第一行数据写入控制线GA11、第一行补偿控制线GA12和第一行发光控制线E1电连接；
第二行像素驱动电路P2分别与第二行复位控制线R21、第二行数据写入控制线GA21、第二行补偿控制线GA22和第二行发光控制线E2电连接；
第三行像素驱动电路P3分别与第三行复位控制线R31、第三行数据写入控制线GA31、第三行补偿控制线GA32和第三行发光控制线E3电连接；
第四行像素驱动电路P4分别与第四行复位控制线R41、第四行数据写入控制线GA41、第四行补偿控制线GA42和第四行发光控制线E4电连接；
第N-2行像素驱动电路PN-2分别与第N-2行复位控制线RN-2-1、第N-2行数据写入控制线GAN-2-1、第N-2行补偿控制线GAN-2-2和第N-2行发光控制线EN-2电连接；
第N-1行像素驱动电路PN-1分别与第N-1行复位控制线RN-1-1、第N-1行数据写入控制线GAN-1-1、第N-1行补偿控制线GAN-1-2和第N-1行发光控制线EN-1电连接；
第N行像素驱动电路PN分别与第N行复位控制线RN1、第N行数据写入控制线GAN1、第N行补偿控制线GAN2和第N行发光控制线EN电连接；
各行控制线沿水平方向延伸，并延伸至周边区域；所述周边区域包括第一侧边区域121和第二侧边区域122；
在图11所示的至少一实施例中，第一方向为水平方向，第一侧边区域121为左侧边区域，第二侧边区域122为右侧边区域，但不以此为限。
如图11所示，在第一侧边区域121和第二侧边区域122，第一行数据写入控制线GA11与第二行复位控制线R21电连接，第二行数据写入控制线GA21、第三行复位控制线R31和第一行补偿控制线GA12电连接；第三行数据写入控制线GA31、第四行复位控制线R41和第二行补偿控制线GA22电 连接；第四行数据写入控制线GA41、第三行补偿控制线GA32和第五行复位控制线(图11中未示出)电连接；第N-1行数据写入控制线GAN-1-1、第N行复位控制线RN1和第N-2行补偿控制线GAN-2-2电连接；第N行数据写入控制线GAN1与第N-1行补偿控制线GAN-1-2电连接。
在本公开至少一实施例中，所述扫描驱动电路可以设置于所述第一侧边区域121和第二侧边区域122。在实际操作时，所述扫描驱动电路也可以设置于第一侧边区域121或第二侧边区域122，此时，以上各行控制线在第一侧边区域121或第二侧边区域122互相电连接。
本公开至少一实施例所述的驱动电路还可以包括N行发光控制线，所述驱动电路包括的像素驱动电路还与相应行发光控制线电连接；
如图12所示，各行像素驱动电路可以分别包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6、第七晶体管T7、第八晶体管T8、第一电容C1和第二电容C2；
如图14所示，所述第四晶体管T4的栅极G4与相应行复位控制线R1为一体结构；第八晶体管T8的栅极G8和与所述相应行复位控制线R1相邻的下一行复位控制线R2为一体结构；所述第一晶体管T1的栅极G1、所述第五晶体管T5的栅极G5与相应行数据写入控制线GA1为一体结构；所述第三晶体管T3的第一栅极G31、所述第三晶体管T3的第二栅极G32、所述第二晶体管T2的栅极G2与相应行补偿控制线GA2为一体结构；所述第六晶体管T6的栅极G6、所述第七晶体管T7的栅极G7与相应行发光控制线E1为一体结构；所述驱动晶体管T0的栅极设置于相应行补偿控制线GA2和相应行发光控制线E1之间；所述驱动晶体管T0的栅极复用为所述第二电容C2的第一极板C2a；如图15所示，所述第二电容C2的第二极板C2b复用为所述第一电容C1的第二极板；如图16所示，所述第六晶体管的漏极D6复用为所述第一电容C1的第一极板；
如图14所示，与同一行像素驱动电路电连接的相应行复位控制线R1、相应行数据写入控制线GA1、相应行补偿控制线GA2和相应行发光控制线E1沿第二方向依次排列；
所述第一方向与所述第二方向相交。
在具体实施时，与所述相应行复位控制线R1相邻的下一行复位控制线R2和所述相应行数据写入控制线GA1可以延伸至周边区域，在所述周边区域，所述与所述相应行复位控制线R1相邻的下一行复位控制线R2和所述相应行数据写入控制线GA1相互电连接。
在图13-图19所示的至少一实施例中，第一方向为水平方向，第二方向为竖直方向，但不以此为限。
通过以上的布局设置，可以合理的排布各行控制线以及像素驱动电路包括的各晶体管，以使得布局简洁，布局的难度低。
可选的，本公开至少一实施例所述的驱动电路还可以包括N行第二初始电压线；所述驱动电路包括的像素驱动电路还与相应行第二初始电压线电连接；
如图15所示，所述第二初始电压线I2与所述第二电容C2的第二极板C2b位于同一层；
相应行第二初始电压线I2在基底上的正投影，位于相应行复位控制线R1在所述基底上的正投影远离相应行数据写入控制线GA1在所述基底上的正投影的一侧，以合理布局第二初始电压线I2，便于T8的源极S8与所述第二初始电压线I2电连接。
如图12所示，在图8所示的像素驱动电路的至少一实施例的基础上，标示出了各晶体管的电极和各电容的极板。
在图12中，标号为G1的为T1的栅极，标号为S1的为T1的源极，标号为D1的为T1的漏极，标号为G2的为T2的栅极，标号为S2的为T2的源极，标号为D2的为T2的漏极，标号为G3的为T3的栅极，标号为S3的为T3的源极，标号为D3的为T3的漏极，标号为G4的为T4的栅极，标号为S4的为T4的源极，标号为D4的为T4的漏极，标号为G5的为T5的栅极，标号为S5的为T5的源极，标号为D5的为T5的漏极，标号为G6的为T6的栅极，标号为S6的为T6的源极，标号为D6的为T6的漏极，标号为G7的为T7的栅极，标号为S7的为T7的源极，标号为D7的为T7的漏极，标号为G8的为T8的栅极，标号为S8的为T8的源极，标号为D8的为T8的漏极；
标号为C1a的为C1的第一极板，标号为C1b的为C1的第二极板，标号为C2a的为C2的第一极板，标号为C2b的为C2的第二极板。
在图13中，标号为10的为第一晶体管T1的沟道，标号为20的为第二晶体管T2的沟道，标号为310的为第三晶体管T3的第一沟道部分，标号为320的第第三晶体管T3的第二沟道部分，标号为40的为第四晶体管T4的沟道，标号为50的为第五晶体管T5的沟道，标号为60的为第六晶体管T6的沟道，标号为70的为第七晶体管T7的沟道，标号为80的为第八晶体管T8的沟道，标号为d0的为所述驱动晶体管T0的沟道。
如图13所示，第四晶体管T4的有源层、第五晶体管T5的有源层、第三晶体管T3的有源层、驱动晶体管T0的有源层、第二晶体管T2的有源层，第一晶体管T1的有源层、第六晶体管T6的有源层、第七晶体管T7的有源层，以及，第八晶体管T8的有源层由连续的半导体层形成。
如图13所示，T8的沟道80和T4的沟道40沿第一方向排列；T5的沟道和T1的沟道10沿第一方向排列；T3的第一沟道部分310与T2的沟道部分20沿第一方向排列，T7的沟道70和T6的沟道沿第一方向排列；
T4的沟道40、T5的沟道50和T0的沟道d0沿第二方向依次排列；
T1的沟道10、T2的沟道20和T6的沟道60沿第二方向依次排列；
所述第一方向与所述第二方向相交。
在本公开至少一实施例中，所述第一方向可以为水平方向，所述第二方向可以为竖直方向，但不以此为限。
如图14所示，标号为G1的为第一晶体管T1的栅极，标号为G2的为第二晶体管T2的栅极，标号为G31的为第三晶体管T3的第一栅极，标号为G32的为第三晶体管T3的第二栅极，标号为G4的为第四晶体管T4的栅极，标号为G5的为第五晶体管T5的栅极，标号为G6的为第六晶体管T6的栅极，标号为G7的为第七晶体管T7的栅极，标号为G8的为第八晶体管T8的栅极，标号为C2a的为第二电容C2的第一极板，所述第二电容C2的第一极板C2a复用为驱动晶体管T0的栅极。
如图14所示，复位控制线R1、数据写入控制线GA1、补偿控制线GA2和发光控制线E1都沿第一方向延伸，但不以此为限。
如图15所示，标号为I2的为第二初始电压线，标号为C2b的为第二电容C2的第二极板，所述第二电容C2的第二极板C2b复用为第一电容C1的第二极板C1b。
如图15所示，第二初始电压线I2沿第一方向延伸，但不以此为限。
如图13-图19所示，第六晶体管T6的漏极D6复用为第一电容C1的第一极板。
如图13-图19所示，所述第二电容C2的第二极板C2b通过过孔与电源电压线Vd电连接。
在图16中，标号为S1的为第一晶体管T1的源极，标号为S4的为第四晶体管T4的源极，标号为S8的为第八晶体管T8的源极，标号为D5的为第五晶体管T5的漏极，标号为D6的为第六晶体管T6的漏极，标号为D7的为第七晶体管T7的漏极。在图14中，标号为I1的为第一初始电压线，标号为Vd的为电源电压线，标号为DS的为数据线。
如图17所示，第一初始电压线I1、电源电压线Vd和数据线DS都沿第二方向延伸，但不以此为限。
如图13-图19所示，S1通过过孔与数据线DS电连接，S4通过过孔与第一初始电压线I1电连接，S8通过过孔与第二初始电压线I2电连接，D5通过过孔与C2的第一极板C2a电连接，D6通过过孔与电源电压线Vd电连接。
图18为对应于图8所示的移位寄存器单元的至少一实施例的布局示意图；图13是图18中的有源层的布局图，图14是图18中的第一栅金属层的布局图，图15是图18中的第二栅金属层的布局图，图16是图18中的第一源漏金属层的布局图，图17是图18中的第二源漏金属层的布局图，图19是在图18的基础上添加过孔的示意图。
在具体实施时，本公开实施例所述的显示装置中的显示基板可以包括依次设置于基底上的有源层、第一栅金属层、第二栅金属层、第一源漏金属层和第二源漏金属层，但不以此为限。
在本公开至少一实施例中，有源层包括的位于各晶体管的沟道两侧的部分可以为导电部分，所述导电部分可以用作各晶体管的第一电极或各晶体管的第二电极，或者，所述导电部分可以与各晶体管的第一电极或各晶体管的 第二电极电连接。其中，所述第一电极可以为源极，所述第二电极可以为漏极；或者，所述第一电极可以为漏极，所述第二电极可以为源极；但不以此为限。
在本公开至少一实施例中，所述第七晶体管T7的漏极通过过孔与有机发光二极管的阳极电连接，所述有机发光二极管的阳极位于第二源漏金属层远离基底的一侧。
图10所示的像素驱动电路的至少一实施例与图8所示的像素驱动电路的至少一实施例相比，减少采用了第五晶体管T5，在图10所示的像素驱动电路的至少一实施例进行布局时，在图18所示的布局图中，不布局T5即可。
如图13-图19所示，相比于相关的像素驱动电路的布局图，本公开至少一实施例所述的驱动电路中的像素驱动电路虽然增加了晶体管的个数，然而实际的像素驱动电路的布局图依然非常简洁，并没有增加布局的难度。
本公开实施例所述的驱动方法用于驱动本公开至少一实施例所述的驱动电路，本公开实施例所述的驱动方法可以包括：
驱动电路包括的至少一级所述扫描驱动电路通过驱动信号输出端分别为相邻的至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
本公开实施例所述的驱动方法通过相邻级扫描驱动电路通过其驱动信号输出端输出的驱动信号之间的部分交叠，用本级输出的驱动信号，作为提供至相邻的至少三行像素驱动电路的补偿控制信号、数据写入控制信号和复位控制信号，通过这样的方式不仅保证了显示面板边框尺寸不增加，同时增加了每一行像素驱动电路的补偿时间，降低了mura(显示不均匀)风险，并且在和现有方案补偿时间一致的情况下可以实现显示频帧的翻倍，大大提高了显示品质。
本公开实施例所述的显示装置包括本公开至少一实施例所述的驱动电路。
在本公开至少一实施例中，所述显示装置还可以包括显示基板，所述驱动电路包括的像素驱动电路可以设置于所述显示基板的显示区域，所述驱动电路包括的扫描驱动模组可以设置于所述显示基板的周边区域。
本公开实施例所提供的显示装置可以为手机、平板电脑、电视机、显示 器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本公开的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本公开所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本公开的保护范围。

Claims (20)

  1. 一种驱动电路，包括多级扫描驱动电路和多行像素驱动电路；
    至少一级所述扫描驱动电路包括驱动信号输出端，所述驱动信号输出端与所述多行像素驱动电路中的相邻的至少三行像素驱动电路电连接，被配置为分别向所述至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
  2. 如权利要求1所述的驱动电路，其中，所述驱动电路包括N+2级扫描驱动电路和N行像素驱动电路；N为大于1的整数；
    所述驱动电路包括的第n级扫描驱动电路的第n级驱动信号输出端分别与第n-2行像素驱动电路、第n-1行像素驱动电路和第n行像素驱动电路电连接，所述第n级扫描驱动电路被配置为通过所述第n级驱动信号输出端，分别向所述第n-2级像素驱动电路提供补偿控制信号，向所述第n-1行像素驱动电路提供数据写入控制信号，向所述第n行像素驱动电路提供复位控制信号；
    n为正整数，n大于2，并n小于N+1。
  3. 如权利要求2所述的驱动电路，其中，所述驱动电路包括的第一级扫描驱动电路的第一级驱动信号输出端与第一行像素驱动电路电连接，所述第一级扫描驱动电路被配置为通过所述第一级驱动信号输出端，向所述第一行像素驱动电路提供复位控制信号；
    所述驱动电路包括的第N+2级扫描驱动电路的第N+2级驱动信号输出端与第N行像素驱动电路电连接，所述第N+2级扫描驱动电路用于通过所述第N+2级驱动信号输出端，向所述第N行像素驱动电路提供补偿控制信号。
  4. 如权利要求2所述的驱动电路，其中，所述驱动电路包括的第二级扫描驱动电路的第二级驱动信号输出端分别与第一行像素驱动电路和第二行像素驱动电路电连接，所述第二级扫描驱动电路用于通过所述第二级驱动信号输出端，分别向所述第一行像素驱动电路提供数据写入控制信号，向所述第二行像素驱动电路提供复位控制信号；
    所述驱动电路包括的第N+1级扫描驱动电路的第N+1级驱动信号输出端分别与第N-1行像素驱动电路和第N行像素驱动电路电连接，所述第N+1级 扫描驱动电路用于通过所述第N+1级驱动信号输出端，分别向第N-1行像素驱动电路提供补偿控制信号，向第N行像素驱动电路提供数据写入控制信号。
  5. 如权利要求1所述的驱动电路，其中，所述像素驱动电路包括驱动子电路、数据写入子电路、补偿子电路、第一储能子电路和第二储能子电路；
    所述数据写入子电路分别与数据写入控制线、补偿控制线、数据线和所述驱动子电路的第一端电连接，用于在所述数据写入控制线提供的数据写入控制信号和所述补偿控制线提供的补偿控制信号的控制下，将所述数据线提供的数据电压写入所述驱动子电路的第一端；
    所述补偿子电路分别与所述补偿控制线、所述驱动子电路的控制端和所述驱动子电路的第二端电连接，用于在所述补偿控制信号的控制下，控制所述驱动子电路的控制端与所述驱动子电路的第二端之间连通；
    所述第一储能子电路与所述驱动子电路的第一端电连接，用于储存电能；
    所述第二储能子电路与所述驱动子电路的控制端电连接，用于储存电能。
  6. 如权利要求5所述的驱动电路，其中，所述像素驱动电路还包括复位子电路；
    所述复位子电路分别与数据写入控制线、复位控制线、第一初始电压线和所述驱动子电路的控制端电连接，用于在所述数据写入控制信号和所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一初始电压写入所述驱动子电路的控制端。
  7. 如权利要求5所述的驱动电路，其中，所述像素驱动电路还包括复位子电路；
    所述复位子电路分别与复位控制线、第一初始电压线和所述驱动子电路的控制端电连接，用于在所述复位控制线提供的复位控制信号的控制下，将所述第一初始电压线提供的第一初始电压写入所述驱动子电路的控制端。
  8. 如权利要求5所述的驱动电路，其中，所述像素驱动电路还包括第一发光控制子电路、第二发光控制子电路和初始化子电路；
    所述第一发光控制子电路分别与发光控制线、电源电压线和所述驱动子电路的第一端电连接，用于在所述发光控制线提供的发光控制信号的控制下，控制所述电源电压线与所述驱动子电路的第一端之间连通；
    所述第二发光控制子电路分别与所述发光控制线、所述驱动子电路的第二端和发光元件的第一极电连接，用于在所述发光控制信号的控制下，控制所述驱动子电路的第二端与所述发光元件的第一极之间连通；所述发光元件的第二极与第一电压端电连接；
    所述初始化子电路分别与所述数据写入控制线、第二初始电压线和所述发光元件的第一极电连接，用于在所述数据写入控制信号的控制下，将所述第二初始电压线提供的第二初始电压写入所述发光元件的第一极。
  9. 如权利要求5至8中任一权利要求所述的驱动电路，其中，所述数据写入子电路包括第一晶体管和第二晶体管；所述补偿子电路包括第三晶体管；
    所述第一晶体管的控制极与所述数据写入控制线电连接，所述第一晶体管的第一极与所述数据线电连接，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；
    所述第二晶体管的控制极与所述补偿控制线电连接，所述第二晶体管的第二极与所述驱动子电路的第一端电连接；
    所述第三晶体管的控制极与所述补偿控制线电连接，所述第三晶体管的第一极与所述驱动子电路的控制端电连接，所述第三晶体管的第二极与所述驱动子电路的第二端电连接；
    所述第一储能子电路包括第一电容；
    所述第一电容的第一极板与所述驱动子电路的第一端电连接，所述第一电容的第二极板与电源电压线电连接。
  10. 如权利要求6所述的驱动电路，其中，所述复位子电路包括第四晶体管和第五晶体管；
    所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述第五晶体管的第一极电连接；
    所述第五晶体管的控制极与所述数据写入控制线电连接，所述第五晶体管的第二极与所述驱动子电路的控制端电连接。
  11. 如权利要求7所述的驱动电路，其中，所述复位子电路包括第四晶 体管；
    所述第四晶体管的控制极与所述复位控制线电连接，所述第四晶体管的第一极与所述第一初始电压线电连接，所述第四晶体管的第二极与所述驱动子电路的控制端电连接。
  12. 如权利要求8所述的驱动电路，其中，所述第一发光控制子电路包括第六晶体管，所述第二发光控制子电路包括第七晶体管，所述初始化子电路包括第八晶体管，所述驱动子电路包括驱动晶体管，所述第二储能子电路包括第二电容；
    所述第六晶体管的控制极与所述发光控制线电连接，所述第六晶体管的第一极与所述电源电压线电连接，所述第六晶体管的第二极与所述驱动晶体管的第一极电连接；
    所述第七晶体管的控制极与所述发光控制线电连接，所述第七晶体管的第一极与所述驱动晶体管的第二极电连接，所述第七晶体管的第二极与所述发光元件的第一极电连接；
    所述第八晶体管的控制极与所述数据写入控制线电连接，所述第八晶体管的第一极与所述第二初始电压线电连接，所述第八晶体管的第二极与所述发光元件的第一极电连接；
    所述第二电容的第一极板与所述驱动晶体管的控制极电连接，所述第二电容的第二极板与所述电源电压线电连接。
  13. 如权利要求1至8中任一权利要求所述的驱动电路，其中，还包括N行复位控制线、N行数据写入控制线和N行补偿控制线；所述复位控制线、所述数据写入控制线和所述补偿控制线都沿第一方向延伸；
    所述驱动电路包括的像素驱动电路分别与相应行复位控制线、相应行数据写入控制线和相应行补偿控制线电连接；
    各行所述复位控制线、各行所述数据写入控制线和各行所述补偿控制线沿第一方向延伸至周边区域，并在所述周边区域，第n行复位控制线、第n-1行数据写入控制线和第n-2行补偿控制线电连接，第一行数据写入控制线与第二行复位控制线电连接；
    n为正整数，n大于2，并n小于N+1；N为大于1的整数。
  14. 如权利要求13所述的驱动电路，其中，在所述周边区域，第一行数据写入控制线与第二行复位控制线电连接，第N行数据写入控制线与第N-1行补偿控制线电连接。
  15. 如权利要求13所述的驱动电路，其中，还包括N行发光控制线，所述驱动电路包括的像素驱动电路还与相应行发光控制线电连接；
    各行像素驱动电路分别包括第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第一电容和第二电容；
    所述第四晶体管的栅极与相应行复位控制线为一体结构；所述第八晶体管的栅极和与所述相应行复位控制线相邻的下一行复位控制线为一体结构；
    所述第一晶体管的栅极、所述第五晶体管的栅极与相应行数据写入控制线为一体结构；
    所述第三晶体管的第一栅极、所述第三晶体管的第二栅极、所述第二晶体管的栅极与相应行补偿控制线为一体结构；
    所述第六晶体管的栅极、所述第七晶体管的栅极和相应行发光控制线为一体结构；
    所述驱动晶体管的栅极设置于相应行补偿控制线和相应行发光控制线之间；所述驱动晶体管的栅极复用为所述第二电容的第一极板；所述第二电容的第二极板复用为所述第一电容的第二极板，所述第六晶体管的漏极复用为所述第一电容的第一极板；
    与同一行像素驱动电路电连接的相应行复位控制线、相应行数据写入控制线、相应行补偿控制线和相应行发光控制线沿第二方向依次排列；
    所述第一方向与所述第二方向相交。
  16. 如权利要求15所述的驱动电路，其中，所述第四晶体管的有源层、所述第五晶体管的有源层、所述第三晶体管的有源层、所述驱动晶体管的有源层、所述第二晶体管的有源层、所述第一晶体管的有源层、所述第六晶体管的有源层、所述第七晶体管的有源层和所述第八晶体管的有源层由连续的半导体层形成；
    所述第四晶体管的沟道、所述第五晶体管的沟道和所述驱动晶体管的沟 道沿第二方向依次排列；
    所述第一晶体管的沟道、所述第二晶体管的沟道和所述第六晶体管的沟道沿第二方向依次排列。
  17. 如权利要求15所述的驱动电路，其中，还包括N行第二初始电压线，所述驱动电路包括的像素驱动电路还与相应行第二初始电压线电连接；所述第二初始电压线与所述第二电容的第二极板位于同一层；
    相应行第二初始电压线在基底上的正投影，位于相应行复位控制线在所述基底上的正投影远离相应行数据写入控制线在所述基底上的正投影的一侧。
  18. 一种驱动方法，用于驱动如权利要求1至17中任一权利要求所述的驱动电路，所述驱动方法包括：
    驱动电路包括的至少一级所述扫描驱动电路通过驱动信号输出端分别向相邻的至少三行像素驱动电路提供补偿控制信号、数据写入控制信号和复位控制信号。
  19. 一种显示装置，包括如权利要求1至17中任一权利要求所述的驱动电路。
  20. 如权利要求19所述的显示装置，其中，还包括显示基板，所述驱动电路包括的像素驱动电路设置于所述显示基板的显示区域，所述驱动电路包括的扫描驱动电路设置于所述显示基板的周边区域。
CN202280000034.3A 2022-01-13 2022-01-13 驱动电路、驱动方法和显示装置 Pending CN116940976A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/071752 WO2023133753A1 (zh) 2022-01-13 2022-01-13 驱动电路、驱动方法和显示装置

Publications (1)

Publication Number Publication Date
CN116940976A true CN116940976A (zh) 2023-10-24

Family

ID=87279996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202280000034.3A Pending CN116940976A (zh) 2022-01-13 2022-01-13 驱动电路、驱动方法和显示装置

Country Status (2)

Country Link
CN (1) CN116940976A (zh)
WO (1) WO2023133753A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101040806B1 (ko) * 2009-12-31 2011-06-14 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
CN105788529A (zh) * 2016-05-10 2016-07-20 上海天马有机发光显示技术有限公司 一种有机发光显示面板及其驱动方法
CN108389549B (zh) * 2018-01-30 2019-09-24 上海天马微电子有限公司 像素电路及其驱动方法、显示面板及其驱动方法
CN112509517B (zh) * 2020-11-26 2022-07-12 合肥维信诺科技有限公司 像素电路的驱动方法、显示面板
CN113436583B (zh) * 2021-06-30 2022-10-14 昆山国显光电有限公司 显示面板及其驱动方法
CN113870789A (zh) * 2021-10-27 2021-12-31 成都京东方光电科技有限公司 一种像素驱动电路、其驱动方法及显示装置

Also Published As

Publication number Publication date
WO2023133753A1 (zh) 2023-07-20

Similar Documents

Publication Publication Date Title
CN108399895B (zh) 显示面板及其驱动方法、显示装置
CN107342043B (zh) 像素驱动电路及其控制方法、显示面板和显示装置
US9583041B2 (en) Pixel circuit and driving method thereof, display panel, and display device
CN102842283B (zh) 一种像素电路、显示装置及其驱动方法
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
US9443464B2 (en) Stage circuit and organic light emitting display device using the same
CN111508426B (zh) 像素电路及其驱动方法、显示面板
EP2099018B1 (en) Organic light emitting display comrising an emission driver
US9564082B2 (en) Array substrate, display device and driving method thereof
EP1763003A2 (en) Emission control line driver and organic light emitting display using the emission control line driver
US8665182B2 (en) Emission control driver and organic light emitting display device using the same
CN106782286B (zh) 显示装置、显示面板和像素驱动电路
US20150206476A1 (en) Pixel circuit, display panel and display apparatus
CN105096819A (zh) 一种显示装置及其像素电路
US20240127738A1 (en) Pixel circuit and display panel
CN110164375B (zh) 像素补偿电路、驱动方法、电致发光显示面板及显示装置
US10546536B2 (en) Stage and organic light emitting display device using the same
US20210201773A1 (en) Pixel circuit and driving method thereof, display device
CN110176214B (zh) 像素驱动电路以及有机电致发光显示器
US20230419905A1 (en) Pixel circuit, display panel, and display apparatus
CN112951159B (zh) 像素电路、像素驱动方法、显示基板和显示装置
CN108962145B (zh) 显示装置及其像素电路和驱动方法
CN111415620B (zh) 像素电路及其驱动方法、显示装置
CN114023264A (zh) 驱动电路、驱动模组、驱动方法和显示装置
US20060082527A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination