CN116938379B - 时间同步的方法、装置、电子设备及计算机可读存储介质 - Google Patents
时间同步的方法、装置、电子设备及计算机可读存储介质 Download PDFInfo
- Publication number
- CN116938379B CN116938379B CN202311198040.7A CN202311198040A CN116938379B CN 116938379 B CN116938379 B CN 116938379B CN 202311198040 A CN202311198040 A CN 202311198040A CN 116938379 B CN116938379 B CN 116938379B
- Authority
- CN
- China
- Prior art keywords
- domain
- slave
- master
- synchronization
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 238000004891 communication Methods 0.000 claims abstract description 22
- 230000007246 mechanism Effects 0.000 claims abstract description 21
- 230000002159 abnormal effect Effects 0.000 claims abstract description 14
- 238000004590 computer program Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000005856 abnormality Effects 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 235000019800 disodium phosphate Nutrition 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003137 locomotive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本申请实施例公开了一种时间同步的方法、装置、电子设备及计算机可读存储介质,应用于系统级芯片中,系统级芯片包括主域和至少一个从域;该方法包括:主域切换至目标异常等级并获取主域当前时间戳;主域采用核间通信机制向至少一个从域广播主域当前时间戳;至少一个从域根据主域广播的当前时间戳调整自身的时间,以达到与主域时间同步。本申请通过主域向至少一个从域广播主域当前时间戳,至少一个从域便可以根据主域广播的当前时间戳来调整自身的时间,进行达到与主域时间同步,其不仅减少了SOC内部对常规时间同步的硬件依赖和板级硬件设备的需求,降低了整体成本,而且减少了异构场景下从域对外部环境的依赖,使产品可以适应更多应用场景。
Description
技术领域
本申请涉及片上系统技术领域,尤其涉及一种时间同步的方法、装置、电子设备及计算机可读存储介质。
背景技术
SOC(System on Chip,系统级芯片),又称片上系统,通常应用于嵌入式系统中,是一个将计算处理器和其它电子系统集成到单一芯片的集成电路,具体是将系统关键部件集成在一块芯片上,其可以处理数字信号、模拟信号、混合信号,甚至射频信号。
现有技术中,多域架构下的SOC在进行时间同步时,通常是基于网络通信和特殊的授时硬件来实现。比如,NTP/PTP等是基于网络的时间同步协议和方法来实现时间同步,其性能开销较大,需要网络基础设施和硬件支持,无法适用于片内多域硬件场景;又比如导航授时需要GNSS信号以及相关硬件来实现,其不仅导致使用成本的增加,而且对SOC外部设备也提出了较高的要求,灵活性较差。
发明内容
针对现有技术的不足,本申请提供了一种时间同步的方法、装置、电子设备及计算机可读存储介质,其不仅可以在不依赖网络的情况下实现SOC的各域之间的时间同步,而且还可以节约硬件设施,降低了成本。
为解决上述问题,第一方面,本申请实施例提供了一种时间同步的方法,其应用于系统级芯片中,所述系统级芯片包括主域和至少一个从域;所述方法包括:
所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;
所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;
所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
第二方面,本申请实施例提供了一种时间同步的装置,其应用于系统级芯片中,所述系统级芯片包括主域和至少一个从域;所述装置包括:
切换单元,用于所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;
第一广播单元,用于所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;
第一调整单元,用于所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
第三方面,本申请实施例又提供了一种电子设备,包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序,其中,所述处理器执行所述计算机程序时实现如上述第一方面所述的时间同步的方法。
第四方面,本申请实施例还提供了一种计算机可读存储介质,其中,所述计算机可读存储介质存储有计算机程序,所述计算机程序当被处理器执行时使所述处理器执行上述第一方面所述的时间同步的方法。
本申请实施例提供的时间同步的方法、装置、电子设备及计算机可读存储介质,应用于系统级芯片,该方法通过主域切换至目标异常等级以开启关中断和抢占,并获取主域当前时间戳,然后主域采用核间通信机制向至少一个从域广播主域当前时间戳,至少一个从域便可以根据主域广播的当前时间戳来调整自身的时间,进行达到与主域时间同步,其不仅减少了SOC内部对常规时间同步的硬件依赖和板级硬件设备的需求,降低了整体成本,而且减少了异构场景下从域对外部环境的依赖,使产品可以适应更多应用场景。在本申请进一步的实施例中,其还可以通过SOC内部IPC(Inter Processor Communication,核间通信)和硬件中断机制来实现时间同步,提高了时间同步过程中的稳定性。
附图说明
为了更清楚地说明本申请实施例技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的时间同步的方法的硬件架构图;
图2为本申请实施例提供的时间同步的方法的流程示意图;
图3为本申请实施例提供的时间同步的方法的一流程示意图;
图4为本申请实施例提供的时间同步的方法的子流程示意图;
图5为本申请实施例提供的时间同步的方法的一子流程示意图;
图6为本申请实施例提供的时间同步的方法的另一子流程示意图;
图7为本申请实施例提供的时间同步的装置的示意框图;
图8为本申请实施例提供的电子设备的示意性框图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应当理解,当在本说明书和所附权利要求书中使用时,术语“包括”和 “包含”指示所描述特征、整体、步骤、操作、元素和/或组件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元素、组件和/或其集合的存在或添加。
还应当理解,在此本申请说明书中所使用的术语仅仅是出于描述特定实施例的目的而并不意在限制本申请。如在本申请说明书和所附权利要求书中所使用的那样,除非上下文清楚地指明其它情况,否则单数形式的“一”、“一个”及“该”意在包括复数形式。
还应当进一步理解,在本申请说明书和所附权利要求书中使用的术语“和/ 或”是指相关联列出的项中的一个或多个的任何组合以及所有可能组合,并且包括这些组合。
请参阅图1,图1为本申请实施例提供的时间同步的方法的硬件架构图。如图1所示,本申请所述的时间同步的方法应用于多域异构系统级芯片SOC中,SOC包括一个主域以及多个从域,各域同时独立运行,也就是说每个域的所有信息均互相隔离,SOC中各域至少可以为AP(Application Processor,应用程序处理器)域、CP(Cluster Processor,集群处理器)域、RP(R52 Processor)域、车机仪表域、DSP域等,主域与各从域之间采用Mail Box的核间通信。其中,AP域可以为Android域,CP域可以为机车仪表域,RP域可以为功能安全域。
其中,本申请提及的主域或从域,在本申请的应用场景中一般指同一个SOC片内划分的不同子系统,各个子系统有自己独立的Core、GIC、TCU等组件,每个域能独立的运行不同的操作系统,比如一个域可以独立的运行Android操作系统,另一个域可以独立的运行Ubuntu操作系统,操作系统包括但不限于Linux、Free RTOS、Auto SAR、Vx Works、QNX、Android等操作系统,也就是说,本申请实施例提供的时间同步的方法可适用于所有操作系统之间的时间同步。另外,本场景中的异构一般指不同域的CPU或核心的架构非对称,即称之为异构。
需要说明的是,图1中仅仅只是给出了一个主域与四个从域之间的时间同步,但实际场景中并不限定从域的数量。以上实施例以时间同步的方法应用在车载设备场景,电子设备为安装有多域系统级芯片SOC,且以实现时间同步的车辆为例进行说明,但本申请不限于此。
另外,图1是一种基于一个主域、四个从域的片内架构,进而使得本申请实际测量的同步精度<100ns,所以本申请可以通过基于中断的方式不依赖外部硬件设备便可以把片内不同域之间的时间同步精度控制在1us内,以满足对车机仪表域、功能安全区等域对高精度时间同步的需求。
还需要说明的是,上述实施例的应用场景仅仅是一个示例,本申请实施例描述的服务以及场景是为了更加清楚地说明本申请实施例的技术方案,并不构成对于本申请实施例提供的技术方案的限定,本领域普通技术人员可知,随着系统的演变和新业务场景的出现,本申请实施例提供的技术方案对于类似的技术问题,同样适用。
比如多域架构下多系统独立运行,但是又需要同时拥有自己的时间以方便用户或者应用感知具体时间的应用场景,又比如缺乏足够的硬件(网络,GNSS)供不同的域使用的应用场景。以下分别进行详细说明。需说明的是,以下实施例的描述顺序不作为对实施例优选顺序的限定。
下面对所述的时间同步的方法进行详细说明。
请参阅图2,图2为本申请实施例提供的时间同步的方法的流程示意图。如图2所示,该方法包括以下步骤S110~S130。
S110、所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;
S120、所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;
S130、所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
在本实施例中,主域当前时间戳记录有主域当前时间,主域通过将其当前时间戳广播到至少一个从域之后,从域接收到来自主域的中断后,开启关中断和抢占,获取主域当前时间戳,进而便可以对自身的时间进行调整,其无需依赖网络以及任何主流的时间同步硬件和机制,便可以实现SOC中各域之间的时间同步,同时还节约了硬件设施并降低了成本。
需要说明的是,本申请主要是为了实现SOC中所有域之间的时间同步,但也可以实现主域与一个或多个从域之间的时间同步,其可以根据实际应用进行选择,本实施例不做具体限定。
另外,主域在向其他从域广播主域当前时间戳之前,需要预先切换至目标异常等级,以开启关中断和抢占,进而确保一定程度的原子操作。主域当前时间戳可以通过常规机制从外部(网络/授时站)获取得到。同时,主域在向其他从域广播主域当前时间戳之后,主域需退出目标异常等级。其中,目标异常等级可以为EL3状态的异常等级。
同时,主域可以采用核间通信机制向其他从域广播,具体可以通过硬件中断实现,进而可以屏蔽操作系统调度时间不稳定的技术问题。同时,其他从域响应主域的广播也可以通过核间通信机制来实现。本申请通过核间通信机制可以实现主域与从域之间将相关时间、误差、状态等信息进行广播,进而可以实现时间同步过程不依赖网络以及任何主流的时间同步硬件和机制。其中,核间通信机制包括但不限于基于Mail Box的核间通信、基于硬件中断+FIFO(一种硬件寄存器的堆叠)等。
在其他发明实施例中,如图3所示,在步骤S130之后,还包括步骤S140和S150。
S140、所述至少一个从域向所述主域广播同步后的时间戳;
S150、所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步。
在本实施例中,从域在完成时间同步后,同样也需要将同步后的时间戳和状态广播至主域,进而使得主域可以根据同步后的时间戳来确定各个从域是否完成了时间同步。其中,同步后的时间戳为从域根据主域广播的当前时间戳来进行调整后的时间戳,主域接收到从域来自从域的广播后,同样也需要预先切换至目标异常等级,以开启关中断和抢占,进而便可以确定主域与从域之间是否完成时间同步。
在其他发明实施例中,如图4所示,步骤S150包括步骤S151和S152。
S151、所述主域获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;
S152、所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
在本实施例中,主域在确定从域是否完成了时间同步的过程中,通过获取从域同步后的时间戳以及SOC本地当前的时间戳进行对比来进行确定。具体是获取每个从域同步后的时间戳与SOC本地当前的时间戳之间的同步误差,通过判断同步误差是否小于一定范围trange(预设阈值)来进行确定每个从域是否完成了时间同步。若所有的同步误差小于预设阈值,则确定所有从域完成了时间同步,此时主域便可以退出本次时间同步;若存在一个或多个从域的同步误差大于预设阈值,则表示对应的从域在进行时间同步时出错,此时需要从域再次向出错的从域进行广播,直至所有的从域完成时间同步。另外,基于硬件中断的往返稳定性,本申请在进行同步过程中假设发送中断延时约等于接受中断延时,同时考虑到本申请优先采用基于片内IPC方法,发送延时和接受延迟实际误差<1us,因此预设阈值可以基于此来进行设置。
在其他发明实施例中,步骤S152具体包括:若所述同步误差大于预设阈值,所述主域进行延时广播,以与同步出错的从域再次进行时间同步。
在本实施例中,当一个从域同步后的时间戳与本地当前时间戳大于预设阈值后,主域随机延时一端时间tdealy后,需重新再向该从域发起时间同步的广播,直至该从域的同步误差小于预设阈值后,主域退出本次与从域之间的时间同步。
在其他发明实施例中,如图5所示,步骤S152之后,还包括步骤S153和S154。
S153、若所述主域与所述至少一个从域之间完成时间同步,所述主域根据与所述至少一个从域中每个从域之间的时间误差生成最小同步误差,并向所述至少一个从域广播所述最小同步误差;
S154、所述至少一个从域根据所述最小同步误差再次调整自身的时间,以达到与所述主域时间同步。
在本实施例中,最小同步误差为所有从域的同步误差中误差最小的一个同步误差。各个从域在接收主域的同步广播之后,会出现处理延时等情况,同时基于各个域的性能问题,从域在接收到主域的广播之后也需要一定的时间处理同步和返回状态给主域,且该时间波动较大,同时本申请涉及到多个域的时间同步,故采用延迟中较小的一个作为本次同步误差,尽量排除软件性能影响。
下面以一个具体实施例来对本申请提供的时间同步的方法进行具体说明。
如图6所示,SOC包括主域、从域0以及从域1,当主域需要与从域0以及从域1进行时间同步时,主域通过系统调用进入EL3,关中断和抢占,获取当前时间戳T1,并通过IPC广播到从域0和从域1,广播完成后,主域退出EL3;从域0以及从域1接收到来自主域的中断,关中断和抢占,获取到时间戳T1后,立即完成同步,从域0广播同步后的时间戳T4和状态,从域1广播同步后的时间戳T5和状态;主域收到从域0以及从域1广播的时间戳T4、T5后,通过系统调用进入EL3,关中断和抢占,并将时间戳T4、T5和本地当前时间戳T3、T2进行对比,若同步误差小于一定范围trange,则表示同步完成,并退出本次同步;若同步误差超过一定范围,则表示同步出错,主域随机延时一段时间tdealy后重新发起同步;在等待完成所有域的同步过程之后,主域通过各个域的同步误差获取最小同步误差,并将其作为当前从域0以及从域1的同步时间误差,并广播该误差至从域0以及从域1,从域0以及从域1收到该同步时间误差后,基于该同步时间误差重新计算当前时间戳,进而便可以完成时间同步。
在本申请实施例所提供的时间同步的方法中,通过所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。本申请通过主域向至少一个从域广播主域当前时间戳,至少一个从域便可以根据主域广播的当前时间戳来调整自身的时间,进行达到与主域时间同步,其不仅减少了SOC内部对常规时间同步的硬件依赖和板级硬件设备的需求,降低了整体成本,而且减少了异构场景下从域对外部环境的依赖,使产品可以适应更多应用场景。在本申请进一步的实施例中,其还可以通过SOC内部IPC和硬件中断机制来实现时间同步,提高了时间同步过程中的稳定性。
本申请实施例还提供了一种时间同步的装置100,该装置用于执行前述时间同步的方法的任一实施例。
具体地,请参阅图7,图7是本申请实施例提供的时间同步的装置100的示意性框图。
如图7所示,所述的时间同步的装置100设置于多域系统级芯片SOC中,该装置包括:切换单元110、第一广播单元120和第一调整单元130。
切换单元,用于所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳。
第一广播单元120,用于所述主域向所述至少一个从域广播所述主域当前时间戳。
具体的,第一广播单元120,用于所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳。
第一调整单元130,用于所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
在其他发明实施例中,时间同步的装置100还包括:第二广播单元和第一确定单元。
第二广播单元,用于所述至少一个从域向所述主域广播同步后的时间戳;
第一确定单元,用于所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步。
在其他发明实施例中,第一确定单元包括:获取单元和第二确定单元。
获取单元,用于所述主域获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;
第二确定单元,用于所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
具体的,第二确定单元,用于若所述同步误差大于预设阈值,所述主域进行延时广播,以与同步出错的从域再次进行时间同步。
在其他发明实施例中,第一确定单元还包括:生成单元和第二调整单元。
生成单元,用于若所述主域与所述至少一个从域之间完成时间同步,所述主域根据与所述至少一个从域中每个从域之间的时间误差生成最小同步误差,并向所述至少一个从域广播所述最小同步误差;
第二调整单元,用于所述至少一个从域根据所述最小同步误差再次调整自身的时间,以达到与所述主域时间同步。
本申请实施例所提供的时间同步的装置100用于执行上述所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
需要说明的是,所属领域的技术人员可以清楚地了解到,上述时间同步的装置100和各单元的具体实现过程,可以参考前述方法实施例中的相应描述,为了描述的方便和简洁,在此不再赘述。
上述时间同步的装置可以实现为一种计算机程序的形式,该计算机程序可以在如图8所示的电子设备上运行。
请参阅图8,图8是本申请实施例提供的一种电子设备的示意性框图。该电子设备500可以是终端,其中,终端可以是车载终端设备、智能手机、平板电脑、笔记本电脑、台式电脑、个人数字助理和穿戴式设备等具有通信功能的电子设备。
参阅图8,该电子设备500包括通过系统总线501连接的处理器502、存储器和网络接口505,其中,存储器可以包括非易失性存储介质503和内存储器504。
该非易失性存储介质503可存储操作系统5031和计算机程序5032。该计算机程序5032包括程序指令,该程序指令被执行时,可使得处理器502执行一种时间同步的方法。
该处理器502用于提供计算和控制能力,以支撑整个电子设备500的运行。
该内存储器504为非易失性存储介质503中的计算机程序5032的运行提供环境,该计算机程序5032被处理器502执行时,可使得处理器502执行一种时间同步的方法。
该网络接口505用于与其它设备进行网络通信。本领域技术人员可以理解,图8中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的电子设备500的限定,具体的电子设备500可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
其中,所述处理器502用于运行存储在存储器中的计算机程序5032,以实现如下步骤:所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
在一实施例中,处理器502在实现所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步之后,具体实现如下步骤:所述至少一个从域向所述主域广播同步后的时间戳;所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步。
在一实施例中,处理器502在实现所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步时,具体实现如下步骤:所述主域获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
在一实施例中,处理器502在实现所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步时,具体实现如下步骤:若所述同步误差大于预设阈值,所述主域进行延时广播,以与同步出错的从域再次进行时间同步。
在一实施例中,处理器502在实现所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步之后,具体实现如下步骤:若所述主域与所述至少一个从域之间完成时间同步,所述主域根据与所述至少一个从域中每个从域之间的时间误差生成最小同步误差,并向所述至少一个从域广播所述最小同步误差;所述至少一个从域根据所述最小同步误差再次调整自身的时间,以达到与所述主域时间同步。
应当理解,在本申请实施例中,处理器502可以是中央处理单元 (CentralProcessing Unit,CPU),该处理器502还可以是其他通用处理器、数字信号处理器(Digital Signal Processor,DSP)、专用集成电路 (Application Specific IntegratedCircuit,ASIC)、现成可编程门阵列 (Field-Programmable Gate Array,FPGA) 或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。其中,通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
本领域普通技术人员可以理解的是实现上述实施例的方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成。该计算机程序包括程序指令,计算机程序可存储于一存储介质中,该存储介质为计算机可读存储介质。该程序指令被该计算机系统中的至少一个处理器执行,以实现上述方法的实施例的流程步骤。
因此,本申请还提供一种存储介质。该存储介质可以为计算机可读存储介质。该存储介质存储有计算机程序,其中计算机程序包括程序指令。该程序指令被处理器执行时使处理器执行如下步骤:所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步。
在一实施例中,所述处理器在执行所述程序指令而实现所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步之后,具体实现如下步骤:所述至少一个从域向所述主域广播同步后的时间戳;所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步。
在一实施例中,所述处理器在执行所述程序指令而实现所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步时,具体实现如下步骤:所述主域获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
在一实施例中,所述处理器在执行所述程序指令而实现所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步时,具体实现如下步骤:若所述同步误差大于预设阈值,所述主域进行延时广播,以与同步出错的从域再次进行时间同步。
在一实施例中,所述处理器在执行所述程序指令而实现所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步之后,具体实现如下步骤:若所述主域与所述至少一个从域之间完成时间同步,所述主域根据与所述至少一个从域中每个从域之间的时间误差生成最小同步误差,并向所述至少一个从域广播所述最小同步误差;所述至少一个从域根据所述最小同步误差再次调整自身的时间,以达到与所述主域时间同步。
所述存储介质可以是U盘、移动硬盘、只读存储器(Read-Only Memory,ROM)、磁碟或者光盘等各种可以存储程序代码的计算机可读存储介质。
本领域普通技术人员可以意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的。例如,各个单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式。例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。
本申请实施例方法中的步骤可以根据实际需要进行顺序调整、合并和删减。本申请实施例装置中的单元可以根据实际需要进行合并、划分和删减。另外,在本申请各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以是两个或两个以上单元集成在一个单元中。
该集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个存储介质中。基于这样的理解,本申请的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台电子设备(可以是个人计算机,终端,或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。
以上所述,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。
Claims (6)
1.一种时间同步的方法,其特征在于,应用于系统级芯片中,所述系统级芯片包括主域和至少一个从域;所述方法包括:
所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;
所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;
所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步;
所述至少一个从域向所述主域广播同步后的时间戳;
所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步;
其中,所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步,包括:
所述主域切换至目标异常等级以开启关中断和抢占,并获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;
所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
2.根据权利要求1所述的时间同步的方法,其特征在于,所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步,包括:
若所述同步误差大于预设阈值,所述主域进行延时广播,以与同步出错的从域再次进行时间同步。
3.根据权利要求1所述的时间同步的方法,其特征在于,在所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步之后,还包括:
若所述主域与所述至少一个从域之间完成时间同步,所述主域根据与所述至少一个从域中每个从域之间的时间误差生成最小同步误差,并向所述至少一个从域广播所述最小同步误差;
所述至少一个从域根据所述最小同步误差再次调整自身的时间,以达到与所述主域时间同步。
4.一种时间同步的装置,其特征在于,应用于系统级芯片中,所述系统级芯片包括主域和至少一个从域;所述装置包括:
切换单元,用于所述主域切换至目标异常等级以开启关中断和抢占,并获取所述主域当前时间戳;
第一广播单元,用于所述主域采用核间通信机制向所述至少一个从域广播所述主域当前时间戳;
第一调整单元,用于所述至少一个从域根据所述主域广播的当前时间戳调整自身的时间,以达到与所述主域时间同步;
第二广播单元,用于所述至少一个从域向所述主域广播同步后的时间戳;
第一确定单元,用于所述主域根据所述至少一个从域广播同步后的时间戳确定所述主域与所述从域之间是否完成时间同步;
其中,第一确定单元包括获取单元和第二确定单元;
获取单元,用于所述主域切换至目标异常等级以开启关中断和抢占,并获取所述至少一个从域广播同步后的时间戳以及本地当前时间戳之间的同步误差;
第二确定单元,用于所述主域根据所述同步误差确定所述主域与所述至少一个从域之间是否完成时间同步。
5.一种电子设备,其特征在于,包括存储器和处理器;所述存储器存储有应用程序,所述处理器用于运行所述存储器内的应用程序,以执行权利要求1至3任一项所述的时间同步的方法中的操作。
6.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有计算机程序,所述计算机程序被处理器执行以实现权利要求1至3任一项所述的时间同步的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311198040.7A CN116938379B (zh) | 2023-09-18 | 2023-09-18 | 时间同步的方法、装置、电子设备及计算机可读存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202311198040.7A CN116938379B (zh) | 2023-09-18 | 2023-09-18 | 时间同步的方法、装置、电子设备及计算机可读存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116938379A CN116938379A (zh) | 2023-10-24 |
CN116938379B true CN116938379B (zh) | 2023-12-15 |
Family
ID=88390040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202311198040.7A Active CN116938379B (zh) | 2023-09-18 | 2023-09-18 | 时间同步的方法、装置、电子设备及计算机可读存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116938379B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359238A (zh) * | 2008-09-02 | 2009-02-04 | 中兴通讯股份有限公司 | 一种多核系统的时间同步方法及系统 |
CN102799212A (zh) * | 2012-07-16 | 2012-11-28 | 中船重工(武汉)凌久电子有限责任公司 | 用于多核多处理器并行系统的全局时钟系统及其使用方法 |
CN111385048A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 一种时间同步方法及系统 |
CN112947678A (zh) * | 2021-02-09 | 2021-06-11 | 南方电网科学研究院有限责任公司 | 一种SoC双核系统时钟同步方法及装置 |
CN113392063A (zh) * | 2021-06-11 | 2021-09-14 | 北京紫光展锐通信技术有限公司 | 时间同步方法、装置及系统 |
CN114153783A (zh) * | 2021-11-23 | 2022-03-08 | 珠海海奇半导体有限公司 | 多核通信机制的实现方法、系统、计算机设备及存储介质 |
CN114401067A (zh) * | 2021-12-24 | 2022-04-26 | 浙江中控技术股份有限公司 | 环网通讯的时间同步方法、可编程门阵列及环网通讯系统 |
CN114584247A (zh) * | 2022-03-04 | 2022-06-03 | 北京小马睿行科技有限公司 | 时间同步的方法、检测设备及系统 |
CN114866177A (zh) * | 2022-03-30 | 2022-08-05 | 联合汽车电子有限公司 | 多核SoC芯片及其核间时间同步方法、系统、汽车 |
CN115361084A (zh) * | 2022-08-23 | 2022-11-18 | 歌尔科技有限公司 | 一种同步时钟的方法、装置、设备及介质 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9651984B2 (en) * | 2014-12-15 | 2017-05-16 | Cisco Technology, Inc. | Feed-forward time transfer mechanism for time synchronization |
-
2023
- 2023-09-18 CN CN202311198040.7A patent/CN116938379B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101359238A (zh) * | 2008-09-02 | 2009-02-04 | 中兴通讯股份有限公司 | 一种多核系统的时间同步方法及系统 |
CN102799212A (zh) * | 2012-07-16 | 2012-11-28 | 中船重工(武汉)凌久电子有限责任公司 | 用于多核多处理器并行系统的全局时钟系统及其使用方法 |
CN111385048A (zh) * | 2018-12-29 | 2020-07-07 | 中兴通讯股份有限公司 | 一种时间同步方法及系统 |
CN112947678A (zh) * | 2021-02-09 | 2021-06-11 | 南方电网科学研究院有限责任公司 | 一种SoC双核系统时钟同步方法及装置 |
CN113392063A (zh) * | 2021-06-11 | 2021-09-14 | 北京紫光展锐通信技术有限公司 | 时间同步方法、装置及系统 |
CN114153783A (zh) * | 2021-11-23 | 2022-03-08 | 珠海海奇半导体有限公司 | 多核通信机制的实现方法、系统、计算机设备及存储介质 |
CN114401067A (zh) * | 2021-12-24 | 2022-04-26 | 浙江中控技术股份有限公司 | 环网通讯的时间同步方法、可编程门阵列及环网通讯系统 |
CN114584247A (zh) * | 2022-03-04 | 2022-06-03 | 北京小马睿行科技有限公司 | 时间同步的方法、检测设备及系统 |
CN114866177A (zh) * | 2022-03-30 | 2022-08-05 | 联合汽车电子有限公司 | 多核SoC芯片及其核间时间同步方法、系统、汽车 |
CN115361084A (zh) * | 2022-08-23 | 2022-11-18 | 歌尔科技有限公司 | 一种同步时钟的方法、装置、设备及介质 |
Also Published As
Publication number | Publication date |
---|---|
CN116938379A (zh) | 2023-10-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8601165B2 (en) | Method for synchronization in networks | |
US11287843B2 (en) | Synchronisation of hardware clock using software clock synchronisation error | |
US10892840B2 (en) | Method and apparatus for TDMA slot synchronization and calibration of master and slave | |
EP1782559A1 (en) | Method and apparatus for the synchronization of a system time of a communications network with a clock reference | |
EP3142287B1 (en) | Synchronising devices | |
RU2529849C2 (ru) | Устройство и способ выбора оптимального источника для упорядочения гетеродина | |
CN112715019B (zh) | 通信装置、通信系统、通信方法及计算机可读取的记录介质 | |
CN110417503B (zh) | 一种用于测试时钟网络延时的方法及数字通信设备 | |
KR20180108741A (ko) | 동기화 방법 및 장치 | |
CN115002143B (zh) | 一种节点选举的方法、装置、存储介质及电子设备 | |
US6670839B2 (en) | Clock monitoring apparatus | |
CN116938379B (zh) | 时间同步的方法、装置、电子设备及计算机可读存储介质 | |
WO2022062670A1 (zh) | 计时方法、目视助航设备控制方法及相关装置 | |
CN111913038B (zh) | 一种多路时钟信号频率检测装置和方法 | |
KR20180108752A (ko) | 동기화 방법 및 장치 | |
CN112511255B (zh) | 一种时间同步方法及装置 | |
CN116566534A (zh) | 时间的同步方法、装置、车辆和可读存储介质 | |
CN112019288B (zh) | 时间同步方法、业务单板及网络设备 | |
CN112703704B (zh) | 通信装置、通信系统、通信方法及计算机可读取的记录介质 | |
US11876609B2 (en) | Time sync device, time sync method, and program | |
US20220209882A1 (en) | Method and apparatus for switching clock sources | |
US10778202B1 (en) | Clock switching apparatus and method | |
US20240259125A1 (en) | Time source signal determination method and apparatus, network device, and storage medium | |
CN113939008B (zh) | 基站时间同步方法及系统 | |
US20220190945A1 (en) | Method, Apparatus, and System for Selecting Clock Source, and Storage Medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |