CN116936509A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN116936509A
CN116936509A CN202211696459.0A CN202211696459A CN116936509A CN 116936509 A CN116936509 A CN 116936509A CN 202211696459 A CN202211696459 A CN 202211696459A CN 116936509 A CN116936509 A CN 116936509A
Authority
CN
China
Prior art keywords
silicon
substrate
gallium nitride
silicon carbide
internal connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211696459.0A
Other languages
English (en)
Inventor
曹正翰
蔡佳琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalWafers Co Ltd
Original Assignee
GlobalWafers Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalWafers Co Ltd filed Critical GlobalWafers Co Ltd
Publication of CN116936509A publication Critical patent/CN116936509A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供一种半导体装置及其制造方法，所述半导体装置包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种半导体装置及其制造方法。
背景技术
在集成电路领域中，常使用III-V族化合物半导体来形成多种半导体元件，例如高功率场效晶体管(high power field-effect transistors)、高频晶体管(highefficiency transistors)或高电子迁移率晶体管(high electron mobilitytransistors，HEMT)等。高电子迁移率晶体管是一种场效晶体管，其可采用介于不同能隙的两种材料之间的一接面作为通道，使得所述通道具有高电子迁移率的二维电子气(2-dimensional electron gas，2DEG)。近年来，由于高电子迁移率晶体管具有高功率效能表现，因此已逐渐受到瞩目。
一般而言，在制造半导体元件时，半导体元件的效能会被半导体衬底的材料所影响。举例来说，硅的半导体材料具有工艺成熟的优点，然而于硅衬底上形成III-V族化合物半导体元件(例如氮化镓半导体元件)时，硅衬底中可能会形成寄生通道，进而减少了III-V族化合物半导体元件的效能。此外，氮化镓半导体元件形成于蓝宝石衬底上可以有较优秀的效能，然而若于蓝宝石衬底上形成氮化镓半导体元件，氮化镓半导体元件可能会因为蓝宝石衬底的散热能力不佳而在长时间使用后出现特性偏移的问题。
发明内容
本发明提供一种半导体装置，可以改善半导体装置中的电路出现寄生电阻的问题，且半导体装置具有散热效果佳的优点。
本发明提供一种半导体装置的制造方法，可以改善半导体装置中的电路出现寄生电阻的问题，且半导体装置具有散热效果佳的优点。
本发明的至少一实施例提供一种半导体装置，包括碳化硅线路板、氮化镓装置以及硅集成电路装置。碳化硅线路板包括碳化硅衬底以及位于碳化硅衬底上方的电路结构。电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子。外部连接端子被配置成用于连接外部信号。氮化镓装置包括蓝宝石衬底、位于所述蓝宝石衬底上的氮化镓元件以及位于所述氮化镓元件上的第一重布线结构。第一重布线结构电性连接至第一内部连接端子。硅集成电路装置包括硅衬底、位于硅衬底上的场效晶体管元件以及位于场效晶体管元件上的第二重布线结构。第二重布线结构电性连接至所述第二内部连接端子。
本发明的至少一实施例提供一种半导体装置的制造方法，包括：形成电路结构于碳化硅衬底上方，其中电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中外部连接端子被配置成用于连接外部信号；形成氮化镓元件层于蓝宝石晶片上；形成第一重布线层于氮化镓元件层上；切割蓝宝石晶片以形成多个氮化镓装置，每个氮化镓装置包括蓝宝石衬底、第一重布线结构以及氮化镓元件；将至少一个氮化镓装置电性连接至第一内部连接端子；形成场效晶体管元件层于硅晶片上；形成第二重布线层于场效晶体管元件层上；切割硅晶片以形成多个硅集成电路装置，每个硅集成电路装置包括硅衬底、第二重布线结构以及场效晶体管元件；以及将至少一个硅集成电路装置电性连接至第二内部连接端子。
附图说明
图1A与图2A是依照本发明的一实施例的一种碳化硅线路板的制造方法的上视示意图；
图1B与图2B分别是沿着图1A与图2A的线a-a’的剖面示意图；
图3A至图3C是依照本发明的一实施例的一种氮化镓装置的制造方法的剖面示意图；
图4A至图4C是依照本发明的一实施例的一种硅集成电路装置的制造方法的剖面示意图；
图5A、图6A与图7A是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图；
图5B、图6B与图7B分别是沿着图5A、图6A与图7A的线a-a’的剖面示意图；
图8A与图9A是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图；
图8B与图9B分别是沿着图8A与图9A的线a-a’的剖面示意图；
图10至图11是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图；
图12是依照本发明的一实施例的一种半导体装置的电路图。
具体实施方式
图1A与图2A是依照本发明的一实施例的一种碳化硅线路板的制造方法的上视示意图。图1B与图2B分别是沿着图1A与图2A的线a-a’的剖面示意图。
请参考图1A与图1B，提供碳化硅衬底100。在本实施例中，碳化硅衬底100为经切割的衬底。举例来说，将圆形的碳化硅晶片切割为矩形的碳化硅衬底100，但本发明不以此为限。在其他实施例中，碳化硅衬底100包括其他形状，例如三边形、五边形、圆形、椭圆形或其他形状。此外，在其他实施例中，碳化硅衬底100亦可以是未经切割的碳化硅晶片。在一些实施例中，碳化硅衬底100的厚度100t为200微米至700微米。
相较于一般印刷线路板所使用的高分子衬底材料，碳化硅衬底100具有高散热系数的优点。具体来说，在一些实施例中，碳化硅衬底100的散热系数在室温(摄氏25度)下介于3.3W/cmK至4.9W/cmK的范围之间。在本实施例中，由于碳化硅衬底100并非用于外延工艺，因此，碳化硅衬底100的品质可以较一般用于外延工艺的碳化硅晶片的品质还要低。换句话说，碳化硅衬底100的生产成本可以有较一般用于外延工艺的碳化硅晶片的生产成本还要低。举例来说，碳化硅衬底100中的缺陷(defect)密度大于9000cm-2弯曲度(Bow)小于±800μm(较佳小于±350μm，最佳小于±100μm)，翘曲度(Warp)小于±900μm(较佳小于±450μm，最佳小于±100μm)，但本发明不以此为限。
接着请参考图2A与图2B，形成电路结构CS于碳化硅衬底100上方，以形成碳化硅线路板10。
电路结构CS包括多个第一内部连接端子(111、112)、多个第二内部连接端子(113、114)以及多个外部连接端子(115、116)。多个第一内部连接端子(111、112)、多个第二内部连接端子(113、114)被配置成用于连接芯片、被动元件或其他半导体装置中的内部元件，而外部连接端子(115、116)被配置成用于连接外部信号。换句话说，外部连接端子(115、116)即为碳化硅线路板10的输入/输出(Input/Output)端。在一些实施例中，外部连接端子(115、116)的尺寸大于第一内部连接端子(111、112)的尺寸以及第二内部连接端子(113、114)的尺寸。
在本实施例中，第一内部连接端子(111、112)、多个第二内部连接端子(113、114)以及多个外部连接端子(115、116)彼此之间通过相应的走线117而电性连接。举例来说，第一内部连接端子111电性连接至外部连接端子115，第一内部连接端子112电性连接至第二内部连接端子113，且第二内部连接端子114电性连接至外部连接端子116。在本实施例中，第一内部连接端子(111、112)、第二内部连接端子(113、114)、外部连接端子(115、116)以及走线117属于相同层别。具体来说，形成第一内部连接端子(111、112)、第二内部连接端子(113、114)、外部连接端子(115、116)以及走线117的方法包括于碳化硅线路板10上沉积第一金属层，接着图案化前述第一金属层以形成第一金属线路层，其中第一金属线路层包括第一内部连接端子(111、112)、第二内部连接端子(113、114)、外部连接端子(115、116)以及走线117。然而，在其他实施例中，电路结构CS中可以包括一层以上的金属线路层，而不同的金属线路层彼此之间通过绝缘层分开。
在本实施例中，电路结构CS还包括保护层120(图2A省略绘示)。保护层120例如为底漆层，且其用于保护电路结构CS中的走线117。保护层120暴露出第一内部连接端子(111、112)、第二内部连接端子(113、114)以及外部连接端子(115、116)。
需注意的是，在图2A与图2B中，电路结构CS中的电路布局仅是用于示意，且电路结构CS中的电路布局可以依照实际需求而进行调整。换句话说，第一内部连接端子(111、112)、第二内部连接端子(113、114)、外部连接端子(115、116)以及走线117的数量以及位置可以依照实际需求而进行调整。
图3A至图3C是依照本发明的一实施例的一种氮化镓装置的制造方法的剖面示意图。
请参考图3A，提供蓝宝石(sapphire)晶片200。
请参考图3B，形成氮化镓元件层210于蓝宝石晶片200上。举例来说，氮化镓元件层210包括通道层211、第一半导体层212、钝化层213、多个栅极214以及多个源极/漏极215。
在本实施例中，通道层211直接接触蓝宝石晶片200，但本发明不以此为限。在其他实施例中，通道层211与蓝宝石晶片200之间还夹有其他中间层。在一实施例中，通道层211的材料包括III-V族半导体材料，其可例如是经掺杂或非未经掺杂的GaN。
第一半导体层212位于通道层211上。第一半导体层212的材料可例如是经掺杂或非未经掺杂的AlGaN。举例来说，第一半导体层212的材料包括n-AlGaN。通道层211可与第一半导体层212之间形成异质接面，使得通道层211接近第一半导体层212的区域中形成具有高电子迁移率的二维电子气(2DEG)。
多个栅极214位于第一半导体层212上方。在本实施例中，栅极214直接接触第一半导体层212，但本发明不以此为限。在其他实施例中，栅极214与第一半导体层212之间还夹有p-GaN(未绘出)。
钝化层213位于栅极214以及第一半导体层212上方。多个源极/漏极215贯穿钝化层213，并与第一半导体层212接触。源极/漏极215选择性地贯穿第一半导体层212，并接触通道层211中的二维电子气。
在本实施例中，氮化镓元件层210中具有多个氮化镓元件2101，且每个氮化镓元件2101包括相应的通道层2111、相应的第一半导体层2121、相应的钝化层2131、相应的栅极214以及相应的源极/漏极215。
形成第一重布线层220于氮化镓元件层210上。第一重布线层220包括介电结构222以及镶嵌于介电结构222中的线路结构221。在本实施例中，线路结构221与介电结构222各自可以包括单层或多层结构。当线路结构221包括多层结构时，不同层之间的线路结构221通过导电孔而电性连接。
请继续参考图3B，选择性地于第一重布线层220上形成多个连接端子230。连接端子230通过第一重布线层220而电性连接至氮化镓元件层210中的栅极214以及源极/漏极215。连接端子230例如包括锡、导电胶或其他类似的结构。
请参考图3C，切割蓝宝石晶片200以形成多个氮化镓装置20。每个氮化镓装置20包括蓝宝石衬底2001、第一重布线结构2201以及氮化镓元件2101。在一些实施例中，每个氮化镓装置20选择性地还包括第一重布线结构2201上的连接端子230。
在本实施例中，氮化镓与蓝宝石衬底2001之间的晶格匹配度佳，且蓝宝石衬底2001不容易在工艺中产生寄生通道，因此，可以获得效能较好氮化镓装置20。
图4A至图4C是依照本发明的一实施例的一种硅集成电路装置的制造方法的剖面示意图。
请参考图4A，提供硅晶片300。硅晶片300例如包括经掺杂或未经掺杂的块状硅或绝缘层上半导体(SOI)，其中，绝缘层上半导体包括绝缘层以及形成于前述绝缘层上的硅层。
请参考图4B，形成场效晶体管元件层310于硅晶片300上。在图4B中，以虚线方框示意场效晶体管元件层310中的场效晶体管元件311，并省略场效晶体管元件311的具体结构。场效晶体管元件层310中可以包括多层的半导体元件以及多层的内连线层。举例来说，场效晶体管元件层310中可以包括于前端工艺(front-end-of-line,FEOL)制造的半导体元件以及于后端工艺(bank-end-of-line,BEOL)制造的半导体元件。半导体元件之间可以通过内连线层而彼此电性连接。
形成第二重布线层320于场效晶体管元件层310上。第二重布线层320包括介电结构322以及镶嵌于介电结构322中的线路结构321。在本实施例中，线路结构321与介电结构322各自可以包括单层或多层结构。当线路结构321包括多层结构时，不同层之间的线路结构321通过导电孔而电性连接。
请继续参考图4B，选择性地于第二重布线层320上形成多个连接端子330。连接端子330通过第二重布线层320而电性连接至场效晶体管元件层310中的场效晶体管元件311。连接端子330例如包括锡、导电胶或其他类似的结构。
请参考图4C，切割硅晶片300以形成多个硅集成电路装置30。每个硅集成电路装置30包括硅衬底3001、第二重布线结构3201以及场效晶体管元件311。在本实施例中，经切割的场效晶体管元件层3101中包括多个场效晶体管元件311，且每个硅集成电路装置30包括多个场效晶体管元件311。在一些实施例中，每个硅集成电路装置30选择性地更包括第二重布线结构3201上的连接端子330。
在本实施例中，以硅晶片制作场效晶体管元件，具有黄光工艺技术成熟、生产品质高以及成本低的优点。
图5A、图6A与图7A是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图。图5B、图6B与图7B分别是沿着图5A、图6A与图7A的线a-a’的剖面示意图。
请参考图5A与图5B，将至少一个氮化镓装置20电性连接至碳化硅线路板10的第一内部连接端子(111、112)。具体地说，氮化镓装置20通过连接端子230而连接至碳化硅线路板10的第一内部连接端子(111、112)。在本实施例中，氮化镓装置20的制造方法如图3A至图3C所述，但本发明不以此为限。在其他实施例中，亦可使用其他方法制造氮化镓装置20。
将至少一个硅集成电路装置30电性连接至碳化硅线路板10的第二内部连接端子(113、114)。具体地说，硅集成电路装置30通过连接端子330而连接至碳化硅线路板10的第二内部连接端子(113、114)。在本实施例中，硅集成电路装置30的制造方法如图4A至图4C所述，但本发明不以此为限。在其他实施例中，亦可使用其他方法制造硅集成电路装置30。
在本实施例中，氮化镓装置20与硅集成电路装置30以倒置的方式接合(例如焊接或共晶接合)于碳化硅线路板10。氮化镓元件2101位于蓝宝石衬底2001与碳化硅衬底100之间，且场效晶体管元件311位于硅衬底3001与碳化硅衬底100之间。氮化镓装置20与硅集成电路装置30可以通过碳化硅线路板10上的电路结构CS而彼此电性连接。在本实施例中，氮化镓装置20中的氮化镓元件2101包括高电子移动率晶体晶体管，且所述高电子移动率晶体晶体管通过第一重布线结构2201、电路结构CS以及第二重布线结构3201而电性连接至硅集成电路装置30的场效晶体管元件311。在一些实施例中，硅集成电路装置30为驱动元件，例如为功率芯片。
在本实施例中，由于电性连接氮化镓装置20与硅集成电路装置30的电路结构CS是直接形成于电阻值较高(例如大于5000ohm-cm)的碳化硅衬底100上方，因此，相对于用跳线的方式连接氮化镓装置20与硅集成电路装置30，本实施例可以改善氮化镓装置20与硅集成电路装置30之间的金属走线断线以及产生寄生电阻、寄生电感的问题。
请参考图6A与图6B，形成封装材料400于碳化硅衬底100上方，以包覆蓝宝石衬底2001以及硅衬底3001。在本实施例中，封装材料400横向的包覆氮化镓装置20与硅集成电路装置30。在本实施例中，封装材料400覆盖蓝宝石衬底2001的顶面以及硅衬底3001的顶面。
在本实施例中，封装材料400填入氮化镓装置20与碳化硅线路板10之间以及硅集成电路装置30与碳化硅线路板10之间，并横向的包覆连接端子230以及连接端子330，但本发明不以此为限。在其他实施例中，先形成其他底部填充材(Underfill)以包覆连接端子230以及连接端子330之后，才形成封装材料400于碳化硅线路板10上方。
请参考图7A与图7B，同时研磨封装材料400、氮化镓装置20的蓝宝石衬底2001以及硅集成电路装置30的硅衬底3001，以减薄氮化镓装置20的厚度以及硅集成电路装置30的厚度，并改善氮化镓装置20以及硅集成电路装置30的散热问题。在本实施例中，蓝宝石衬底2001的顶表面2001t与硅衬底3001的顶表面3001t共平面。
图8A与图9A是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图。图8B与图9B分别是沿着图8A与图9A的线a-a’的剖面示意图。在此必须说明的是，图8A至图9A的实施例沿用图5A至图7A的实施例的元件标号与部分内容，其中采用相同或近似的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，在此不赘述。
请参考图8A与图8B，在本实施例中，在将氮化镓装置20电性连接至碳化硅线路板10的第一内部连接端子(111、112)之前，研磨氮化镓装置20的蓝宝石衬底2001或用于制备氮化镓装置20的蓝宝石晶片。换句话说，直接将已经研磨并减薄的氮化镓装置20通过连接端子230连接至碳化硅线路板10的第一内部连接端子(111、112)。
在本实施例中，在将硅集成电路装置30电性连接至碳化硅线路板10的第二内部连接端子(113、114)之前，研磨硅集成电路装置30的硅衬底3001或用于制备硅集成电路装置30的硅晶片。换句话说，直接将已经研磨并减薄的硅集成电路装置30通过连接端子330连接至碳化硅线路板10的第二内部连接端子(113、114)。
在本实施例中，由于是先进行研磨工艺，接着才将氮化镓装置20与硅集成电路装置30电性连接至碳化硅线路板10，因此，可以改善研磨工艺产生的应力对氮化镓装置20与碳化硅线路板10之间的接点或硅集成电路装置30与碳化硅线路板10之间的接点所造成的负面影响。在本实施例中，蓝宝石衬底2001的顶表面2001t与硅衬底3001的顶表面3001t可以共平面也可以不共平面。
请参考图9A与图9B，形成封装材料400于碳化硅衬底100上方，以包覆蓝宝石衬底2001以及硅衬底3001。在本实施例中，封装材料400横向的包覆氮化镓装置20与硅集成电路装置30。在本实施例中，封装材料400覆盖蓝宝石衬底2001的顶面2001t以及硅衬底3001的顶面3001t。
在本实施例中，封装材料400填入氮化镓装置20与碳化硅线路板10之间以及硅集成电路装置30与碳化硅线路板10之间，并横向的包覆连接端子230以及连接端子330，但本发明不以此为限。在其他实施例中，先形成其他底部填充材以包覆连接端子230以及连接端子330之后，才形成封装材料400于碳化硅线路板10上方。
图10至图11是依照本发明的一实施例的一种半导体装置的制造方法的上视示意图。
请参考图10，在本实施例中，形成多个电路结构于碳化硅衬底100a上方，其中碳化硅衬底100a为碳化硅晶片。在本实施例中，每个电路结构的具体结构与说明可以参考图1A至图2A的实施例，与此不再赘述。
接着将多个氮化镓装置20电性连接至电路结构的第一内部连接端子，并将多个硅集成电路装置30电性连接至电路结构的第二内部连接端子。在本实施例中，例如通过巨量转移(Mass transfer)技术将氮化镓装置20与硅集成电路装置30转移至碳化硅衬底100a上方。
接着请参考图11，对碳化硅衬底100a执行切割工艺，以形成多个碳化硅线路板10。每个碳化硅线路板10上设置有对应的一个氮化镓装置20与对应的一个硅集成电路装置30。
在一些实施例中，在执行切割工艺之前，先用封装材料(图10与图11省略绘示)将氮化镓装置20与硅集成电路装置30封装于碳化硅衬底100a上方，由此避免切割工艺对氮化镓装置20与硅集成电路装置30造成损伤。此外，在一些实施例中，在执行切割工艺之前，对氮化镓装置20与硅集成电路装置30执行研磨工艺，以减小氮化镓装置20的厚度与硅集成电路装置30的厚度。
图12是依照本发明的一实施例的一种半导体装置的电路图。图12例如为前述任一实施例的半导体装置的电路图。
请参考图12，半导体装置包括硅集成电路装置30以及氮化镓装置20。半导体装置的外部连接端子(115a、115b)为输入端，且连接至硅集成电路装置30。半导体装置的外部连接端子(116a、116b)为输出端，且连接至氮化镓装置20。氮化镓装置20为高电子迁移率晶体管，且硅集成电路装置30可以作为驱动装置以控制氮化镓装置20的栅极的电位。
若在同一片晶片上制作硅集成电路装置30以及氮化镓装置20，会因为工艺复杂而导致生产成本高以及生产品质差的问题。本实施例的硅集成电路装置30以及氮化镓装置20是在不同的晶片上分别制造，再通过碳化硅线路板及其上方的电路而彼此电性连接，由此降低生产成本以及并提高生产品质。

Claims (11)

1.一种半导体装置，包括：
碳化硅线路板，包括：
碳化硅衬底；以及
电路结构，位于所述碳化硅衬底上方，且包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中所述外部连接端子被配置成用于连接外部信号；
氮化镓装置，包括：
蓝宝石衬底；
氮化镓元件，位于所述蓝宝石衬底上；以及
第一重布线结构，位于所述氮化镓元件上，且电性连接至所述第一内部连接端子；以及
硅集成电路装置，包括：
硅衬底；
场效晶体管元件，位于所述硅衬底上；以及
第二重布线结构，位于所述场效晶体管元件上，且电性连接至所述第二内部连接端子。
2.根据权利要求1所述的半导体装置，其中所述氮化镓元件包括高电子移动率晶体晶体管，且所述高电子移动率晶体晶体管通过所述第一重布线结构、所述电路结构以及所述第二重布线结构而电性连接至所述场效晶体管元件。
3.根据权利要求1所述的半导体装置，其中所述氮化镓元件位于所述蓝宝石衬底与所述碳化硅衬底之间，且所述场效晶体管元件位于所述硅衬底与所述碳化硅衬底之间，其中所述蓝宝石衬底的顶表面与所述硅衬底的顶表面共平面。
4.根据权利要求1所述的半导体装置，其中所述碳化硅衬底的厚度为200微米至700微米。
5.根据权利要求1所述的半导体装置，其中所述外部连接端子的尺寸大于所述第一内部连接端子的尺寸以及所述第二内部连接端子的尺寸。
6.一种半导体装置的制造方法，包括：
形成电路结构于碳化硅衬底上方，其中所述电路结构包括多个第一内部连接端子、多个第二内部连接端子以及多个外部连接端子，其中所述外部连接端子被配置成用于连接外部信号；
形成氮化镓元件层于蓝宝石晶片上；
形成第一重布线层于所述氮化镓元件层上；
切割所述蓝宝石晶片以形成多个氮化镓装置，每个所述氮化镓装置包括蓝宝石衬底、第一重布线结构以及氮化镓元件；
将至少一个所述氮化镓装置电性连接至所述第一内部连接端子；
形成场效晶体管元件层于硅晶片上；
形成第二重布线层于所述场效晶体管元件层上；
切割所述硅晶片以形成多个硅集成电路装置，每个所述硅集成电路装置包括硅衬底、第二重布线结构以及场效晶体管元件；以及
将至少一个所述硅集成电路装置电性连接至所述第二内部连接端子。
7.根据权利要求6所述的半导体装置的制造方法，还包括：
在将至少一个所述氮化镓装置电性连接至所述第一内部连接端子之后以及在将至少一个5所述硅集成电路装置电性连接至所述第二内部连接端子之后，同时研磨所述蓝宝石衬底以及所述硅衬底。
8.根据权利要求6所述的半导体装置的制造方法，还包括：
在将至少一个所述氮化镓装置电性连接至所述第一内部连接端子之前，研磨所述蓝宝石衬底或所述蓝宝石晶片；以及
0在将至少一个所述硅集成电路装置电性连接至所述第二内部连接端子之前，研磨所述硅衬底或所述硅晶片。
9.根据权利要求6所述的半导体装置的制造方法，还包括：
形成一封装材料于所述碳化硅衬底上方，以包覆所述蓝宝石衬底以及所述硅衬底。
10.根据权利要求6所述的半导体装置的制造方法，还包括：
5在形成电路结构于碳化硅衬底上方之前，切割碳化硅晶片以形成所述碳化硅衬底。
11.根据权利要求6所述的半导体装置的制造方法，还包括：
在将至少一个所述氮化镓装置电性连接至所述第一内部连接端子之后以及在将至少一个所述硅集成电路装置电性连接至所述第二内部连接端子之后，对所述碳化硅衬底执行切割工艺，其中所述碳化硅衬底为碳化硅晶片。
CN202211696459.0A 2022-04-07 2022-12-28 半导体装置及其制造方法 Pending CN116936509A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW111113181A TW202341283A (zh) 2022-04-07 2022-04-07 半導體裝置及其製造方法
TW111113181 2022-04-07

Publications (1)

Publication Number Publication Date
CN116936509A true CN116936509A (zh) 2023-10-24

Family

ID=88383324

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211696459.0A Pending CN116936509A (zh) 2022-04-07 2022-12-28 半导体装置及其制造方法

Country Status (2)

Country Link
CN (1) CN116936509A (zh)
TW (1) TW202341283A (zh)

Also Published As

Publication number Publication date
TW202341283A (zh) 2023-10-16

Similar Documents

Publication Publication Date Title
TWI809368B (zh) 射頻放大器裝置及製造方法
CN102714190B (zh) 具有半导体衬底的封装组件
US9142503B2 (en) III-nitride rectifier package
US11837457B2 (en) Packaging for RF transistor amplifiers
US11670605B2 (en) RF amplifier devices including interconnect structures and methods of manufacturing
EP2521172B1 (en) Method of manufacturing a high voltage cascoded III-nitride rectifier package with etched leadframe
CN116598290A (zh) 一种共源共栅级联功率及其制备方法
WO2020154364A1 (en) Electronic device flip chip package with exposed clip
CN220121840U (zh) 一种半导体器件、Cascode器件及驱动合封功率器件
US20230327624A1 (en) Rf amplifier devices and methods of manufacturing including modularized designs with flip chip interconnections and integration into packaging
KR102707747B1 (ko) 웨이퍼-온-웨이퍼 캐스코드 고 전자 이동도 트랜지스터 디바이스
KR20120127419A (ko) 전자 디바이스 및 전자 디바이스의 제조 방법
US10985084B2 (en) Integrated III-V device and driver device packages with improved heat removal and methods for fabricating the same
CN110875257B (zh) 射频装置以及其制作方法
CN116936509A (zh) 半导体装置及其制造方法
CN115565952A (zh) 芯片封装结构及其制造方法
CN220341210U (zh) 半导体结构
US20240105692A1 (en) Packaged flip chip radio frequency transistor amplifier circuits
CN115881541A (zh) 半导体装置的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination