CN115881541A - 半导体装置的制作方法 - Google Patents

半导体装置的制作方法 Download PDF

Info

Publication number
CN115881541A
CN115881541A CN202111143022.XA CN202111143022A CN115881541A CN 115881541 A CN115881541 A CN 115881541A CN 202111143022 A CN202111143022 A CN 202111143022A CN 115881541 A CN115881541 A CN 115881541A
Authority
CN
China
Prior art keywords
silicon substrate
semiconductor structure
molding compound
compound layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111143022.XA
Other languages
English (en)
Inventor
卜起经
叶顺闵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Julicheng Semiconductor Shanghai Co ltd
Original Assignee
Julicheng Semiconductor Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Julicheng Semiconductor Shanghai Co ltd filed Critical Julicheng Semiconductor Shanghai Co ltd
Priority to CN202111143022.XA priority Critical patent/CN115881541A/zh
Priority to US17/500,911 priority patent/US20230102875A1/en
Publication of CN115881541A publication Critical patent/CN115881541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/214—Connecting portions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体装置的制作方法，包括下列步骤。在一硅衬底的一第一表面上形成一半导体结构。半导体结构具有一第一表面，其面对硅衬底。将至少一外部线路与半导体结构接合。形成一模塑料层覆盖硅衬底的一第二表面。移除模塑料层的一部分以暴露出硅衬底。移除硅衬底，以暴露出半导体结构的第一表面。

Description

半导体装置的制作方法
技术领域
本发明涉及一种半导体装置的制作方法，尤指一种包括移除硅衬底的半导体装置的制作方法。
背景技术
III-V族化合物由于其半导体特性而可应用于形成许多种类的积体电路装置，例如高功率场效应晶体管、高频晶体管或高电子迁移率晶体管(high electron mobilitytransistor，HEMT)。近年来，氮化镓(GaN)系列的材料由于拥有较宽能隙与饱和速率高的特点而适合应用于高功率与高频率产品。氮化镓系列的半导体装置由材料本身的压电效应产生二维电子气(2DEG)，其电子速度及密度均较高，故可用以增加切换速度。一般来说，III-V族化合物半导体元件可利用硅晶圆当作载板来进行相关制程，而在III-V族化合物半导体元件制作完成之后，将硅晶圆移除可有利于III-V族化合物半导体元件的电性表现，但将硅晶圆移除后会造成后续的封装或/及测试上的困难而不利于整体制程的进行与量产化。
发明内容
本发明提供了一种半导体装置的制作方法，在将外部线路与半导体结构接合之后，利用模塑料层的可固定性与保护性来进行对硅衬底的移除，藉此达到提升制作良率或/及增加量产可行性的效果。
本发明之一实施例提供一种半导体装置的制作方法，包括下列步骤。在一硅衬底的一第一表面上形成一半导体结构。半导体结构具有一第一表面，其面对硅衬底。将至少一外部线路与半导体结构接合。形成一模塑料(molding compound)层覆盖硅衬底的一第二表面。移除模塑料层的一部分以暴露出硅衬底。然后，移除硅衬底，以暴露出半导体结构的第一表面。
附图说明
图1至图8所绘示为本发明一实施例之半导体装置的制作方法示意图，其中
图2绘示了图1之后的状况示意图；
图3绘示了图2之后的状况示意图；
图4绘示了图3之后的状况示意图；
图5绘示了图4之后的状况示意图；
图6绘示了图5之后的状况示意图；
图7绘示了图6之后的状况示意图；
图8绘示了图7之后的状况示意图。
图9所绘示为本发明另一实施例之半导体装置的制作方法示意图。
附图标记列表：10:硅衬底；20:半导体结构；30:连接凸块；40:外部线路；50:模塑料层；60:重布线结构；70:填充材料；91:减薄制程；92:研磨制程；93:移除制程；100:半导体装置；101:半导体装置；S11:第一表面；S12:第二表面；S12’:第二表面；S12”:第二表面；S21:第一表面；S22:第二表面；S51:第一表面；S52:第二表面；SW1:侧壁；SW2:侧壁；Z:垂直方向。
具体实施方式
以下本发明的详细描述已披露足够的细节以使本领域的技术人员能够实践本发明。以下阐述的实施例应被认为是说明性的而非限制性的。对于本领域的一般技术人员而言显而易见的是，在不脱离本发明的精神和范围的情况下，可以进行形式及细节上的各种改变与修改。
在本文中使用术语“在…上”、“在…上方”或/及“在…之上”等的含义应当以最宽方式被解读，以使得“在…上”不仅表示“直接在”某物上而且还包括在某物上且其间有其他居间特征或层的含义，并且“在…上方”或“在…之上”不仅表示在某物“上方”或“之上”的含义，而且还可以包括其在某物“上方”或“之上”且其间没有其他居间特征或层(即，直接在某物上)的含义。
此外，为了便于描述，可以在本文使用诸如“在…之下”、“在…下方”、“在…下”、“在…之上”、“在…上方”、“在…上”等的空间相对术语来描述如图式所示的一个元件或特征与另一个元件或特征的关系。除了图式中所示的取向之外，空间相对术语旨在涵盖设备在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或处于其他取向)并且同样可以相应地解释本文使用的空间相关描述词。
说明书与请求项中所使用的序数例如“第一”、“第二”等用词，是用以修饰请求项之元件，除非特别说明，其本身并不意含及代表该请求元件有任何之前的序数，也不代表某一请求元件与另一请求元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一请求元件得以和另一具有相同命名的请求元件能作出清楚区分。
用语“蚀刻”在本文中通常用来描述用以图案化材料的制程，使得在蚀刻完成后的材料的至少一部分能被留下。与此相反的是，当“移除”材料时，基本上所有的材料可在过程中被除去。然而，在一些实施例中，“移除”可被认为是一个广义的用语而可包括蚀刻。
在本文中使用术语“形成”或“设置”来描述将材料层施加到衬底的行为。这些术语旨在描述任何可行的层形成技术，包括但不限于热生长、溅射、蒸镀、化学气相沉积、磊晶生长、电镀等。
请参阅图1至图8。图1至图8所绘示为本发明一实施例之半导体装置的制作方法示意图，其中图2绘示了图1之后的状况示意图，图3绘示了图2之后的状况示意图，图4绘示了图3之后的状况示意图，图5绘示了图4之后的状况示意图，图6绘示了图5之后的状况示意图，图7绘示了图6之后的状况示意图，而图8绘示了图7之后的状况示意图。本实施例提供一种半导体装置的制作方法，包括下列步骤。首先，如图1所示，提供一硅衬底10。在一些实施例中，硅衬底10可在一垂直方向Z上具有相对的一第一表面S11与一第二表面S12，而垂直方向Z可被视为硅衬底10的厚度方向或/及与硅衬底10的厚度方向平行。因此，硅衬底10的第一表面S11与第二表面S12为硅衬底10在垂直方向Z上的两相对表面。然后，在硅衬底10的第一表面S11上形成一半导体结构20。在一些实施例中，半导体结构20可包括III-V族化合物半导体结构或其他适合的半导体结构。举例来说，当半导体结构20包括III-V族化合物半导体结构时，半导体结构20可包括堆迭设置的多层材料层(未绘示)，例如缓冲层、III-V族化合物半导体层、III-V族化合物阻障层以及闸极结构、源极结构、汲极结构而构成III-V族化合物半导体元件(例如晶体管)，而半导体结构20中还可视设计需要而包括对应III-V族化合物半导体元件的连接线路或/及其他类型的主动或/及被动元件，但并不以此为限。半导体结构20可具有一第一表面S21与一第二表面S22，第一表面S21与第二表面S22可为半导体结构20在垂直方向Z上的两相对表面，其中第一表面S21可面对硅衬底10，而第二表面S22可背对硅衬底10。
如图2所示，可在半导体结构20的第二表面S22上形成至少一个连接凸块30。连接凸块30可包括焊料凸块(solder bump)或其他适合的连接凸块结构，而连接凸块30的材料可包括金、铜、锡、铅或其他适合的导电材料。在一些实施例中，连接凸块30可用以将外部线路与半导体结构20接合，并使外部线路可通过连接凸块30而与半导体结构20中的元件(例如上述的晶体管)电性连接。在一些实施例中，可在半导体结构20的第二表面S22上形成多个连接凸块30，藉此与外部线路进行接合，但并不以此为限。
如图3与图4所示，可将硅衬底10翻转而使得连接凸块30朝下，并将一个或多个外部线路40与半导体结构20接合，外部线路40可通过对应的连接凸块30而与半导体结构20接合。在一些实施例中，半导体结构20可被视为晶片，而上述的接合方式可被视为一覆晶(flip chip)制程，但并不以此为限。在一些实施例中，在图4以及之后的图式中所绘示外部线路40可包括例如导线架的引线(pin)或其他外部线路的一部分，但并不以此为限。因此，外部线路40可被视为位于半导体结构20的第二表面S22上或/及位于半导体结构20的第二表面S22的一侧。此外，在一些实施例中，可在形成连接凸块30之后以及将外部线路40与半导体结构20接合之前，对硅衬底10进行一减薄制程91，用以移除硅衬底10的一部分而降低硅衬底10的厚度。在一些实施例中，减薄制程91可包括对硅衬底10进行一研磨制程或其他适合的减薄方式。上述的硅衬底10的第二表面S12在经过减薄制程91之后可成为第二表面S12’，而第一表面S11与第二表面S12’可为硅衬底10在垂直方向Z上的两相对表面。此外，在一些实施例中，可视设计需要在减薄制程91之后以及将外部线路40与半导体结构20接合之前进行一切割分离(saw singulation)制程，用以切割成多个可进行后续封装制程的单元，但并不以此为限。
如图5所示，可形成一模塑料(molding compound)层50覆盖硅衬底10的第二表面S12’。在一些实施例中，模塑料层50可还在水平方向(例如与垂直方向Z正交的方向)上覆盖硅衬底10的侧壁SW1以及半导体结构20的侧壁SW2，而模塑料层50的另一部分可形成在相邻的连接凸块30之间，藉此达到封装效果。在一些实施例中，模塑料层50的材料可包括聚合物材料、树脂(resin)材料、环氧化物(epoxy)材料、苯并环丁烯(benzocyclobutene，BCB)、聚酰亚胺(polyimide，PI)、氧化硅或其他适合的高电阻率或/及低介电常数(low dielectricconstant)的绝缘材料。
如图5至图6所示，可移除模塑料层50的一部分以暴露出硅衬底10。在一些实施例中，移除模塑料层50的一部分以暴露出硅衬底10的方式包括一研磨制程92或其他适合的方法。举例来说，可自硅衬底10的第二表面S12’的一侧对模塑料层50进行研磨制程92，用以移除模塑料层50的一部分以暴露出硅衬底10。在一些实施例中，硅衬底10的一部分可一并被研磨制程92移除，而上述硅衬底10的第二表面S12’在经过研磨制程92之后可成为第二表面S12”，但并不以此为限。此外，在进行研磨制程92时，半导体结构20的侧壁SW2可被模塑料层50覆盖，用以在研磨制程92进行时对半导体结构20以及其中的半导体元件产生保护效果，而在移除模塑料层50的一部分以暴露出硅衬底10之后，硅衬底10的侧壁SW1以及半导体结构20的侧壁SW2可仍被模塑料层50覆盖。在一些实施例中，位于硅衬底10的侧壁SW1以及半导体结构20的侧壁SW2上的模塑料层50在研磨制程92之后可具有在垂直方向Z上相对的一第一表面S51与一第二表面S52，硅衬底10的第二表面S12”与模塑料层50的第一表面S51可在研磨制程92之后大体上共平面，而模塑料层50的第二表面S52可与部分的外部线路40相连，但并不以此为限。
如图6至图7所示，在研磨制程92之后，可进行一移除制程93，用以移除硅衬底10而暴露出半导体结构20的第一表面S21。在一些实施例中，移除制程93可包括一蚀刻制程或其他具有高蚀刻选择比(例如对硅衬底10具有较高的蚀刻率且对模塑料层50以及半导体结构20不具有蚀刻效果或仅具有些微蚀刻反应或/及其他化学反应)的蚀刻方式，用以使硅衬底10可被移除制程93完全移除并降低对于模塑料层50或/及半导体结构20的负面影响。此外，在移除硅衬底10时，半导体结构20的侧壁SW2可被模塑料层50覆盖，用以达到保护半导体结构20以及其中的半导体元件的效果。因此，上述的研磨制程92可仅移除部分的硅衬底10，藉此可相对缩短移除制程93所需的制程时间而降低或/及避免对于模塑料层50以及半导体结构20的负面影响，并可避免研磨制程92直接对于半导体结构20产生破坏。因此，在利用移除制程93完全移除硅衬底10以暴露出半导体结构20的第一表面S21之后，半导体结构20的侧壁SW2可仍被模塑料层50覆盖，而模塑料层50的第一表面S51在垂直方向Z上可高于半导体结构20的第一表面S21。此外，在一些实施例中，可视设计需要在研磨制程92之后以及移除制程93之前进行一切割分离(saw singulation)制程，用以切割成多个互相分离单元，但并不以此为限。藉由本发明的制作方法，可在覆晶制程之后利用进行封装的模塑料层50的可固定性与保护性来进行对硅衬底10的移除制程，藉此达到提升制作良率或/及增加量产可行性的效果。
如图7至图8所示，在移除硅衬底10之后，可在半导体结构20的第一表面S21上形成重布线结构60，此重布线结构60可被视为背侧重布线结构，用以与半导体结构20中的元件(例如上述的晶体管)电性连接或/及通过半导体结构20中的连接电路(未绘示)以及连接凸块30而与外部线路40电性连接，进而形成在垂直方向Z延伸的垂直结构。如图8所示，通过上述制作方法形成的半导体装置100可包括半导体结构20、连接凸块30、外部线路40以及模塑料层50。连接凸块30与外部线路40可设置在半导体结构20的第二表面S22上，而重布线结构60可设置在半导体结构20的第一表面S21上。换句话说，外部线路40与重布线结构60可分别设置在半导体结构20在垂直方向Z上的两相对侧，而外部线路40可通过半导体结构20中的电路或/及重布线结构60进行讯号的传递。此外，模塑料层50可在水平方向上覆盖半导体结构20的侧壁SW2，且模塑料层50的第一表面S51在垂直方向Z上可高于半导体结构20的第一表面S21。
下文将针对本发明的不同实施例进行说明，且为简化说明，以下说明主要针对各实施例不同之处进行详述，而不再对相同之处作重复赘述。此外，本发明之各实施例中相同之元件系以相同之标号进行标示，以利于各实施例间互相对照。
请参阅图9、图6与图7。图9所绘示为本发明另一实施例之半导体装置101的制作方法示意图。在一些实施例中，图9可被视为绘示了图7之后的状况示意图，但并不以此为限。如图6、图7与图9所示，在一些实施例中，在移除硅衬底10之后，可在半导体结构20的第一表面S21上形成一填充材料70，而填充材料70可包括金属薄膜、陶瓷薄膜、高导热高分子材料或其他可提升半导体装置101的元件特性的材料。此外，填充材料70可通过沉积或其他适合的方式形成。在一些实施例中，填充材料70可在上述图8中所示的重布线结构60之后形成，故填充材料70亦可覆盖重布线结构60，但并不以此为限。
综上所述，在本发明的半导体装置的制作方法中，可先进行封装制程，利用封装制程使用的模塑料层提供在移除硅衬底的制程时所需要的固定支撑与保护效果，进而可提升制作良率或/及增加量产可行性。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。

Claims (20)

1.一种半导体装置的制作方法，其特征在于，包括：
在一硅衬底的一第一表面上形成一半导体结构，其中该半导体结构具有一第一表面，其面对该硅衬底；
将至少一外部线路与该半导体结构接合；
形成一模塑料层覆盖该硅衬底的一第二表面；
移除该模塑料层的一部分以暴露出该硅衬底；以及
移除该硅衬底，以暴露出该半导体结构的该第一表面。
2.根据权利要求1所述的半导体装置的制作方法，其特征在于，该硅衬底的该第一表面与该第二表面为该硅衬底在一垂直方向上的两相对表面。
3.根据权利要求2所述的半导体装置的制作方法，其特征在于，该垂直方向与该硅衬底的厚度方向平行。
4.根据权利要求1所述的半导体装置的制作方法，其特征在于，该硅衬底是被一蚀刻方式完全移除。
5.根据权利要求1所述的半导体装置的制作方法，其特征在于，该至少一外部线路位于该半导体结构的一第二表面上。
6.根据权利要求5所述的半导体装置的制作方法，其特征在于，该半导体结构的该第一表面与该第二表面为该半导体结构在一垂直方向上的两相对表面。
7.根据权利要求5所述的半导体装置的制作方法，其特征在于，还包括：
在该半导体结构的该第二表面上形成多个连接凸块，且该至少一外部线路是通过所述多个连接凸块而与该半导体结构接合。
8.根据权利要求7所述的半导体装置的制作方法，其特征在于，还包括：
在形成所述多个连接凸块之后以及将该至少一外部线路与该半导体结构接合之前，对该硅衬底进行一减薄制程，用以移除该硅衬底的一部分而降低该硅衬底的厚度。
9.根据权利要求7所述的半导体装置的制作方法，其特征在于，该模塑料层的一部分形成在相邻的所述多个连接凸块之间。
10.根据权利要求1所述的半导体装置的制作方法，其特征在于，移除该模塑料层的该部分以暴露出该硅衬底的方式包括一研磨制程。
11.根据权利要求10所述的半导体装置的制作方法，其特征在于，该硅衬底的一部分被该研磨制程移除。
12.根据权利要求10所述的半导体装置的制作方法，其特征在于，在该研磨制程之后以及移除该硅衬底之前，该硅衬底的一表面与该模塑料层的一表面共平面。
13.根据权利要求1所述的半导体装置的制作方法，其特征在于，该模塑料层还覆盖该硅衬底的侧壁。
14.根据权利要求13所述的半导体装置的制作方法，其特征在于，在移除该模塑料层的该部分以暴露出该硅衬底之后，该硅衬底的该侧壁被该模塑料层覆盖。
15.根据权利要求1所述的半导体装置的制作方法，其特征在于，该模塑料层还覆盖该半导体结构的侧壁。
16.根据权利要求15所述的半导体装置的制作方法，其特征在于，在移除该硅衬底时，该半导体结构的该侧壁被该模塑料层覆盖。
17.根据权利要求15所述的半导体装置的制作方法，其特征在于，在移除该硅衬底以暴露出该半导体结构的该第一表面之后，该半导体结构的该侧壁被该模塑料层覆盖。
18.根据权利要求1所述的半导体装置的制作方法，其特征在于，还包括：
在移除该硅衬底之后，在该半导体结构的该第一表面上形成重布线结构。
19.根据权利要求1所述的半导体装置的制作方法，其特征在于，还包括：
在移除该硅衬底之后，在该半导体结构的该第一表面上形成一填充材料。
20.根据权利要求1所述的半导体装置的制作方法，其特征在于，该半导体结构包括III-V族化合物半导体结构。
CN202111143022.XA 2021-09-28 2021-09-28 半导体装置的制作方法 Pending CN115881541A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111143022.XA CN115881541A (zh) 2021-09-28 2021-09-28 半导体装置的制作方法
US17/500,911 US20230102875A1 (en) 2021-09-28 2021-10-13 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111143022.XA CN115881541A (zh) 2021-09-28 2021-09-28 半导体装置的制作方法

Publications (1)

Publication Number Publication Date
CN115881541A true CN115881541A (zh) 2023-03-31

Family

ID=85721916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111143022.XA Pending CN115881541A (zh) 2021-09-28 2021-09-28 半导体装置的制作方法

Country Status (2)

Country Link
US (1) US20230102875A1 (zh)
CN (1) CN115881541A (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888197B2 (en) * 2007-01-11 2011-02-15 International Business Machines Corporation Method of forming stressed SOI FET having doped glass box layer using sacrificial stressed layer
US7989318B2 (en) * 2008-12-08 2011-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Method for stacking semiconductor dies
US8232140B2 (en) * 2009-03-27 2012-07-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method for ultra thin wafer handling and processing
US8252665B2 (en) * 2009-09-14 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Protection layer for adhesive material at wafer edge
US20110193235A1 (en) * 2010-02-05 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC Architecture with Die Inside Interposer
US7883991B1 (en) * 2010-02-18 2011-02-08 Taiwan Semiconductor Manufacturing Company, Ltd. Temporary carrier bonding and detaching processes
US8765578B2 (en) * 2012-06-06 2014-07-01 International Business Machines Corporation Edge protection of bonded wafers during wafer thinning
US9040349B2 (en) * 2012-11-15 2015-05-26 Amkor Technology, Inc. Method and system for a semiconductor device package with a die to interposer wafer first bond

Also Published As

Publication number Publication date
US20230102875A1 (en) 2023-03-30

Similar Documents

Publication Publication Date Title
US10790216B2 (en) Thermally enhanced semiconductor package and process for making the same
TWI582847B (zh) 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US12062623B2 (en) RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
TWI556349B (zh) 半導體裝置的結構及其製造方法
US8940636B2 (en) Through hole vias at saw streets including protrusions or recesses for interconnection
US11682599B2 (en) Chip package structure with molding layer and method for forming the same
US9230894B2 (en) Methods for manufacturing a chip package
US9972580B2 (en) Semiconductor package and method for fabricating the same
US20220084950A1 (en) Packaging for rf transistor amplifiers
US11923238B2 (en) Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive
US8786111B2 (en) Semiconductor packages and methods of formation thereof
US11810900B2 (en) Semiconductor packages stacked by wafer bonding process and methods of manufacturing the semiconductor packages
US11469173B2 (en) Method of manufacturing a semiconductor structure
US11749627B2 (en) Semiconductor package having a sidewall connection
US11114311B2 (en) Chip package structure and method for forming the same
US10985084B2 (en) Integrated III-V device and driver device packages with improved heat removal and methods for fabricating the same
CN115881541A (zh) 半导体装置的制作方法
TW202314856A (zh) 半導體裝置的製作方法
CN220341210U (zh) 半导体结构
US20230068435A1 (en) Semiconductor die assemblies with sidewall protection and associated methods and systems
US20240266307A1 (en) Method of fabricating semiconductor package and semiconductor package structure including the semiconductor package
US20240355781A1 (en) Integrated device comprising an offset interconnect
TW202318496A (zh) 半導體裝置的製作方法
CN116936509A (zh) 半导体装置及其制造方法
US9666452B2 (en) Chip packages and methods for manufacturing a chip package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication