CN116936338A - 超薄芯片及其制备方法和应用 - Google Patents
超薄芯片及其制备方法和应用 Download PDFInfo
- Publication number
- CN116936338A CN116936338A CN202210322576.4A CN202210322576A CN116936338A CN 116936338 A CN116936338 A CN 116936338A CN 202210322576 A CN202210322576 A CN 202210322576A CN 116936338 A CN116936338 A CN 116936338A
- Authority
- CN
- China
- Prior art keywords
- chip
- silicon substrate
- metal film
- functional layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 99
- 239000002184 metal Substances 0.000 claims abstract description 99
- 239000000758 substrate Substances 0.000 claims abstract description 66
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 64
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 239000002346 layers by function Substances 0.000 claims abstract description 48
- 238000000151 deposition Methods 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 55
- 239000010410 layer Substances 0.000 claims description 28
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 20
- 229910052709 silver Inorganic materials 0.000 claims description 20
- 239000004332 silver Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 239000010936 titanium Substances 0.000 claims description 12
- 238000004519 manufacturing process Methods 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011651 chromium Substances 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 239000010931 gold Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 3
- 238000004806 packaging method and process Methods 0.000 abstract description 5
- 238000000227 grinding Methods 0.000 description 16
- 239000002390 adhesive tape Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229920001634 Copolyester Polymers 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000017 hydrogel Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 1
- -1 polydimethylsiloxane Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02016—Backside treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02013—Grinding, lapping
Abstract
本发明涉及一种超薄芯片及其制备方法和应用；该制备方法包括以下步骤：提供芯片，所述芯片包括层叠设置的硅衬底以及功能层；以及在所述硅衬底远离所述功能层的表面沉积金属薄膜，得到超薄芯片，其中，所述金属薄膜与所述硅衬底之间的应力为α，所述功能层与所述硅衬底之间的应力β，α的取值范围为10MPa‑1000MPa，β的取值范围为负1000MPa‑负10MPa，且|α|与|β|的差的绝对值小于或等于1MPa；该制备方法能够降低超薄芯片的翘曲曲率，提高超薄芯片的封装良率和可靠性。
Description
技术领域
本发明涉及芯片技术领域，特别是涉及超薄芯片及其制备方法和应用。
背景技术
超薄芯片具有广阔的应用前景，当超薄芯片的厚度低于50μm时，超薄芯片具备良好的柔性，可应用于柔性电子。
背面磨削是超薄芯片的传统制备方法，该制备方法兼容目前的半导体工艺，并且具有去除速率高，厚度控制均匀，设备工艺成熟等优点，适合超薄芯片的大规模量产，然而，随着超薄芯片厚度的降低，超薄芯片会发生翘曲，导致封装良率低，可靠性差等问题。
发明内容
基于此，有必要针对上述问题，提供一种超薄芯片及其制备方法和应用；该制备方法能够降低超薄芯片的翘曲曲率，提高超薄芯片的封装良率和可靠性。
本发明提供了一种超薄芯片的制备方法，包括以下步骤：
提供芯片，所述芯片包括层叠设置的硅衬底以及功能层；以及
在所述硅衬底远离所述功能层的表面沉积金属薄膜，得到超薄芯片，其中，所述金属薄膜与所述硅衬底之间的应力为α，所述功能层与所述硅衬底之间的应力β，α的取值范围为10MPa-1000MPa，β的取值范围为负1000MPa-负10MPa，且|α|与|β|的差的绝对值小于或等于1MPa。
在一实施方式中，所述沉积金属薄膜的步骤包括：依次沉积第一金属薄膜和第二金属薄膜，其中，所述第一金属薄膜与所述硅衬底的剥离强度大于或等于10N/m，所述第一金属薄膜的弹性模量为20GPa-200GPa，泊松比为0.2-0.35，所述第二金属薄膜的弹性模量为10GPa-100GPa，泊松比为0.2-0.35。
在一实施方式中，所述第一金属薄膜的材料选自钛、铬或钒中的至少一种；所述第二金属薄膜的材料选自铜、镍、银、铝或金中的至少一种。
在一实施方式中，所述第一金属薄膜的厚度为10nm-200nm。
在一实施方式中，所述第二金属薄膜的厚度为1μm-5μm。
在一实施方式中，在所述硅衬底远离所述功能层的表面沉积金属薄膜的步骤之前，还包括对所述硅衬底远离所述功能层的表面进行抛光，去除所述硅衬底的损伤层。
在一实施方式中，所述损伤层的厚度为10nm-200nm。
在一实施方式中，所述芯片的厚度小于或等于50μm。
一种超薄芯片，由如上述的超薄芯片的制备方法制备得到。
一种柔性电子，包括如上述的超薄芯片。
本发明提供的超薄芯片的制备方法，在硅衬底远离功能层的表面沉积金属薄膜，并且控制金属薄膜与硅衬底之间的应力α与功能层与硅衬底之间的应力β的方向相反，差值的绝对值小于或等于1MPa，从而使应力α与应力β相互抵消，进而降低超薄芯片的翘曲曲率，提高超薄芯片的封装良率和可靠性。
附图说明
图1为呈单轴翘曲的芯片；
图2为超薄芯片的制备方法的流程示意图；
图3为芯片单轴翘曲原理模型的截面图，图中，A代表功能层，B代表硅衬底；
图4为超薄芯片翘曲曲率与芯片厚度的关系图；
图5为超薄芯片翘曲曲率与芯片平面尺寸的关系图；
图6为超薄芯片翘曲曲率与芯片中损伤层的关系图；
图7为超薄芯片最大翘曲度与银薄膜厚度的关系图；
图8为实施例1提供的超薄芯片翘曲度测量结果图；
图9为实施例2提供的超薄芯片翘曲度测量结果图；
图中，10、芯片；101、硅衬底；102、功能层；20、金属薄膜；201、第一金属薄膜；202、第二金属薄膜；30、超薄芯片。
具体实施方式
为了便于理解本发明，下面将参照相关实施例对本发明进行更全面的描述。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“和/或”包括一个或多个相关的所列项目的任意的和所有的组合。
以下将对本发明提供的超薄芯片及其制备方法和应用作进一步说明。
如图1和图2所示，本发明提供的超薄芯片30的制备方法，包括以下步骤：
S10，提供芯片10，芯片10包括层叠设置的硅衬底101以及功能层102；以及
S20，在硅衬底101远离功能层102的表面沉积金属薄膜20，得到超薄芯片30，其中，金属薄膜20与硅衬底101之间的应力为α，功能层102与硅衬底101之间的应力β，α的取值范围为10MPa-1000MPa，β的取值范围为负1000MPa-负10MPa，且|α|与|β|的差的绝对值小于或等于1MPa；应予说明的是，负1000MPa-负10MPa中的“负”代表应力β的方向与应力α的方向相反，|α|代表应力α的大小，|β|代表应力β的大小。
可以理解的，硅衬底101远离功能层102的表面为芯片10的背面，功能层102远离硅衬底101的表面为芯片10的正面，在一实施方式中，功能层102包括层叠设置的器件掺杂层、中间金属介质层以及钝化层，其中，硅衬底101与器件掺杂层贴合。
步骤S10中，芯片10可以通过购买得到，也可以自行制备，在一实施方式中，芯片10的厚度小于或等于50μm。
在一实施方式中，芯片10通过背面磨削得到，随着芯片10厚度的减低，芯片10的弯曲刚度呈指数下降，其中，芯片10背面的损伤层引起的残余应力，芯片10正面功能层102工艺引入的应力，例如，晶格错配，缺陷，生长应力，热应变等，均会导致芯片10翘曲；在一实施方式中，芯片10呈单轴翘曲，即芯片10面内方向中两条相互垂直的棱边，其中一条棱边的曲率为0，另一条棱边的曲率则大于0，此时，弯曲方向平行于芯片10的一条棱边，而一条棱边几乎无翘曲。
应予说明的是，芯片10背面的损伤层可以通过化学机械抛光工艺去除，然而，芯片10正面的功能层102是芯片10的有源区，无法去除；为了降低制得的超薄芯片30的翘曲曲率，申请人建立了一种描述单轴翘曲芯片10的板壳力学模型，用于研究影响芯片10翘曲的主要因素。
设芯片10中y轴方向上的翘曲主曲率为κy，x轴方向上的翘曲主曲率为κx，如图3所示，设芯片10硅衬底101的弹性模量、泊松比、厚度分别为Es，vs，hs，芯片10功能层102各层的弹性模量、泊松比、厚度分别为Ei，νi，hi(i＝1，2，3...)，功能层102各层产生的失配应变分别为εmix，εmiy(i＝1，2，3...)。
设芯片10平面尺寸为a，b，将硅衬底101的几何中平面设为中面(z＝0)，几何中心设为XOY平面的原点。
首先，假设系统的挠度函数为：假设中平面的面内位移函数为四次方以下的多项式来表达：
其中，a1，a2，K，a9，b1，b2，K，b9为无量纲参数。
从而可根据几何方程求出中平面的应变为：
最终获得关于主曲率间关系的方程组为：
对于单轴翘曲的芯片10，y轴方向上的κy＝0，即方程组在极限情况下的解析表达式可以将方程组简化为关于κx的二次方程：
由此，上述板壳力学模型给出了影响芯片10单轴翘曲的因素，如图4-6所示，影响芯片10单轴翘曲的最主要因素为正面功能层102的失配应变以及硅衬底101的厚度，次要因素是平面尺寸以及减薄带来的损伤层；根据上述板壳力学模型，申请人还得出超薄芯片30的最大翘曲度wm与κx和a的关系如下：
步骤S20中，在硅衬底101远离功能层102的表面沉积金属薄膜20，并且控制金属薄膜20与硅衬底101之间的应力α与功能层102与硅衬底101之间的应力β的方向相反，差值的绝对值小于或等于1MPa，从而使应力α与应力β相互抵消，进而降低制得的超薄芯片30的翘曲曲率，提高超薄芯片30的封装良率和可靠性。
在一实施方式中，沉积金属薄膜20的步骤包括：依次沉积第一金属薄膜201和第二金属薄膜202，其中，第一金属薄膜201与硅衬底101的剥离强度大于或等于10N/m，使得第二金属薄膜202牢固的粘附于硅衬底101远离功能层102的表面。
优选的，第一金属薄膜201的弹性模量为20GPa-200GPa，泊松比为0.2-0.35，具体的，第一金属薄膜201的材料选自钛、铬或钒中的至少一种；在一实施方式中，第一金属薄膜201的厚度为10nm-200nm，可以理解的，第一金属薄膜201的厚度较小，第一金属薄膜201的主要作用是提升硅衬底101与第二金属薄膜202的黏附性。
在一实施方式中，第二金属薄膜202的弹性模量为10GPa-100GPa，泊松比为0.2-0.35，具体的，第二金属薄膜202的材料选自铜、镍、银、铝或金中的至少一种。若芯片10的边缘朝功能层102的方向翘曲，则选择热膨胀系数小的金属，反之，选择热膨胀系数大的金属；在一实施方式中，第二金属薄膜202的厚度为1μm-5μm，第二金属薄膜202的主要作用是降低超薄芯片30的翘曲度。
由于第一金属薄膜201的厚度远远低于第二金属薄膜202的厚度，为了简化模型，可以只考虑第二金属薄膜202引入的应力，参照上述板壳力学模型，能够得到超薄芯片30的最大翘曲度wm与第二金属薄膜202的厚度的关系，从而确定第二金属薄膜202的优选的厚度；以第二金属薄膜202的材料选自银为例，超薄芯片30的最大翘曲度与银薄膜厚度的关系图如图7所示。
在一实施方式中，在硅衬底101远离功能层102的表面沉积金属薄膜20的步骤之前，还包括对硅衬底101远离功能层102的表面进行抛光，去除硅衬底101的损伤层；在一实施方式中，损伤层的厚度为10nm-200nm，可以理解的，损伤层的厚度小于超薄芯片30中硅衬底101的厚度。
本发明提供了一种由如上述的超薄芯片30的制备方法制备得到超薄芯片30。
本发明提供的超薄芯片30具备良好的柔性以及平整性，能够很好的应用于柔性电子。
在一实施方式中，超薄芯片30的厚度低于50μm。
本发明还提供了一种柔性电子，包括如上述的超薄芯片30。
在一实施方式中，柔性电子还包括柔性基底，柔性基底用于集成上述超薄芯片30。在一实施方式中，柔性基板的材料为柔性材料，包括聚二甲基硅氧烷、脂肪族-芳香族共聚酯、水凝胶或生物兼容性敷料，可以根据实际需求进行确定，在此不作限制。
本发明提供的柔性电子具有优异的柔性以及平整性，且能够实现产品的大规模量产化，可以被广泛地应用于可穿戴电子设备、纸基显示和健康监视系统等诸多领域。
以下，将通过以下具体实施例对超薄芯片30及其制备方法和应用做进一步的说明。
实施例1-3以及对比例1提供的超薄芯片30的制备方法中，芯片10包括硅衬底101，以及层叠设置于硅衬底101表面的器件掺杂层、中间金属介质层以及钝化层，其中，器件掺杂层、中间金属介质层以及钝化层共同组成芯片10的功能层102，硅衬底101远离功能层102的表面为芯片10的背面，功能层102远离硅衬底101的表面为芯片10的正面。
实施例1
将芯片10的正面贴在UV研磨胶带上，保护芯片10的正面不受污染，芯片10的背面利用减薄机减薄，直至芯片10的厚度至25μm，并用化学机械抛光芯片10的背面，去除硅衬底101远离功能层102表面的损伤层，减薄完成后，芯片10先不从UV研磨胶带上取下，以便在沉积金属时保持芯片10平整。
选择在硅衬底101远离功能层102的表面沉积金属银，由于金属银与硅衬底101的黏附性较差，容易脱落，因此在沉积金属银之前，先沉积厚度为20nm金属钛，以防金属银脱落，将芯片10连带UV研磨胶带放入磁控溅射设备中，先沉积金属钛，沉积厚度为20nm，然后沉积金属银，沉积厚度为2μm，金属钛和金属银形成的金属薄膜20与硅衬底101之间的应力为α，功能层102与硅衬底101之间的应力为β，α与β方向相反，|α|与|β|的差的绝对值小于1MPa，沉积完成后，将UV研磨胶带正面照射紫外灯解胶，获得如图8所示超薄芯片30。
实施例2
将芯片10的正面贴在UV研磨胶带上，保护芯片10的正面不受污染，芯片10的背面利用减薄机减薄，直至芯片10的厚度至25μm，并用化学机械抛光芯片10的背面，去除硅衬底101远离功能层102表面的损伤层，减薄完成后，芯片10先不从UV研磨胶带上取下，以便在沉积金属时保持芯片10平整。
选择在硅衬底101远离功能层102的表面沉积金属银，由于金属银与硅衬底101的黏附性较差，容易脱落，因此在沉积金属银之前，先沉积厚度为20nm金属钛，以防金属银脱落，将芯片10连带UV研磨胶带放入磁控溅射设备中，先沉积金属钛，沉积厚度为20nm，然后沉积金属银，沉积厚度为4μm，金属钛和金属银形成的金属薄膜20与硅衬底101之间的应力为α，功能层102与硅衬底101之间的应力为β，α与β方向相反，|α|与|β|的差的绝对值小于1MPa，沉积完成后，将UV研磨胶带正面照射紫外灯解胶，获得如图9所示超薄芯片30。
实施例3
将芯片10的正面贴在UV研磨胶带上，保护芯片10的正面不受污染，芯片10的背面利用减薄机减薄，直至芯片10的厚度至25μm，并用化学机械抛光芯片10的背面，去除硅衬底101远离功能层102表面的损伤层，损伤层的厚度为2μm，减薄完成后，芯片10先不从UV研磨胶带上取下，以便在沉积金属时保持芯片10平整。
选择在硅衬底101远离功能层102的表面沉积金属铜，由于金属铜与硅衬底101的黏附性较差，容易脱落，因此在沉积金属铜之前，先沉积厚度为20nm金属钛，以防金属铜脱落，将芯片10连带UV研磨胶带放入磁控溅射设备中，升温至150℃，先沉积金属钛，沉积厚度为20nm，然后沉积金属铜，沉积厚度为1μm，金属钛和金属铜形成的金属薄膜20与硅衬底101之间的应力为α，功能层102与硅衬底101之间的应力为β，α与β方向相反，|α|与|β|的差的绝对值小于1MPa，沉积完成后，将UV研磨胶带正面照射紫外灯解胶，获得超薄芯片30。
对比例1
将芯片10的正面贴在UV研磨胶带上，保护芯片10的正面不受污染，芯片10的背面利用减薄机减薄，直至芯片10的厚度至40μm，并用化学机械抛光芯片的背面，去除硅衬底101远离功能层102表面的损伤层，减薄完成后，将UV研磨胶带正面照射紫外灯解胶，获得的超薄芯片30，翘曲度为120μm。
需要说明的是，本发明所涉及的术语“第一”、“第二”仅仅是区别类似的对象，不代表针对对象的特定排序，“第一”、“第二”在允许的情况下可以互换特定的顺序或先后次序。可以理解地，“第一”、“第二”区分的对象在适当情况下可以互换，以使这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本申请。如本文所使用的，单数形式“一”，“一个”和“该”也旨在包括复数形式，除非上下文另外明确指出。还将理解的是，当在本说明书中使用术语“包括”时，指的是存在特征、步骤、操作、元件和/或部件，但不排除一个或多个其他特征、步骤、操作、元件、部件和/或其组合的存在。“可选的”或“可选地”意指后续描述的事件或情况可能发生也可能不发生，并且描述包括发生以及不发生该事件的情况。
如在整个说明书和权利要求书中所使用的，近似语言可以用于修改可以变化的任何定量表示，而不会导致与之相关的基本功能的变化。因此，由诸如“大约”，“大概”和“基本”的一个或多个术语修饰的值不限于所指定的精确值。在至少一些情况下，近似语言可以对应于用于测量值的仪器的精度。此处并且在整个说明书和权利要求书中，除非上下文或语言另有描述，否则范围限制可以组合并且/或者互换，这样的范围是指定的并且包括被包含在其中的所有子范围。
在本发明的描述中，需要理解的是，术语“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
以上示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。术语“包括”、“包含”或者其任何其它变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、产品或者设备不仅包括那些要素，而且还包括没有明确列出的其它要素，或者是还包括为这种过程、方法、产品或者设备所固有的要素。在没有更多限制的情况下，并不排除在包括所述要素的过程、方法、产品或者设备中还存在另外的相同或等同要素。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种超薄芯片的制备方法，其特征在于，包括以下步骤：
提供芯片，所述芯片包括层叠设置的硅衬底以及功能层；以及
在所述硅衬底远离所述功能层的表面沉积金属薄膜，得到超薄芯片，其中，所述金属薄膜与所述硅衬底之间的应力为α，所述功能层与所述硅衬底之间的应力β，α的取值范围为10MPa-1000MPa，β的取值范围为负1000MPa-负10MPa，且|α|与|β|的差的绝对值小于或等于1MPa。
2.根据权利要求1所述的超薄芯片的制备方法，其特征在于，所述沉积金属薄膜的步骤包括：依次沉积第一金属薄膜和第二金属薄膜，其中，所述第一金属薄膜与所述硅衬底的剥离强度大于或等于10N/m，所述第一金属薄膜的弹性模量为20GPa-200GPa，泊松比为0.2-0.35，所述第二金属薄膜的弹性模量为10GPa-100GPa，泊松比为0.2-0.35。
3.根据权利要求2所述的超薄芯片的制备方法，其特征在于，所述第一金属薄膜的材料选自钛、铬或钒中的至少一种；所述第二金属薄膜的材料选自铜、镍、银、铝或金中的至少一种。
4.根据权利要求2所述的超薄芯片的制备方法，其特征在于，所述第一金属薄膜的厚度为10nm-200nm。
5.根据权利要求2所述的超薄芯片的制备方法，其特征在于，所述第二金属薄膜的厚度为1μm-5μm。
6.根据权利要求1-5任一项所述的超薄芯片的制备方法，其特征在于，在所述硅衬底远离所述功能层的表面沉积金属薄膜的步骤之前，还包括对所述硅衬底远离所述功能层的表面进行抛光，去除所述硅衬底的损伤层。
7.根据权利要求6所述的超薄芯片的制备方法，其特征在于，所述损伤层的厚度为10nm-200nm。
8.根据权利要求1-5任一项所述的超薄芯片的制备方法，其特征在于，所述芯片的厚度小于或等于50μm。
9.一种超薄芯片，其特征在于，由如权利要求1-8任一项所述的超薄芯片的制备方法制备得到。
10.一种柔性电子，其特征在于，包括如权利要求9所述的超薄芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210322576.4A CN116936338A (zh) | 2022-03-29 | 2022-03-29 | 超薄芯片及其制备方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210322576.4A CN116936338A (zh) | 2022-03-29 | 2022-03-29 | 超薄芯片及其制备方法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116936338A true CN116936338A (zh) | 2023-10-24 |
Family
ID=88381207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210322576.4A Pending CN116936338A (zh) | 2022-03-29 | 2022-03-29 | 超薄芯片及其制备方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116936338A (zh) |
-
2022
- 2022-03-29 CN CN202210322576.4A patent/CN116936338A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10910328B2 (en) | Silicon wafer manufacturing method | |
| EP0355913B1 (en) | Method of manufacturing a device | |
| TWI704032B (zh) | 玻璃板、積層體、半導體封裝及其製造方法、電子機器 | |
| JP6674147B2 (ja) | 支持ガラス基板及びこれを用いた積層体 | |
| CN102468385A (zh) | 复合基板及复合基板的制造方法 | |
| EP2930751B1 (en) | Handle substrate for compound substrate for use with semiconductor | |
| US20090211791A1 (en) | Substrate formed on carrier having retaining features and resultant electronic device | |
| US7837793B2 (en) | Method of manufacturing diamond substrates | |
| US6051498A (en) | Method for manufacturing a semiconductor wafer which is coated on one side and provided with a finish | |
| TW200524024A (en) | Protecting thin semiconductor wafers during back-grinding in high-volume production | |
| CN112996945B (zh) | 用于电子设备的热传导及保护涂覆件 | |
| Tian et al. | Finite element analysis of deflection and residual stress on machined ultra-thin silicon wafers | |
| US20150037897A1 (en) | Method of analyzing a sapphire article | |
| EP3859971A1 (en) | Composite substrate, piezoelectric element, and method for manufacturing composite substrate | |
| CN116936338A (zh) | 超薄芯片及其制备方法和应用 | |
| CN114156168A (zh) | 一种复合晶圆加工方法及采用其制备的超表面 | |
| US20230075685A1 (en) | Method for manufacturing a film on a flexible sheet | |
| EP1660703B1 (en) | Method of manufacturing diamond substrates | |
| EP4148812A1 (en) | Piezoelectric composite substrate and method for manufacturing same | |
| US6972049B2 (en) | Method for fabricating a diamond film having low surface roughness | |
| CN114823285A (zh) | 超薄芯片及其平整化方法和应用 | |
| US6884645B2 (en) | Method for preparing a device structure having a wafer structure deposited on a composite substrate having a matched coefficient of thermal expansion | |
| JPS6294263A (ja) | カツタ−ブレ−ドおよびその製造方法 | |
| CN100561304C (zh) | 液晶封装用玻璃基板及液晶显示装置 | |
| KR101906761B1 (ko) | 진공척용 다공질 세라믹판과 서브 플레이트의 결합체의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |