CN116933719B - 自适应封装基板预缩方法、装置、电子设备及存储介质 - Google Patents
自适应封装基板预缩方法、装置、电子设备及存储介质 Download PDFInfo
- Publication number
- CN116933719B CN116933719B CN202311189419.1A CN202311189419A CN116933719B CN 116933719 B CN116933719 B CN 116933719B CN 202311189419 A CN202311189419 A CN 202311189419A CN 116933719 B CN116933719 B CN 116933719B
- Authority
- CN
- China
- Prior art keywords
- pad
- information
- preshrinking
- shrinking
- transferred
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000000758 substrate Substances 0.000 title claims abstract description 32
- 230000003044 adaptive effect Effects 0.000 title claims description 20
- 238000013461 design Methods 0.000 claims abstract description 66
- 230000003993 interaction Effects 0.000 claims abstract description 19
- 238000004422 calculation algorithm Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 2
- 238000004806 packaging method and process Methods 0.000 abstract description 9
- 238000004364 calculation method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 10
- 238000006243 chemical reaction Methods 0.000 description 7
- 230000009467 reduction Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 3
- 101100244014 Neurospora crassa (strain ATCC 24698 / 74-OR23-1A / CBS 708.71 / DSM 1257 / FGSC 987) ppi-5 gene Proteins 0.000 description 2
- 101150023294 PIN4 gene Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000008961 swelling Effects 0.000 description 2
- 101100520142 Caenorhabditis elegans pin-2 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000012804 iterative process Methods 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 101150037009 pin1 gene Proteins 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/30—Computing systems specially adapted for manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请实施例公开了一种自适应封装基板预缩方法、装置、电子设备及存储介质。该方法包括：根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域；按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息；根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。基于此，本申请的实施例能够自动实现预缩参数的计算，从而根据该预缩参数对不同的元素进行预缩，实现了自动化预缩，避免了人工修改相关比例，减少了人工的耗费。
Description
技术领域
本申请实施例涉及基板设计技术领域，尤其涉及一种自适应封装基板预缩方法、装置、电子设备及存储介质。
背景技术
为了提高电路的可靠性，通常会采用印刷电路板的方式，将电路印刷到有机基板中进行封装。目前，主流封装有机基板热膨胀系数远大于硅片热膨胀系数，为减少硅片贴装至基板时，工艺温度变化引起的键和错位的问题，通常会在设计过程中对芯片投影下的基板区域引入涨缩比例因子。
但是，面对不同的的实际情况，比如不同的元素，利用工具进行设计时，需要多次修改该涨缩比例因子，这就会导致设计人员会有大量的修改操作，从而导致大量人力的耗费。
发明内容
本申请实施例提供一种自适应封装基板预缩方法、装置、电子设备及存储介质，以减少人工修改涨缩比例因子，减少人力的耗费。
第一方面，本申请实施例提供了一种自适应封装基板预缩方法，所述方法包括：
根据接收到的第一用户交互信息，确定原设计图中的待转移区域和所述待转移区域中包含所有焊盘的第一焊盘区域；
按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息；
根据所述预缩基础信息确定预缩参数，并根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩。
第二方面，本申请实施例提供了一种自适应封装基板预缩装置(1)，所述装置包括：
确定模块，用于根据接收到的第一用户交互信息，确定原设计图中的待转移区域和所述待转移区域中包含所有焊盘的第一焊盘区域；
抓取模块，用于按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息；
预缩模块，用于根据所述预缩基础信息确定预缩参数，并根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩。
第三方面，本申请实施例还提供了一种电子设备，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如本申请任一实施例提供的自适应封装基板预缩方法。
第四方面，本申请实施例还提供了一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如本申请任一实施例提供的自适应封装基板预缩方法。
本申请实施例的技术方案，根据接收到的第一用户交互信息，确定原设计图中的待转移区域和所述待转移区域中包含所有焊盘的第一焊盘区域；按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息；根据所述预缩基础信息确定预缩参数，并根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩。基于此，本申请的实施例能够自动实现预缩参数的计算，从而根据该预缩参数对不同的元素进行预缩，实现了自动化预缩，避免了人工修改相关比例，减少了人工的耗费。
附图说明
图1为本申请实施例一提供的自适应封装基板预缩方法的流程示意图；
图2为本申请的实施例一提供的一种原设计图的示意图；
图3为本申请实施例二提供的一种自适应封装基板预缩装置的结构示意图；
图4为本申请实施例三提供的一种电子设备的结构示意图。
具体实施方式
下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。
实施例一
图1为本申请实施例一提供的自适应封装基板预缩方法的流程示意图，方法可适用于自适应封装基板预缩的场景。该方法可以由自适应封装基板预缩装置来执行，该装置可采用硬件和/或软件的方式实现,并一般可以集成在具有数据运算能力的计算机等系统中，具体包括如下步骤：
步骤101、根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域。
需要说明的是，本实施例可以依靠skill语言来实现，在一个具体的例子中，本实施例所使用的软件可以为Allegro Package Designer。本步骤中，第一用户交互信息为用户在原设计图的显示界面中进行框选操作所对应的框选信息。在一个具体的例子中，用户可以利用鼠标完成框选操作，当然，若显示器为可触控屏，也可以通过触控的方式完成框选操作。
具体的，框选信息可以包括框选区域顶点的坐标信息，即通过前述方式，确定出坐标信息，然后根据该坐标信息确定出原设计图中的待转移区域和第一焊盘区域。
本步骤中，可以在原设计图中设置平面直角坐标系，然后基于前述框选操作确定出相应的坐标信息，该坐标信息包括第一次框选操作对应的坐标信息和第二次框选操作对应的坐标信息。
其中，可以根据第一次框选操作对应的坐标信息确定出前述待转移区域，根据第二次框选操作对应的坐标信息确定出前述的第一焊盘区域。在一个具体的例子中，可以参阅图2，图2为本申请的实施例一提供的一种原设计图的示意图。
如图2所示，框a即为前述框选的待转移区域，框b即为前述框选的第一焊盘区域。需要说明的是，框a需要包括所有需要转移的元素，框b可以包括所有需要转移的元素对应net连接的焊盘。
步骤102、按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息。
本步骤中，信息抓取需求为需要抓取的元素，具体的，抓取时，可以抓取第一焊盘区域内的焊盘信息以及第一过孔信息，抓取待转移区域内第一焊盘区域外的第二过孔信息，抓取待转移区域内的连接线信息，抓取原设计图中的芯片中心信息；然后将焊盘信息、第一过孔信息、第二过孔信息、连接线信息以及芯片中心信息确定为预缩基础信息。
具体的，在抓取焊盘信息时，可以直接抓取第一焊盘区域中焊盘属性物体的坐标、net名字、编号和各焊盘是否叠加过孔，将这4类信息确定为焊盘信息即可，通常可以记录到外部文件中。
还可以抓取原设计图中所有的图层信息。另外，抓取第一过孔信息时，可以抓取原设计图中最上层导电层往下的过孔，抓取它们的坐标、net名字、过孔属性，其中过孔属性可以包括过孔起始和终止的层及过孔和孔垫大小的信息，是否叠加在一个焊盘上（若是，则需要记录焊盘编号），将上述信息确定为第一过孔信息，通常也可以记录到外部文件中。
抓取第二过孔信息时，可以抓取极板core层以上，待转移区域中，除去第一过孔信息外其他过孔的的坐标、net名称、过孔属性，将上述信息确定为第二过孔信息，通常也可以记录到外部文件中。
然后抓取基板core层以上，包含在待转移区域内的所有的连接线，即走线，抓取每个连接线所在层数，路径经过的所有坐标，net名字，每个线段对应的线段宽度，将上述信息确定为连接线信息，通常也可以记录到外部文件中。
最后抓取原设计图中的芯片中心坐标作为芯片中心信息，通常也可以记录到外部文件中。
上述抓取到的信息即为本步骤中的预缩基础信息。
步骤103、根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。
本步骤中，预缩参数可以包括预缩值和偏移值，具体的，确定预缩参数时，可以先根据接收到的第二用户交互信息，确定新设计图中包含包含所有需要转移的元素对应net连接的焊盘的第二焊盘区域；然后根据第二焊盘区域中各焊盘的焊盘信息以及第一焊盘区域中各焊盘的焊盘信息确定预缩值；再根据预缩值、第二焊盘区域中各焊盘的焊盘信息、第一焊盘区域中各焊盘的焊盘信息、原设计图中的芯片中心信息确定偏移值；最后将预缩值和偏移值确定为预缩参数。
其中，第二用户交互信息与第一用户交互信息的获取方式可以是相同的，此处不再赘述。需要说明的是，第二用户交互信息可以为在新设计图中进行框选操作所对应的框选信息。
另外，新设计图与原设计图中可能会存在旋转的情况，因此，在确定预缩参数之前，还可以获取新设计图相对于原设计图的旋转信息，并根据旋转信息对预缩基础信息进行转换。该旋转信息可以是用户选择的，比如顺时针90度、顺时针180度、逆时针90度、逆时针180度等。
按照旋转角度对坐标进行转换可以参考相关技术，此处不再赘述。
本实施例中，需要将原设计图中的待转移区域中的元素转移到新设计图中，该新设计图中已包含原始的待转移区域的部分元素，比如焊盘。具体确定预缩值时，对于第二焊盘区域内所有焊盘中的任一目标焊盘，从预缩基础信息中获取与目标焊盘位置对应的相应焊盘的焊盘信息；从第二焊盘区域中确定距离最远的两个焊盘，以及获取两个焊盘的相应焊盘的焊盘信息；根据两个焊盘的焊盘信息以及两个焊盘的相应焊盘的焊盘信息确定预缩值。
在一个具体的例子中，第一用户交互信息框选的第二焊盘区域可以记为框c,可以抓取框c中所有pin（焊盘）属性物体，筛选出所有拥有唯一net名字的pin物体。同时在原图pin数据中筛选拥有相同net名字的数据，得到原图与新图两组互相一一对应有相同net名字，且有唯一性的pin坐标数据。选取其中距离最远的两组pin，原图中记为pin0，pin1，新图中记为pin2，pin3。
并且(x0 y0), (x1 y1), (x2 y2), (x3 y3)分别是这四个pin的坐标。取预缩值1为（x3-x2）/(x1-x0)，预缩值2为（y3-y2）/(y1-y0)。取近似预缩值为预缩值1和预缩值2的平均值。
另外，在确定偏移值时，可以根据预缩值、目标焊盘的焊盘信息、目标焊盘的相应焊盘的焊盘信息、原设计图中的芯片中心信息确定偏移值。
在一个具体的例子中，设（x6，y6）为原图芯片Symbol中心坐标。继续用前述过程得到的两组一一对应的pin坐标数据。取其中一对，原图数据的pin记为pin4，新图数据的pin记为pin5。设(x4 y4), (x5 y5)为pin4，pin5的坐标，则x方向偏移值为x5 – 近似预缩值*（x4-x6），y方向偏移值为y5 – 近似预缩值*（y4-y6）。对所有这两组对应的坐标数据进行该运算，取近似偏移值为他们的平均值。
本步骤中，在确定出预缩参数后，可以按照预设的元素类型顺序对待转移区域中元素进行轮询；每轮询到任一元素，获取元素的类型相应的预缩算法；根据预缩算法、预缩值和偏移值对新设计图中与待转移区域中元素相对应的元素进行预缩。
需要说明的是，元素类型顺序可以为预先规定的顺序，比如先进行连接线的预缩，再进行过孔的预缩。该规定适用于从最上图层到最下图层逐层迭代的过程中。
在一个具体的例子中，若对原设计图中的某个坐标（m，n）进行预缩，6）（x6，y6）为原图芯片Symbol中心坐标, 则记(u, v)为（m, n）经过近似缩放偏移转换后的新图中对应的坐标。其中u = （m – x6）*近似预缩值 + x方向近似偏移值，v = （n – y6）* 近似预缩值+ y方向近似偏移值。
对待转移区域中的过孔进行预缩时，对于任一第一过孔信息中的过孔，读取其是否叠加在一个pin焊盘上的信息，按是和否分成两组。
对是叠加在一个pin焊盘上的一组，依据pin焊盘编号，得到原图pin焊盘坐标，对其坐标进行近似缩放偏移转换，得到的新坐标作为抓取点，近似抓得新图对应pin焊盘，在其坐标上按照第一过孔信息中的焊盘属性和net名字生成新过孔。
对于不叠加在一个pin焊盘上的一组，对其原坐标进行近似缩放偏移转换，在得到的新坐标上按照第一过孔信息中的焊盘属性和net名字生成新过孔。
在逐层迭代的过程中，在新设计图中生成连接线时，会涉及到以下4中情况：
（1）只有头端坐标处抓得pin或via属性物体；
（2）只有尾端坐标处抓得pin或via属性物体；
（3）头端尾端坐标处都抓得pin或via属性物体；
（4）头端尾端都没有抓得pin或via属性物体。
其中，对于情况（1），将抓得的物体坐标作为新生成连接线的头端坐标。如果原连接线尾端坐标或此连接线后续任意一点坐标在框c外，则记临时偏移值为近似偏移值减去原芯片Symbol坐标。如果连接线尾端坐标或此连接线后续任意一点不在框c外，则记临时偏移值为头端抓得物体的坐标减去原连接线头端坐标。将后续线段点坐标都加上临时偏移值，以得到的新坐标点为路径，对应原图数据每段路径的线宽，形成路径，生成新连接线。
对于情况（2），将抓得的物体坐标作为新生成连接线的头端坐标。如果原连接线头端坐标或此连接线后续任意一点坐标在框c外，则记临时偏移值为近似偏移值减去原芯片Symbol坐标。如果连接线尾端坐标或此连接线后续任意一点不在框c外，则记临时偏移值为尾端抓得物体的坐标减去原连接线尾端坐标。将后续线段点坐标都加上临时偏移值，以得到的新坐标点为路径，对应原图数据每段路径的线宽，反向形成路径，生成新连接线。
对于情况（3），将抓得的物体坐标作为新生成连接线的头端和尾端坐标。记临时偏移值为头端抓得物体的坐标减去原连接线头端坐标。将后续线段点坐标都加上临时偏移值，以得到的新坐标点为路径，对应原图数据每段路径的线宽，形成路径，生成新连接线。
对于情况（4），记临时偏移值为（原头端坐标做近似预缩偏移后得到的坐标）减去原头端坐标，得到的值。将所有线段点坐标都加上临时偏移值，以得到的新坐标点为路径，对应原图数据每段路径的线宽，形成路径，生成新连接线。
另外，需要说明的是，框c区域中的连接线一般因为空间问题不严格要求阻抗匹配。对走出框c区域的连接线要求阻抗匹配。所以判断了一个连接线是否走出框c，如果走出，则对后续坐标点只添加如照片里的a和b偏移值，不引入预缩值，防止间距发生变化。
因此，若元素为连接线，对于任一连接线，判断连接线是否完全位于第二焊盘区域内，若是，则根据预缩参数对连接线进行预缩；若否，则仅根据偏移值对连接线进行偏移。
而对于过孔，仅从第二过孔信息中，上层连接层为当前层的过孔数据。将过孔原图坐标点进行近似缩放偏移转换，在新坐标点处近似抓取。
如果抓到物体为过孔或pin，则将抓到的物体坐标作为新坐标，在新坐标处生成对应net名字和焊盘属性的新过孔。如果抓到的物体为连接线，则将连接线最接近的线段端点作为新坐标，在新坐标处生成对应net名字和焊盘属性的新过孔。如果没有抓到物体，则将近似缩放偏移转换得到的坐标作为新坐标，在新坐标处生成对应net名字和焊盘属性的新过孔。
另外，进行预缩后，还可以对新设计图中预缩后元素对应的位置进行抓取，若抓取到原有元素，获取原有元素的元素属性、网络属性以及相较于预缩后元素对应的位置的偏移值；若元素属性、网络属性以及偏移值满足预设条件，将新设计图中预缩后元素对应的位置更新为原有元素的位置。
需要说明的是，此处的预设条件可以为元素属性、网络属性以及偏移值均小于各自对应的预设阈值。如果判定为通过，则用抓得的元素的坐标，记为新坐标b，去替换近似偏移缩放转换得到的新坐标b。近似值修正就是指这个替换行为。
另外，转移中需要一定的顺序，比如一个过孔上侧连接了焊盘，下侧连接了走线的一端，如果先转移了焊盘和连接线，则转移过孔时会无法统一。可以通过转移连接线时加判断是否有焊盘使得连接线端点就达到统一，但是容易遗漏，多找和出错，因为需要隔层抓取并进行判断。
本实施例中，根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域；按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息；根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。基于此，本申请的实施例能够自动实现预缩参数的计算，从而根据该预缩参数对不同的元素进行预缩，实现了自动化预缩，避免了人工修改相关比例，减少了人工的耗费。
实施例二
图3为本申请实施例二提供的一种自适应封装基板预缩装置的结构示意图。本申请实施例所提供的自适应封装基板预缩装置可执行本申请任意实施例所提供的自适应封装基板预缩方法，具备执行方法相应的功能模块和有益效果。该装置可采用软件和/或硬件的方式实现，如图3所示，自适应封装基板预缩装置具体包括：确定模块301、抓取模块302、预缩模块303。
其中，确定模块，用于根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域；
抓取模块，用于按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息；
预缩模块，用于根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。
实施例三
图4为本申请实施例三提供的一种电子设备的结构示意图，如图4所示，该电子设备包括处理器410、存储器420、输入装置430和输出装置440；电子设备中处理器410的数量可以是一个或多个，图4中以一个处理器410为例；电子设备中的处理器410、存储器420、输入装置430和输出装置440可以通过总线或其他方式连接，图4中以通过总线连接为例。
存储器420作为一种计算机可读存储介质，可用于存储软件程序、计算机可执行程序以及模块，如本发明实施例中的自适应封装基板预缩方法对应的程序指令/模块。处理器410通过运行存储在存储器420中的软件程序、指令以及模块，从而执行电子设备的各种功能应用以及数据处理，即实现上述的自适应封装基板预缩方法：
根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域；
按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息；
根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。
存储器420可主要包括存储程序区和存储数据区，其中，存储程序区可存储操作电子设备、至少一个功能所需的应用程序；存储数据区可存储根据终端的使用所创建的数据等。此外，存储器420可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实例中，存储器420可进一步包括相对于处理器410远程设置的存储器，这些远程存储器可以通过网络连接至电子设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
实施例四
本申请实施例四还提供一种包含计算机可执行指令的存储介质，计算机可执行指令在由计算机处理器执行时用于执行一种自适应封装基板预缩方法，该方法包括：
根据接收到的第一用户交互信息，确定原设计图中的待转移区域和待转移区域中包含所有焊盘的第一焊盘区域；
按照信息抓取需求，从待转移区域和第一焊盘区域中抓取预缩基础信息；
根据预缩基础信息确定预缩参数，并根据预缩参数对新设计图中与待转移区域中元素相对应的元素进行预缩。
当然,本申请实施例所提供的一种包含计算机可执行指令的存储介质,其计算机可执行指令不限于如上的方法操作,还可以执行本申请任意实施例所提供的自适应封装基板预缩方法中的相关操作。
通过以上关于实施方式的描述，所属领域的技术人员可以清楚地了解到，本申请可借助软件及必需的通用硬件来实现，当然也可以通过硬件实现，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如计算机的软盘、只读存储器（Read-Only Memory, ROM）、随机存取存储器（RandomAccess Memory, RAM）、闪存（FLASH）、硬盘或光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本申请各个实施例的方法。
值得注意的是，上述搜索装置的实施例中，所包括的各个单元和模块只是按照功能逻辑进行划分的，但并不局限于上述的划分，只要能够实现相应的功能即可；另外，各功能单元的具体名称也只是为了便于相互区分，并不用于限制本申请的保护范围。
注意，上述仅为本申请的较佳实施例及所运用技术原理。本领域技术人员会理解，本申请不限于这里的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本申请的保护范围。因此，虽然通过以上实施例对本申请进行了较为详细的说明，但是本申请不仅仅限于以上实施例，在不脱离本申请构思的情况下，还可以包括更多其他等效实施例，而本申请的范围由所附的权利要求范围决定。
Claims (10)
1.一种自适应封装基板预缩方法，其特征在于，所述方法包括：
根据接收到的第一用户交互信息，确定原设计图中的待转移区域和所述待转移区域中包含所有焊盘的第一焊盘区域；
按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息；所述预缩基础信息包括所述第一焊盘区域中各焊盘的焊盘信息以及原设计图中的芯片中心信息；
根据所述预缩基础信息确定预缩参数，并根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩；
所述根据所述预缩基础信息确定预缩参数，包括：
根据接收到的第二用户交互信息，确定新设计图中包含所有焊盘的第二焊盘区域；
根据所述第二焊盘区域中各焊盘的焊盘信息以及所述第一焊盘区域中各焊盘的焊盘信息确定预缩值；
根据所述预缩值、所述第二焊盘区域中各焊盘的焊盘信息、所述第一焊盘区域中各焊盘的焊盘信息、所述原设计图中的芯片中心信息确定偏移值；
将所述预缩值和所述偏移值确定为预缩参数；
所述根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩，包括：
按照预设的元素类型顺序对所述待转移区域中元素进行轮询；所述预设的元素类型顺序为先进行连接线的预缩，再进行过孔的预缩；
每轮询到任一元素，获取所述元素的类型相应的预缩算法；
根据所述预缩算法、所述预缩值和所述偏移值对新设计图中与所述待转移区域中元素相对应的元素进行预缩。
2.根据权利要求1所述的方法，其特征在于，所述按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息，包括：
抓取所述第一焊盘区域内的焊盘信息以及第一过孔信息，抓取所述待转移区域内所述第一焊盘区域外的第二过孔信息，抓取所述待转移区域内的连接线信息，抓取所述原设计图中的芯片中心信息；
将所述焊盘信息、所述第一过孔信息、所述第二过孔信息、所述连接线信息以及所述芯片中心信息确定为预缩基础信息。
3.根据权利要求1所述的方法，其特征在于，所述根据所述第二焊盘区域中各焊盘的焊盘信息以及所述第一焊盘区域中各焊盘的焊盘信息确定预缩值，包括：
对于所述第二焊盘区域内所有焊盘中的任一目标焊盘，从所述预缩基础信息中获取与所述目标焊盘位置对应的相应焊盘的焊盘信息；
从所述第二焊盘区域中确定距离最远的两个焊盘，以及获取所述两个焊盘的相应焊盘的焊盘信息；
根据所述两个焊盘的焊盘信息以及所述两个焊盘的相应焊盘的焊盘信息确定预缩值。
4.根据权利要求3所述的方法，其特征在于，所述根据所述预缩值、所述第二焊盘区域中各焊盘的焊盘信息、所述第一焊盘区域中各焊盘的焊盘信息、所述原设计图中的芯片中心信息确定偏移值，包括：
根据所述预缩值、所述目标焊盘的焊盘信息、所述目标焊盘的相应焊盘的焊盘信息、所述原设计图中的芯片中心信息确定偏移值。
5.根据权利要求1所述的方法，其特征在于，若所述元素为连接线，所述根据所述预缩算法、所述预缩值和所述偏移值对新设计图中与所述待转移区域中元素相对应的元素进行预缩，包括：
对于任一连接线，判断所述连接线是否完全位于所述第二焊盘区域内，若是，则根据所述预缩参数对所述连接线进行预缩；
若否，则仅根据所述偏移值对所述连接线进行偏移。
6.根据权利要求1所述的方法，其特征在于，在所述根据所述预缩算法、所述预缩值和所述偏移值对新设计图中与所述待转移区域中元素相对应的元素进行预缩之后，所述方法还包括：
对所述新设计图中预缩后所述元素对应的位置进行抓取，若抓取到原有元素，获取所述原有元素的元素属性、网络属性以及相较于预缩后所述元素对应的位置的偏移值；
若所述元素属性、网络属性以及所述偏移值满足预设条件，将所述新设计图中预缩后所述元素对应的位置更新为所述原有元素的位置。
7.根据权利要求1所述的方法，其特征在于，在所述根据所述预缩基础信息确定预缩参数之前，所述方法还包括：
获取新设计图相对于原设计图的旋转信息，并根据所述旋转信息对所述预缩基础信息进行转换。
8.一种自适应封装基板预缩装置，其特征在于，所述装置包括：
确定模块，用于根据接收到的第一用户交互信息，确定原设计图中的待转移区域和所述待转移区域中包含所有焊盘的第一焊盘区域；
抓取模块，用于按照信息抓取需求，从所述待转移区域和所述第一焊盘区域中抓取预缩基础信息；所述预缩基础信息包括所述第一焊盘区域中各焊盘的焊盘信息以及原设计图中的芯片中心信息；
预缩模块，用于根据所述预缩基础信息确定预缩参数，并根据所述预缩参数对新设计图中与所述待转移区域中元素相对应的元素进行预缩；
所述预缩模块具体用于：
根据接收到的第二用户交互信息，确定新设计图中包含所有焊盘的第二焊盘区域；
根据所述第二焊盘区域中各焊盘的焊盘信息以及所述第一焊盘区域中各焊盘的焊盘信息确定预缩值；
根据所述预缩值、所述第二焊盘区域中各焊盘的焊盘信息、所述第一焊盘区域中各焊盘的焊盘信息、所述原设计图中的芯片中心信息确定偏移值；
将所述预缩值和所述偏移值确定为预缩参数；
按照预设的元素类型顺序对所述待转移区域中元素进行轮询；所述预设的元素类型顺序为先进行连接线的预缩，再进行过孔的预缩；
每轮询到任一元素，获取所述元素的类型相应的预缩算法；
根据所述预缩算法、所述预缩值和所述偏移值对新设计图中与所述待转移区域中元素相对应的元素进行预缩。
9.一种电子设备，其特征在于，包括：
一个或多个处理器；
存储装置，用于存储一个或多个程序，
当所述一个或多个程序被所述一个或多个处理器执行，使得所述一个或多个处理器实现如权利要求1-7中任一所述的自适应封装基板预缩方法。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行时实现如权利要求1-7中任一所述的自适应封装基板预缩方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311189419.1A CN116933719B (zh) | 2023-09-15 | 2023-09-15 | 自适应封装基板预缩方法、装置、电子设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311189419.1A CN116933719B (zh) | 2023-09-15 | 2023-09-15 | 自适应封装基板预缩方法、装置、电子设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116933719A CN116933719A (zh) | 2023-10-24 |
| CN116933719B true CN116933719B (zh) | 2023-12-22 |
Family
ID=88377501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311189419.1A Active CN116933719B (zh) | 2023-09-15 | 2023-09-15 | 自适应封装基板预缩方法、装置、电子设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116933719B (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6581202B1 (en) * | 2000-11-10 | 2003-06-17 | Viasystems Group, Inc. | System and method for monitoring and improving dimensional stability and registration accuracy of multi-layer PCB manufacture |
| JP2006179756A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 基板検査方法及び基板検査装置 |
| CN103747617A (zh) * | 2013-12-24 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | Pcb板涨缩补偿方法 |
| CN105246258A (zh) * | 2015-10-27 | 2016-01-13 | 珠海方正科技高密电子有限公司 | 一种电路板涨缩比例控制方法及系统 |
| CN112888173A (zh) * | 2021-01-19 | 2021-06-01 | 珠海杰赛科技有限公司 | 一种pcb板的加工成型工艺 |
| CN112895691A (zh) * | 2021-01-18 | 2021-06-04 | 景旺电子科技(珠海)有限公司 | 印刷网版及其制作方法 |
| CN113035763A (zh) * | 2021-03-01 | 2021-06-25 | 东莞市中麒光电技术有限公司 | 一种高精度芯片转移方法 |
| CN116507025A (zh) * | 2023-03-22 | 2023-07-28 | 深圳市大族数控科技股份有限公司 | 电路板加工方法、系统、涨缩控制成型机及存储介质 |
-
2023
- 2023-09-15 CN CN202311189419.1A patent/CN116933719B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6581202B1 (en) * | 2000-11-10 | 2003-06-17 | Viasystems Group, Inc. | System and method for monitoring and improving dimensional stability and registration accuracy of multi-layer PCB manufacture |
| JP2006179756A (ja) * | 2004-12-24 | 2006-07-06 | Matsushita Electric Ind Co Ltd | 基板検査方法及び基板検査装置 |
| CN103747617A (zh) * | 2013-12-24 | 2014-04-23 | 广州兴森快捷电路科技有限公司 | Pcb板涨缩补偿方法 |
| CN105246258A (zh) * | 2015-10-27 | 2016-01-13 | 珠海方正科技高密电子有限公司 | 一种电路板涨缩比例控制方法及系统 |
| CN112895691A (zh) * | 2021-01-18 | 2021-06-04 | 景旺电子科技(珠海)有限公司 | 印刷网版及其制作方法 |
| CN112888173A (zh) * | 2021-01-19 | 2021-06-01 | 珠海杰赛科技有限公司 | 一种pcb板的加工成型工艺 |
| CN113035763A (zh) * | 2021-03-01 | 2021-06-25 | 东莞市中麒光电技术有限公司 | 一种高精度芯片转移方法 |
| CN116507025A (zh) * | 2023-03-22 | 2023-07-28 | 深圳市大族数控科技股份有限公司 | 电路板加工方法、系统、涨缩控制成型机及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116933719A (zh) | 2023-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2020233053A1 (zh) | 一种制作测试页面脚本的方法、装置、设备及存储介质 | |
| US9734247B2 (en) | Topology service using closure tables and metagraphs | |
| CN107870989A (zh) | 网页生成方法及终端设备 | |
| CN116933719B (zh) | 自适应封装基板预缩方法、装置、电子设备及存储介质 | |
| CN115988750A (zh) | 一种基于逆向技术的pcb电路板制作方法及系统 | |
| CN115357155A (zh) | 窗口识别方法、装置、设备及计算机可读存储介质 | |
| CN114817604A (zh) | 图纸尺寸标注的检索方法、装置、电子设备和存储介质 | |
| WO2024131181A1 (zh) | 一种钢网开口生成方法、装置、电子设备及存储介质 | |
| CN106095511A (zh) | 一种服务器升级方法和装置 | |
| CN108875085A (zh) | 混合应用的图片处理方法、装置、计算机设备及存储介质 | |
| CN113836857A (zh) | 电路板导线调整方法及装置 | |
| CN116992519A (zh) | 一种消防施工图纸标记方法、装置、电子设备及存储介质 | |
| CN111260759A (zh) | 一种路径确定方法及装置 | |
| CN113347084B (zh) | 一种报文转发方法及装置 | |
| CN113377476B (zh) | 界面显示方法、相关装置及计算机程序产品 | |
| CN108762637A (zh) | 控制方法、装置及系统 | |
| CN108846009A (zh) | 一种ceph中副本数据存储方法及装置 | |
| CN110753082B (zh) | 服务调用方法及终端设备 | |
| US20220146927A1 (en) | Tag coordinate determination method and apparatus, computer-readable medium and electronic device | |
| WO2024060893A1 (zh) | 根源定位的方法、装置及存储介质 | |
| TWI806668B (zh) | 電子線路圖比對方法及非暫態電腦可讀取媒體 | |
| JP7231026B2 (ja) | 機器推定装置、機器推定方法、および、機器推定プログラム | |
| WO2023155239A1 (zh) | 版图布局布线方法、电路版图、电子设备以及存储介质 | |
| CN112989742B (zh) | 借助于额外导线来进行电网优化的方法与设备 | |
| CN114912410B (zh) | 版图修改方法、装置、电子设备及计算机可读存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |