CN116908486A - 一种电容式三轴加速度芯片及其加工方法 - Google Patents

Abstract

本发明涉及电容式三轴加速度芯片技术领域，公开一种电容式三轴加速度芯片及其加工方法，其中芯片包括依次叠设的：第一电容组件，包括第一硅极板；第二电容组件，包括四个敏感单元，每个敏感单元均包括可动电容块、支撑电容块、中部电容块及连接弹簧，沿X轴方向正对设置的两个敏感单元内形成能够检测沿X轴方向的加速度的X轴差分电容，沿Y轴方向正对设置的两个敏感单元形成能够检测沿Y轴方向的加速度的Y轴差分电容；第三电容组件，包括第二硅极板，可动电容块与第一硅极板和第二硅极板组成用于检测沿Z轴方向的加速度的Z轴差分电容。本发明公开的芯片具有集成度好、电容值大、灵敏度高、线性度好及使用场景广的特点。

Description

一种电容式三轴加速度芯片及其加工方法

技术领域

本发明涉及加速度芯片技术领域，尤其涉及一种电容式三轴加速度芯片及其加工方法。

背景技术

MEMS加速度传感器依据原理的不同，分为压阻式、电容式、压电式、隧穿式等，在高精度领域目前主流的MEMS加速度计为电容式加速度计，其低温漂、高精度、一致性好、低功耗、高可靠性的特点和优势，受到了国内外各行业的广泛关注。目前，单片三轴向集成加速度芯片一般为梳齿式结构，其中片上X、Y、Z轴向感知结构一般为独立工作结构，仅仅利用MEMS工艺在版图中实现单片集成，互相之间没有运动和电学等关联关系，因此受限于芯片面积的原因，每个轴向的电容值均比较小，极大限制了传感器的灵敏度指标。

发明内容

基于以上所述，本发明的目的在于提供一种电容式三轴加速度芯片及其加工方法，能够将X、Y、Z轴向感知结构集成在一起，解决了现有的三轴加速度芯片存在的三轴加速度芯片电容值小和灵敏度低的问题。

为达上述目的，本发明采用以下技术方案：

一种电容式三轴加速度芯片，包括依次叠设的：

第一电容组件，包括第一硅极板；

第二电容组件，包括四个呈正交对称分布的敏感单元，每个所述敏感单元均包括可动电容块、支撑电容块、中部电容块及连接弹簧，所述可动电容块通过所述连接弹簧与所述支撑电容块相连，所述支撑电容块和所述中部电容块均与所述第一电容组件电连接，所述支撑电容块与所述第一硅极板固定连接，沿X轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成X轴差分电容，所述X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成Y轴差分电容，所述Y轴差分电容能够检测沿Y轴方向的加速度；

第三电容组件，包括与所述支撑电容块固定连接的第二硅极板，所述可动电容块与所述第一硅极板和所述第二硅极板组成Z轴差分电容，所述Z轴差分电容用于检测沿Z轴方向的加速度。

作为一种电容式三轴加速度芯片的优选方案，每个敏感单元的所述连接弹簧均位于所述支撑电容块和所述中部电容块之间，且位于所述第一硅极板和所述第二硅极板之间，当施加在所述中部电容块、所述第一硅极板及所述第二硅极板上任一电极的直流电压改变时，所述连接弹簧的弹性系数均随之变化。

作为一种电容式三轴加速度芯片的优选方案，所述可动电容块与所述第一硅极板在Z轴方向形成第一Z轴电容，所述第二硅极板与所述可动电容块在Z轴方向形成第二Z轴电容，所述第二Z轴电容与所述第一Z轴电容组成所述Z轴差分电容，在Z轴方向的加速度的激励下，所述第一Z轴电容的第一Z轴电容量和所述第二Z轴电容的第二Z轴电容量反向变化。

作为一种电容式三轴加速度芯片的优选方案，每个所述敏感单元还包括两个支撑梁和两个间隔设置的所述连接弹簧，每个所述支撑梁的一端均与一个所述连接弹簧相连，另一端均与所述可动电容块相连。

作为一种电容式三轴加速度芯片的优选方案，两个所述敏感单元沿X轴分布，沿X轴分布的两个所述敏感单元的所述连接弹簧能够沿X轴方向发生形变,每个敏感单元的所述可动电容块和所述中部电容块均形成X轴电容，两个所述X轴电容组成所述X轴差分电容，在X轴方向的加速度的激励下，所述X轴差分电容的两个所述X轴电容的X轴电容量反向变化；另外两个所述敏感单元沿Y轴分布，沿Y轴分布的两个所述敏感单元的所述连接弹簧能够沿Y轴方向发生形变,每个敏感单元的所述可动电容块和所述中部电容块均形成Y轴电容，两个所述Y轴电容组成所述Y轴差分电容，在Y轴方向的加速度的激励下，所述Y轴差分电容的两个所述Y轴电容的Y轴电容量反向变化。

作为一种电容式三轴加速度芯片的优选方案，所述第二电容组件包括两个叠设的SOI衬底，每个所述SOI衬底均包括顶层硅、埋氧层及背衬底，一个所述SOI衬底的所述背衬底与另一个所述SOI衬底的所述背衬底固定且电连接，每个所述SOI衬底的所述顶层硅和所述背衬底均电连接，在两个所述SOI衬底上形成四个间隔设置的所述可动电容块，每个所述敏感单元的所述可动电容块均通过所述支撑梁和所述连接弹簧与所述支撑电容块相连，每个所述敏感单元的所述可动电容块和所述中部电容块之间形成间隙。

作为一种电容式三轴加速度芯片的优选方案，所述第一硅极板上设有贯穿设置的若干个上部通孔，每个所述上部通孔内均设有上部导电件，所述上部通孔的内壁与所述上部导电件的外壁之间填充有第一绝缘层，所述上部导电件的一端能够连通外部电源，另一端能够与所述支撑电容块和所述中部电容块中的一个固定且电连接。

一种电容式三轴加速度芯片的加工方法，用于加工以上任一方案所述的电容式三轴加速度芯片，包括：

提供第一SOI衬底和包括第一硅极板的第一电容组件；

将所述第一硅极板与所述第一SOI衬底固定连接，所述第一SOI衬底的第一顶层硅和第一背衬底电连接，所述第一顶层硅通过所述第一电容组件与外部电源电连接；

减薄所述第一SOI衬底的第一背衬底；

刻蚀所述第一SOI衬底，在所述第一SOI衬底上形成四个间隔设置的第一敏感子组件，每个所述第一敏感子组件均包括第一可动子电容块、第一中部子电极块、第一支撑子弹簧、第一支撑子梁及第一支撑子电容块，所述第一可动子电容块与所述第一硅极板形成第一Z轴电容，所述第一电容组件与所述第一SOI衬底组成第一敏感结构；

提供第二SOI衬底和包括第二硅极板的第三电容组件；

将所述第二SOI衬底与所述第二硅极板在第三位置固定连接，且所述第二SOI衬底的第二顶层硅与第二背衬底电连接；

减薄所述第二SOI衬底的第二背衬底；

刻蚀所述第二SOI衬底，在所述第二SOI衬底上形成四个间隔设置的第二敏感子组件，每个所述第二敏感子组件均与一个所述第一敏感子组件对应且两者组成敏感单元，每个所述第二敏感子组件均包括第二可动子电容块、第二中部子电极块、第二支撑子弹簧、第二支撑子梁及第二支撑子电容块，所述第二可动子电容块与所述第二硅极板形成第二Z轴电容，所述第一Z轴电容与所述第二Z轴电容组成Z轴差分电容，所述Z轴差分电容用于检测沿Z轴方向的加速度，所述第三电容组件与所述第二SOI衬底组成第二敏感结构；

将所述第一敏感结构的所述第一背衬底固定且电连接在所述第二敏感结构的所述第二背衬底上，所述第一敏感结构除去所述第一电容组件的第一部分和所述第二敏感结构除去所述第三电容组件的第二部分组成中间可动组件，每个所述敏感单元的一个所述第一可动子电容块均正对一个所述第二可动子电容块设置且两者组成可动电容块，每个所述敏感单元的一个所述第一支撑子弹簧均正对一个所述第二支撑子弹簧设置且两者组成连接弹簧，每个所述敏感单元的一个所述第一支撑子电容块均正对一个所述第二支撑子电容块设置且两者组成支撑电容块，每个所述敏感单元的一个所述第一中部子电极块均正对一个所述第二中部子电极块设置且两者组成中部电容块，沿X轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成X轴差分电容，所述X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成Y轴差分电容，所述Y轴差分电容能够检测沿Y轴方向的加速度。

作为一种电容式三轴加速度芯片的加工方法的优选方案，所述第一电容组件的加工步骤包括：

提供上部硅衬底，在所述上部硅衬底上形成若干个上部通孔；

在每个所述上部通孔内均形成上部导电件和第一绝缘层，所述第一绝缘层位于所述上部通孔的内壁与所述上部导电件的外壁之间；

在所述上部硅衬底背离所述第一SOI衬底的一侧形成第二绝缘层；

在所述第二绝缘层上形成正对所述上部导电件的第一开口区域，在所述第一开口区域内形成与所述上部导电件电连接的第一导电块，所述第一导电块能够与外部电源电连接；

在所述上部硅衬底与所述第一SOI衬底连接的一侧形成第一连接块，所述第一连接块能够与所述第一SOI衬底的第二连接块键合连接。

作为一种电容式三轴加速度芯片的加工方法的优选方案，所述第三电容组件的加工步骤包括:

提供下部硅衬底；

在所述下部硅衬底背离所述第二SOI衬底的一侧生长下部氧化层；

图形化所述下部氧化层，形成下部开口区域；

在所述下部开口区域和所述下部氧化层背离所述下部硅衬底的一侧形成下部金属层；

在所述下部硅衬底与所述第二SOI衬底连接的一侧形成第五连接块，所述第五连接块能够与所述第二SOI衬底的第六连接块固定连接。

本发明的有益效果为：

本发明公开的电容式三轴加速度芯片，具有集成度好、电容值大、灵敏度高及线性度好的特点，其中，沿X轴方向的中部电容块与可动电容块形成的X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向的中部电容块与可动电容块形成的Y轴差分电容能够检测沿Y轴方向的加速度，可动电容块沿Z轴方向与第一硅极板和第二硅极板形成的Z轴差分电容能够检测沿Z轴方向的加速度。

本发明公开的电容式三轴加速度芯片的加工方法，加工工艺简单，易于控制和实现，加工而成的加速度芯片面积小，降低了芯片的制造成本，加工而成的电容式三轴加速度芯片还具有集成度好、电容值大、灵敏度高及线性度好的特点。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。

图1是本发明具体实施例提供的电容式三轴加速度芯片的第一个剖视图；

图2是本发明具体实施例提供的电容式三轴加速度芯片的第二个剖视图；

图3是本发明具体实施例提供的电容式三轴加速度芯片的第二电容组件的部分结构的俯视图；

图4是本发明具体实施例提供的电容式三轴加速度芯片的连接弹簧的示意图；

图5至图26是本发明具体实施例提供的电容式三轴加速度芯片的加工方法的加工过程图。

图中：

1、第一电容组件；10、上部硅衬底；11、第一硅极板；111、上部导电件；112、第一绝缘层；113、第二绝缘层；11301、第一开口区域；11302、第二开口区域；1131、第一导电块；1132、第二导电块；120、第一间隙；

2、第二电容组件；21、敏感单元；211、可动电容块；21101、第一电容块；21102、第二电容块；21103、第三电容块；21104、第四电容块；2111、第一可动子电容块；2112、第二可动子电容块；2113、第五导电块；2114、第七导电块；212、支撑电容块；2121、第一支撑子电容块；2122、第二支撑子电容块；213、中部电容块；2131、第一中部子电极块；2132、第二中部子电极块；2133、第六导电块；2134、第八导电块；214、连接弹簧；2141、第一支撑子弹簧；2142、第二支撑子弹簧；215、支撑梁；22、第一SOI衬底；221、第一顶层硅；222、第一埋氧层；223、第一背衬底；2201、第三开口区域；2202、第四开口区域；2203、第五开口区域；2204、第九开口区域；2205、第十开口区域；224、第三导电块；23、第二SOI衬底；231、第二顶层硅；232、第二埋氧层；233、第二背衬底；234、第四导电块；2301、第六开口区域；2302、第七开口区域；2303、第八开口区域；2304、第十一开口区域；2305、第十二开口区域；

3、第三电容组件；30、下部硅衬底；301、下部氧化层；3010、下部开口区域；302、下部金属层；31、第二硅极板；320、第二间隙；

41、第一敏感结构；42、第二敏感结构；

51、第一连接块；52、第二连接块；53、第三连接块；54、第四连接块；

61、第五连接块；62、第六连接块。

具体实施方式

为使本发明解决的技术问题、采用的技术方案和达到的技术效果更加清楚，下面将结合附图对本发明实施例的技术方案作进一步的详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。其中，术语“第一位置”和“第二位置”为两个不同的位置。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本实施例提供一种电容式三轴加速度芯片，如图1至图4所示，该芯片包括依次叠设的第一电容组件1、第二电容组件2及第三电容组件3，第一电容组件1包括第一硅极板11，第二电容组件2包括四个呈正交对称分布的敏感单元21，每个敏感单元21均包括可动电容块211、支撑电容块212、中部电容块213及连接弹簧214，可动电容块211通过连接弹簧214与支撑电容块212相连，可动电容块211能够沿X轴、Y轴及Z轴方向运动，支撑电容块212和中部电容块213均与第一电容组件1电连接，支撑电容块212与第一硅极板11固定连接，沿X轴方向正对设置的两个敏感单元21的可动电容块211与中部电容块213形成X轴差分电容，X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个敏感单元21的可动电容块211与中部电容块213形成Y轴差分电容，Y轴差分电容能够检测沿Y轴方向的加速度，第三电容组件3包括与支撑电容块212固定连接的第二硅极板31，可动电容块211与第一硅极板11和第二硅极板31组成Z轴差分电容，Z轴差分电容用于检测沿Z轴方向的加速度。

需要说明的是，本实施例所述的X轴方向、Y轴方向及Z轴方向如图1至图3所示，连接弹簧214的结构如图4所示，这种结构的连接弹簧214易于加工，测量精度高。具体地，当测量X轴方向或者Y轴方向的加速度时，可动电容块211能够沿X轴方向或者Y轴方向运动，可动电容块211与中部电容块213之间的距离发生改变，X轴差分电容或者Y轴差分电容随之变化，最终测得X轴方向或者Y轴方向的加速度；当测量Z轴方向的加速度时，可动电容块211能够沿Z轴方向运动，可动电容块211与第一硅极板11和第二硅极板31之间的距离发生改变，Z轴差分电容随之变化，最终测得Z轴方向的加速度。在本发明的其他实施例中，连接弹簧214的结构并不限于本实施例的这种限定，还可以由多个Z字形的弹性单元依次首尾连接而成或者为其他结构，具体根据实际需要选定设置。

具体地，如图2和图3所示，本实施例的每个敏感单元21还包括两个支撑梁215和两个间隔设置的连接弹簧214，连接弹簧214和支撑梁215均与中部电容块213间隔设置，每个支撑梁215的一端均与一个连接弹簧214相连，每个支撑梁215的另一端均与可动电容块211相连。也就是说，本实施例的每个敏感单元21均由两个支撑梁215、两个连接弹簧214、一个可动电容块211、一个支撑电容块212及一个中部电容块213组成，可动电容块211的形状为等腰直角三角形，四个可动电容块211的大小相同，可动电容块211的每个底角均依次通过支撑梁215和连接弹簧214与支撑电容块212相连。对于相同量程的电容式三轴加速度芯片，可动电容块211的形状为等腰直角三角形设计能够最大程度减小该芯片的体积，使可动电容块211的质量最大，提高了芯片的空间利用率，利于芯片的小型化设计。在本发明的其他实施例中，可动电容块211的形状并不限于本实施例的这种限定，还可以为长方形、正方形、梯形或者其他形状，可动电容块211的数量也并不限于本实施例的四个，还可以为八个或者其他个数，具体根据实际需要选定。

本实施例提供的电容式三轴加速度芯片，具有集成度好、电容值大、灵敏度高及线性度好的特点，其中，沿X轴方向的中部电容块213与可动电容块211形成的X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向的中部电容块213与可动电容块211形成的Y轴差分电容能够检测沿Y轴方向的加速度，可动电容块211沿Z轴方向与第一硅极板11和第二硅极板31形成的Z轴差分电容能够检测沿Z轴方向的加速度。

每个敏感单元21的连接弹簧214均位于支撑电容块212和中部电容块213之间，且位于第一硅极板11和第二硅极板31之间，当施加在中部电容块213、第一硅极板11及第二硅极板31上任一电极的直流电压发生改变时，连接弹簧214的弹性系数均随之变化。

具体地，当施加在沿X轴方向分布的两个敏感单元21的中部电容块213上的直流电压发生改变时，中部电容块213与可动电容块211之间的静电力发生改变，由于连接弹簧214通过支撑梁215与可动电容块211相连，使得连接弹簧214的长度发生变化，即连接弹簧214在X轴方向的弹性系数发生改变，当用于检测X轴方向的加速度时，由于连接弹簧214在X轴方向的弹性系数发生了改变，可动电容块211在X轴方向的运动幅度发生改变，最终改变了该电容式三轴加速度芯片在X轴方向的量程，从而改变了电容式三轴加速度芯片在X轴方向方向的灵敏度、过载能力及线性度指标，实现电容式三轴加速度芯片量程范围的在线可调。当施加在沿Y轴方向分布的两个敏感单元21的中部电容块213上的直流电压发生改变时，连接弹簧214在Y轴方向的弹性系数就会发生改变，从而使该电容式三轴加速度芯片在Y轴方向的量程可调。

当施加在第一硅极板11和第二硅极板31两者中的至少一个上的直流电压发生改变时，可动电容块211与第一硅极板11和第二硅极板31之间的静电力发生改变，由于连接弹簧214通过支撑梁215与可动电容块211相连，使得连接弹簧214沿Z轴方向的弹性系数发生改变，当用于检测Z轴方向的加速度时，由于连接弹簧214沿Z轴方向的弹性系数发生了改变，可动电容块211在Z轴方向的运动幅度发生改变，最终改变了该电容式三轴加速度芯片在Z轴方向的量程，从而改变了电容式三轴加速度芯片在Z轴方向的灵敏度、过载能力及线性度指标，实现电容式三轴加速度芯片量程范围的在线可调。

如图2所示，本实施例的可动电容块211与第一硅极板11之间形成第一间隙120，使得两者在Z轴方向形成第一Z轴电容，第二硅极板31与可动电容块211之间形成第二间隙320，使得两者在Z轴方向形成第二Z轴电容，第二Z轴电容与第一Z轴电容组成Z轴差分电容，在Z轴方向的加速度的激励下，第一Z轴电容的第一Z轴电容量和第二Z轴电容的第二Z轴电容量呈反向变化。

对于该电容式三轴加速度芯片，如图3所示，其中两个敏感单元21沿X轴分布，另外两个敏感单元21沿Y轴分布。沿X轴分布的两个敏感单元21的连接弹簧214能够沿X轴方向发生形变,每个敏感单元21的可动电容块211和中部电容块213均形成X轴电容，两个X轴电容组成X轴差分电容，在X轴方向的加速度的激励下，X轴差分电容的两个X轴电容的X轴电容量反向变化；沿Y轴分布的两个敏感单元21的连接弹簧214能够沿Y轴方向发生形变,每个敏感单元21的可动电容块211和中部电容块213均形成Y轴电容，两个Y轴电容组成Y轴差分电容，在Y轴方向的加速度的激励下，Y轴差分电容的两个Y轴电容的Y轴电容量反向变化。

定义图3中的四个可动电容块211分别为第一电容块21101、第二电容块21102、第三电容块21103及第四电容块21104，当检测沿如图3所示的a方向的加速度时，第一电容块21101与中部电容块213的距离增大，包含第一电容块21101的敏感单元21的Y轴电容的电容量减小，第三电容块21103与中部电容块213的距离减小，包含第三电容块21103的敏感单元21的Y轴电容的电容量增大，从而使得Y轴差分电容的两个Y轴电容量的变化方向相反；当检测沿如图3所示的a方向的反方向的加速度时，第一电容块21101与中部电容块213的距离减小，包含第一电容块21101的敏感单元21的Y轴电容的电容量增大，第三电容块21103与中部电容块213的距离增大，包含第三电容块21103的敏感单元21的Y轴电容的电容量减小，从而使得Y轴差分电容的两个Y轴电容量的变化方向相反。当检测沿如图3所示的b方向的加速度时，第二电容块21102与中部电容块213的距离减小，包含第二电容块21102的敏感单元21的X轴电容的电容量增大，第四电容块21104与中部电容块213的距离增大，包含第四电容块21104的敏感单元21的X轴电容的电容量减小，从而使得X轴差分电容的两个X轴电容量的变化方向相反；当检测沿如图3所示的b方向的反方向的加速度时，第二电容块21102与中部电容块213的距离增大，包含第二电容块21102的敏感单元21的X轴电容的电容量减小，第四电容块21104与中部电容块213的距离减小，包含第四电容块21104的敏感单元21的X轴电容的电容量增大，从而使得X轴差分电容的两个X轴电容量的变化方向相反。

如图2所示，本实施例的第二电容组件2包括两个叠设的SOI衬底，每个SOI衬底均包括顶层硅、埋氧层及背衬底，一个SOI衬底的背衬底与另一个SOI衬底的背衬底固定且电连接，每个SOI衬底的顶层硅和背衬底均电连接，在两个SOI衬底上形成四个间隔设置的可动电容块211，每个敏感单元21的可动电容块211均通过支撑梁215和连接弹簧214与支撑电容块212相连，每个敏感单元21的可动电容块211和中部电容块213之间形成间隙，使得可动电容块211与中部电容块213之间形成电容。具体地，靠近第一硅极板11的SOI衬底的支撑电容块212上设有第三导电块224，第三导电块224将该SOI衬底的顶层硅和背衬底电连接；靠近第二硅极板31的SOI衬底的支撑电容块212上设有第四导电块234，第四导电块234将该SOI衬底的顶层硅和背衬底电连接；靠近第一硅极板11的SOI衬底的可动电容块211上设有第五导电块2113，第五导电块2113将该SOI衬底的顶层硅和背衬底电连接；靠近第二硅极板31的SOI衬底的可动电容块211上设有第七导电块2114，第七导电块2114将该SOI衬底的顶层硅和背衬底电连接；靠近第一硅极板11的SOI衬底的中部电容块213上设有第六导电块2133，第六导电块2133将该SOI衬底的顶层硅和背衬底电连接；靠近第二硅极板31的SOI衬底的中部电容块213上设有第八导电块2134，第八导电块2134将该SOI衬底的顶层硅和背衬底电连接。

当本实施例的电容式三轴加速度芯片检测沿Z轴方向的加速度时，四个可动电容块211和八个支撑梁215能够沿Z轴方向同步同幅度运动，使得可动电容块211与第一硅极板11的距离发生变化，第一Z轴电容的电容量发生变化，同时可动电容块211与第二硅极板31的距离也发生变化，第二Z轴电容的电容量与随之改变，根据第一Z轴电容和第二Z轴电容的电容量的变化，可以检测沿Z轴方向的加速度的大小。

本实施例的第一硅极板11上设有贯穿设置的若干个上部通孔，如图2所示，每个上部通孔内均设有上部导电件111，上部通孔的内壁与上部导电件111的外壁之间填充有第一绝缘层112，上部导电件111的一端能够连通外部电源，另一端能够与支撑电容块212和中部电容块213中的一个固定且电连接。

具体地，本实施例的电容式三轴加速度芯片靠近第一硅极板11的SOI衬底上的支撑电容块212和中部电容块213均与上部导电件111电连接。其中，上部导电件111靠近第二电容组件2的一侧设有第一连接块51，第二电容组件2靠近第一硅极板11一侧的支撑电容块212和中部电容块213上均设有第二连接块52，支撑电容块212上的第二连接块52形成在第三导电块224上，中部电容块213上的第二连接块52形成在第六导电块2133上，第一连接块51和第二连接块52固定且电连接，使得支撑电容块212和中部电容块213均与上部导电件111电连接。

进一步地，形成本实施例的第一连接块51和第二连接块52时，首先溅射铬层，然后在铬层上溅射金层，最后除去多余的铬层和金层，溅射的铬层能够阻止金渗入硅内，保证溅射的金形成金层，第一连接块51和第二连接块52采用金金键合工艺固定连接在一起。在本发明的其他实施例中，第一连接块51和第二连接块52还可以采用其他加工工艺或者导电材料制成，具体根据实际需要选定。

如图2所示，本实施例的第一硅极板11背离第二电容组件2的一侧还设有第二绝缘层113、第一导电块1131和第二导电块1132，第二绝缘层113形成在第一硅极板11的一个侧面上，第一导电块1131穿过第二绝缘层113与上部导电件111电连接，且第一导电块1131不与第一硅极板11电连接，第二导电块1132穿过第二绝缘层113与第一硅极板11电连接，使得支撑电容块212、中部电容块213及第一硅极板11能够分别通电。

如图2所示，本实施例的两个SOI衬底分别为第一SOI衬底22和第二SOI衬底23，第一SOI衬底22上形成有四个间隔设置的第一敏感子组件，四个第一敏感子组件在同一平面内，其中两个第一敏感子组件沿X轴方向对称分布，另外两个第一敏感子组件沿Y轴方向对称分布，每个第一敏感子组件均包括一个第一可动子电容块2111、一个第一支撑子电容块2121、一个第一中部子电极块2131、两个第一支撑子梁及两个第一支撑子弹簧2141，第一支撑子电容块2121的第一端部通过一个第一支撑子弹簧2141和一个第一支撑子梁与第一可动子电容块2111的第二端部相连，第一支撑子电容块2121的第三端部通过另一个第一支撑子弹簧2141和另一个第一支撑子梁与第一可动子电容块2111的第四端部相连。第一支撑子梁和第一支撑子弹簧2141均形成在第一SOI衬底22的第一顶层硅221和第一埋氧层222上，且第一支撑子梁和第一支撑子弹簧2141正对的第一背衬底223被刻蚀。

本实施例的第二SOI衬底23上形成有四个间隔设置的第二敏感子组件，四个第二敏感子组件在同一平面内，其中两个第二敏感子组件沿X轴方向对称分布，另外两个第二敏感子组件沿Y轴方向对称分布，每个第二敏感子组件均与一个第一敏感子组件对应且两者组成敏感单元21，每个第二敏感子组件均包括一个第二可动子电容块2112、一个第二支撑子电容块2122、一个第二中部子电极块2132、两个第二支撑子梁及两个第二支撑子弹簧2142，第二支撑子电容块2122的第五端部通过一个第二支撑子弹簧2142和一个第二支撑子梁与第二可动子电容块2112的第六端部相连，第二支撑子电容块2122的第七端部通过另一个第二支撑子弹簧2142和另一个第二支撑子梁与第二可动子电容块2112的第八端部相连。第二支撑子梁和第二支撑子弹簧2142均形成在第二SOI衬底23的第二顶层硅231和第二埋氧层232上，且第二支撑子梁和第二支撑子弹簧2142正对的第二背衬底233被刻蚀。

具体地，如图2所示，第一支撑子电容块2121、第一中部子电极块2131及第一可动子电容块2111上均设有第三连接块53，第二支撑子电容块2122、第二中部子电极块2132及第二可动子电容块2112上均设有第四连接块54，对于正对设置的第一敏感子组件和第二敏感子组件，第一支撑子电容块2121和第二支撑子电容块2122通过第三连接块53和第四连接块54键合组成支撑电容块212，使得第一支撑子电容块2121和第二支撑子电容块2122固定且电连接；第一中部子电极块2131和第二中部子电极块2132通过第三连接块53和第四连接块54键合组成中部电容块213，使得第一中部子电极和第二中部子电极固定且电连接；第一可动子电容块2111上的第三连接块53与第二可动子电容块2112上的第四连接块54正对设置且组成可动电容块211，受加工工艺的限制，第一可动子电容块2111上的第三连接块53与第二可动子电容块2112上的第四连接块54之间留有很小的间隙。在本发明的其他实施例中，第一可动子电容块2111上的第三连接块53与第二可动子电容块2112上的第四连接块54还可以依靠范德华力会粘在一起，或者采用键合等工艺固定在一起，使得第一可动子电容块2111和第二可动子电容块2112形成可动电容块211。

进一步地，加工本实施例的第三连接块53和第四连接块54时，均是采用以下工艺：首先溅射铬层，然后在铬层上溅射金层，最后除去多余的铬层和金层。溅射的铬层能够阻止金渗入硅内，保证溅射的金形成金层，第三连接块53和第四连接块54采用金金键合工艺固定连接在一起。在本发明的其他实施例中，第三连接块53和第四连接块54还可以采用其他加工工艺或者材料制成，具体根据实际需要选定。

对于正对设置的第一敏感子组件和第二敏感子组件，两个第一支撑子弹簧2141与两个第二支撑子弹簧2142一一对应设置，每个第一支撑子弹簧2141均与一个第二支撑子弹簧2142组成一个连接弹簧214，每个敏感单元21均包括两个连接弹簧214。

如图2所示，本实施例的第二硅极板31靠近第二SOI衬底23的一侧设有第五连接块61，第二SOI衬底23的支撑电容块212和中部电容块213上均设有第六连接块62，第五连接块61能够与第六连接块62固定连接，使得第三电容组件3与第二电容组件2固定连接，且第三电容组件3与第二电容组件2并不电连接。

需要说明的是，本实施例的第一Z轴电容的第一Z轴电容量由可动电容块211的上表面积和第一间隙120沿Z轴方向的高度决定，其中，第一间隙120沿Z轴方向的高度由第一连接块51和第二连接块52的高度决定；第二Z轴电容的第二Z轴电容量由可动电容块211的下表面积和第二间隙320沿Z轴方向的高度决定，其中，第二间隙320沿Z轴方向的高度由第五连接块61和第六连接块62的高度决定。

具体地，本实施例的第五连接块61和第六连接块62均是采用丝网印刷玻璃焊料形成的玻璃焊料块，第五连接块61和第六连接块62采用键合工艺固定连接。在本发明的其他实施例中，第五连接块61和第六连接块62还可以使用其他不导电的材料或者采用其他加工工艺制成，具体根据实际需要选定。

如图2所示，本实施例的第二硅极板31背离第二电容组件2的一侧设有下部氧化层301，下部氧化层301上设有下部开口区域3010，下部开口区域3010内和下部氧化层301上均设有下部金属层302，使得下部金属层302与第二硅极板31电连接，且第二硅极板31不与第二SOI衬底23电连接。使用时，将该电容式三轴加速度芯片安装在带有金属片的外壳上，金属片与引脚电连接，安装时将下部金属层302焊接在金属片上，使得第二硅极板31通过下部金属层302和金属片与引脚电连接。

本实施例的电容式三轴加速度芯片呈三明治结构设计，能够实现Z轴方向高灵敏度加速度信号拾取，通过连接弹簧214的设计解放了可动电容块211在X轴方向方向和Y轴方向的自由度，因此在兼具Z轴方向加速度信号拾取的同时能够实现X轴方向和Y轴方向方向加速度信号的拾取，在保障高灵敏度电容信号拾取的前提下实现了单片三轴向加速度信号的拾取能力的集成，与传统单片三轴向加速度芯片结构相比，是真正意义上的高灵敏度、三轴向集成结构。由于第二硅极板31、第一硅极板11及中部电容块213分别与可动电容块211之间能够施加不同的直流电压，因此能够在三轴向自由控制第一硅极板11、第二硅极板31及中部电容块213与可动电容块211之间的静电力大小，进而通过弹簧软化效应实现量程的在线可调，同时提高芯片的抗过载能力。该电容式三轴加速度芯片工作时，在外部加速度信号的激励下，可动电容块211在X轴方向、Y轴方向及Z轴方向三个方向的运动幅值保持在微米量级，均工作于弹性形变范围，能够极大程度保障芯片输出信号的线性度指标。

本实施例还提供一种电容式三轴加速度芯片的加工方法，具体包括以下步骤。

S1、提供第一SOI衬底22和包括第一硅极板11的第一电容组件1。

具体地，本实施例的第一电容组件1的加工步骤包括：

S11、提供上部硅衬底10，在上部硅衬底10上形成若干个贯穿上部硅衬底10的上部通孔；

S12、在每个上部通孔内先生长第一绝缘层112，然后溅射金属材料形成上部导电件111，第一绝缘层112位于上部通孔的内壁与上部导电件111的外壁之间，形成第一硅极板11，如图5所示，第一绝缘层112的厚度为0.5μm，上部导电件111的材料为铜；

S13、在上部硅衬底10背离第一SOI衬底22的一侧形成第二绝缘层113，第二绝缘层113的厚度为0.5μm；

S14、在第二绝缘层113上进行RIE刻蚀，形成第一开口区域11301和第二开口区域11302，如图6所示，第一开口区域11301正对上部导电件111设置，在第一开口区域11301内形成与上部导电件111电连接的第一导电块1131，第一导电块1131能够与外部电源电连接，在第二开口区域11302内形成与上部硅衬底10电连接的第二导电块1132，第一导电块1131和第二导电块1132的厚度均为1μm；

S15、在上部硅衬底10与第一SOI衬底22连接的一侧形成第一连接块51，如图7所示，第一连接块51能够与第一SOI衬底22的第二连接块52键合连接，第一连接块51的材料为金属焊料，厚度为1μm。

具体地，本实施例的上部硅衬底10为P型掺杂的正方形的低阻硅衬底，电阻率位于0.01Ω·cm至0.02Ω·cm之间，厚度为500μm。在其他实施例中，上部硅衬底10的电阻率还可以为其他数值，厚度也可以为其他厚度，具体根据实际需要选定。本发明的正方形的低阻硅衬底的边长位于1000μm至3000μm之间，形成的第一硅极板11的厚度也可以为位于400μm至700μm之间的其他数值，具体根据实际需要选定。在其他实施例中，还可以采用直接使用TSV衬底或者TGV衬底作为第一硅极板11。

本实施例的第一绝缘层112和第二绝缘层113均为氧化硅层，均直接生成在低阻硅衬底上。在其他实施例中，第一绝缘层112和第二绝缘层113还可以为氮化硅或者氧化铝等绝缘材料形成的单层结构，或者为氧化硅、氮化硅或者氧化铝等绝缘材料形成的至少两层结构，具体根据实际需要选定。

进一步地，步骤S15中的金属焊料为铬和金，加工时首先溅射铬层，然后在铬层上溅射金层，最后除去多余的铬层和金层，剩余的铬层和金层形成第一连接块51，溅射的铬层能够阻止金渗入硅内，保证溅射的金形成金层。在其他实施例中，金属焊料还可以为铟或者锡等导电材料，具体根据实际需要选定。

S2、将第一硅极板11与第一SOI衬底22固定连接，第一SOI衬底22的第一顶层硅221和第一背衬底223电连接，第一顶层硅221通过第一电容组件1与外部电源电连接，包括步骤：

S21、第一SOI衬底22如图9所示，在第一SOI衬底22的第一顶层硅221上形成第一光刻胶层；

S22、图形化第一光刻胶层，形成第一预设开口区域和第二预设开口区域；

S23、采用RIE刻蚀正对第一预设开口区域的第一顶层硅221和第一埋氧层222，形成第三开口区域2201、第九开口区域2204及第十开口区域2205，同时采用RIE刻蚀正对第二预设开口区域的第一顶层硅221和第一埋氧层222，形成第四开口区域2202，去除第一光刻胶层，如图10所示；

S24、在第一顶层硅221、第三开口区域2201、第四开口区域2202、第九开口区域2204及第十开口区域2205内形成第二光刻胶层；

S25、图形化第二光刻胶层，形成正对第三开口区域2201、第九开口区域2204及第十开口区域205的第三预设开口区域；

S26、在第三预设开口区域和第二光刻胶层上形成金属焊料，最后去除图形化的第二光刻胶层，在第三开口区域2201内剩余的金属焊料形成第三导电块224，在第九开口区域2204内剩余的金属焊料形成第五导电块2113，在第十开口区域2205内剩余的金属焊料形成第六导电块2133，第三导电块224、第五导电块2113及第六导电块2133将第一顶层硅221和第一背衬底223电连接；

S27、在第一顶层硅221、第三导电块224、第五导电块2113、第六导电块2133及第四开口区域2202内形成第三光刻胶层；

S28、图形化第三光刻胶层，形成第四预设开口区域；

S29、在第三光刻胶层和第四预设开口区域依次溅射铬和金，最后去除图形化后的第三光刻胶层，剩余的铬和金形成第二连接块52，如图11所示，第二连接块52的厚度为1μm；

S210、将第一电容组件1的第一连接块51与第一SOI衬底22上的第二连接块52采用金金键合的工艺固定且电连接，如图12所示，第一硅极板11与第一SOI衬底22的第一顶层硅221之间形成第一间隙120，第一间隙120的高度位于2μm-5μm之间。

需要说明的是，本实施例的第一SOI衬底22的第一顶层硅221和第一背衬底223均为P型掺杂的低阻硅，电阻率位于0.01Ω·cm至0.02Ω·cm之间，厚度为500μm，第一顶层硅221的厚度为10μm，第一埋氧层222的厚度为0.5um·cm。在其他实施例中，第一顶层硅221和第一背衬底223的电阻率还可以为其他数值，各层的厚度还可以为其他厚度，具体根据实际需要选定。在其他实施例中，第二连接块52的材料还可以为铟或者锡等导电材料，具体根据实际需要选定。

S3、减薄第一SOI衬底22的第一背衬底223，将第一背衬底223减薄至100μm。

在其他实施例中，减薄后的第一SOI衬底22的第一背衬底223的厚度并不限于本实施例的这种限定，还可以为其他值，具体根据实际需要设置。

S4、采用DRIE工艺刻蚀第一SOI衬底22，在第一SOI衬底22上形成四个间隔设置的第一敏感子组件，每个第一敏感子组件均包括第一可动子电容块2111、第一中部子电极块2131、第一支撑子弹簧2141、第一支撑子梁及第一支撑子电容块2121，第一可动子电容块2111与第一硅极板11形成第一Z轴电容，第一电容组件1与第一SOI衬底22组成第一敏感结构41，具体包括以下步骤：

S41、在第一背衬底223上形成第四光刻胶层；

S42、图形化第四光刻胶层，形成第五预设开口区域和第六预设开口区域，其中第五预设开口区域正对第四开口区域2202设置；

S43、采用DRIE工艺刻蚀正对第五预设开口区域和第六预设开口区域的第一SOI衬底22的第一背衬底223，在第一SOI衬底22上形成第一可动子电容块2111和第五开口区域2203，最后去除图形化后的第四光刻胶层，如图13所示；

S44、在第一背衬底223和第五开口区域2203内形成第五光刻胶层；

S45、图形化第五光刻胶层，形成第七预设开口区域；

S46、采用RIE工艺刻蚀正对第七预设开口区域的第一埋氧层222和第一顶层硅221，形成第一支撑子电容块2121、第一支撑子弹簧2141、第一支撑子梁及第一中部子电极块2131，最后去除图形化后的第五光刻胶层；

S47、在第一背衬底223上形成第六光刻胶层；

S48、图形化第六光刻胶层，形成第八预设开口区域；

S49、在第六光刻胶层上和第八预设开口区域内依次溅射铬和金，最后去除图形化后的第六光刻胶层，剩余的铬和金形成第三连接块53，如图14所示，第一支撑子电容块2121和第一中部子电极块2131上的第三连接块53的厚度为1μm，第一可动子电容块2111上的第三连接块53的厚度小于1um，形成第一敏感结构41。

具体地，本实施例的第一SOI衬底22上形成有四个间隔设置的第一敏感子组件，其中两个第一敏感子组件沿X轴方向对称分布，另外两个第一敏感子组件沿Y轴方向对称分布，每个第一敏感子组件均包括一个第一可动子电容块2111、一个第一支撑子电容块2121、一个第一中部子电极块2131、两个第一支撑子梁及两个第一支撑子弹簧2141，四个第一可动子电容块2111的形状均为等腰直角三角形，等腰直角三角形的斜边沿第一SOI衬底22的边缘延伸，第一支撑子电容块2121的第一端部通过一个第一支撑子弹簧2141和一个第一支撑子梁与第一可动子电容块2111的第二端部相连，第一支撑子电容块2121的第三端部通过另一个第一支撑子弹簧2141和另一个第一支撑子梁与第一可动子电容块2111的第四端部相连。

在其他实施例中，第三连接块53的材料还可以为铟或者锡等导电材料，具体根据实际需要选定。

具体地，本实施例的每个第一支撑子弹簧2141由5个折叠弹簧组成，而每个折叠弹簧的宽度为2μm至3μm之间，长度不到第一硅极板11的一半，每个第一敏感子组件的两个第一支撑子弹簧2141呈对称分布。

S5、提供第二SOI衬底23和包括第二硅极板31的第三电容组件3，其中第三电容组件3的加工步骤包括:

S51、提供下部硅衬底30；

S52、在下部硅衬底30背离第二SOI衬底23的一侧生长厚度为0.5μm的下部氧化层301，该下部氧化层301为二氧化硅层，如图15所示；

S53、在下部氧化层301上形成第七光刻胶层；

S54、图形化第七光刻胶层，形成第九预设开口区域，刻蚀正对第九预设开口区域的下部氧化层301，形成下部开口区域3010，最后去除第七光刻胶层，如图16所示；

S55、在下部开口区域3010和下部氧化层301背离下部硅衬底30的一侧依次溅射铬和金并将其打磨平，形成下部金属层302，如图17所示；

S56、在下部硅衬底30靠近第二SOI衬底23的一侧形成第八光刻胶层；

S57、图形化第八光刻胶层，形成第十预设开口区域，在第八光刻胶层上和第十预设开口区域内丝网印刷玻璃焊料，最后去除图形化后的第八光刻胶层，剩余的玻璃焊料块形成第五连接块61，如图18所示，第五连接块61的厚度为1μm，第五连接块61能够与第二SOI衬底23的第六连接块62固定连接。

具体地，本实施例的下部硅衬底30为P型掺杂的正方形的低阻硅衬底，电阻率位于0.01Ω·cm至0.02Ω·cm之间，厚度为500μm。在其他实施例中，下部硅衬底30的电阻率还可以为其他数值，厚度还可以为其他厚度，具体根据实际需要选定。正方形的下部硅衬底30的边长位于1000μm至3000μm之间，形成的第二硅极板31的厚度还可以为位于400μm至700μm之间的其他数值，具体根据实际需要选定。

在其他实施例中，下部金属层302的材料还可以为铟或者锡等导电材料，具体根据实际需要选定。

S6、将第二SOI衬底23与第二硅极板31在第三位置固定连接，且第二SOI衬底23的第二顶层硅231与第二背衬底233电连接，包括步骤：

S61、第二SOI衬底23如图19所示，在第二SOI衬底23的第二顶层硅231上形成第九光刻胶层；

S62、图形化第九光刻胶层，形成第十一预设开口区域和第十二预设开口区域；

S63、采用RIE刻蚀正对第十一预设开口区域的第二顶层硅231和第二埋氧层232，形成第六开口区域2301、第十一开口区域2304及第十二开口区域2305，刻蚀正对第十二预设开口区域的第一顶层硅221和第一埋氧层222，形成第七开口区域2302，去除第九光刻胶层，如图20所示；

S64、在第二顶层硅231、第六开口区域2301、第七开口区域2302、第十一开口区域2304及第十二开口区域2305内形成第十光刻胶层；

S65、图形化第十光刻胶层，形成正对第六开口区域2301、第十一开口区域2304及第十二开口区域2305的第十三预设开口区域；

S66、在第十三预设开口区域和第十光刻胶层上形成金属焊料，最后去除图形化的第十光刻胶层，在第六开口区域内2301剩余的金属焊料形成第四导电块234，在第十一开口区域2304内剩余的金属焊料形成第七导电块2114，在第十二开口区域2305内剩余的金属焊料形成第八导电块2134，如图21所示，第四导电块234、第七导电块2114及第八导电块2134将第二顶层硅231和第二背衬底233电连接；

S67、在第二顶层硅231、第四导电块234及第七开口区域2302内形成第十一光刻胶层；

S68、图形化第十一光刻胶层，形成第十四预设开口区域；

S69、在第十一光刻胶层和第十四预设开口区域丝网印刷玻璃焊料，最后去除图形化后的第十一光刻胶层，剩余的玻璃焊料块形成第六连接块62，如图22所示，第六连接块62的厚度为1μm；

S610、将第三电容组件3的第五连接块61与第二SOI衬底23上的第六连接块62采用键合的工艺固定连接，如图23所示，由于玻璃焊料不导电，第三电容组件3的第二硅极板31与第二SOI衬底23不能电导通，第二硅极板31与第二SOI衬底23的第二顶层硅231之间形成第二间隙320，第二间隙320的高度位于2μm-5μm之间。

需要说明的是，本实施例的第二SOI衬底23的第二顶层硅231和第二背衬底233均为P型掺杂的低阻硅，电阻率位于0.01Ω·cm至0.02Ω·cm之间，厚度为500μm，第二顶层硅231的厚度为10μm，第二埋氧层232的厚度为0.5um·cm。在其他实施例中，第二顶层硅231和第二背衬底233的电阻率还可以为其他数值，各层的厚度还可以为其他厚度，具体根据实际需要选定。

S7、减薄第二SOI衬底23的第二背衬底233，第二背衬底233减薄至100μm。

在其他实施例中，减薄后的第二SOI衬底23的第二背衬底233的厚度并不限于本实施例的这种限定，还可以为其他值，具体根据实际需要设置。

S8、刻蚀第二SOI衬底23，在第二SOI衬底23上形成四个间隔设置的第二敏感子组件，每个第二敏感子组件均与一个第一敏感子组件对应且两者组成敏感单元21，每个第二敏感子组件均包括第二可动子电容块2112、第二中部子电极块2132、第二支撑子弹簧2142、第二支撑子梁及第二支撑子电容块2122，第二可动子电容块2112与第二硅极板31形成第二Z轴电容，第一Z轴电容与第二Z轴电容组成Z轴差分电容，Z轴差分电容用于检测沿Z轴方向的加速度，第三电容组件3与第二SOI衬底23组成第二敏感结构42，具体包括以下步骤：

S81、在第二背衬底233上形成第十二光刻胶层；

S82、图形化第十二光刻胶层，形成第十五预设开口区域和第十六预设开口区域，其中第十五预设开口区域正对第七开口区域2302设置；

S83、采用DRIE工艺刻蚀正对第十五预设开口区域和第十六预设开口区域的第二SOI衬底23的第二背衬底233，在第二SOI衬底23上形成第二可动子电容块2112和第八开口区域2303，最后去除图形化后的第十二光刻胶层，如图24所示；

S84、在第二背衬底233和第八开口区域2303内形成第十三光刻胶层；

S85、图形化第十三光刻胶层，形成第十七预设开口区域；

S86、采用RIE工艺刻蚀正对第十七预设开口区域的第二埋氧层232和第二顶层硅231，形成第二支撑子电容块2122、第二支撑子弹簧2142及第二中部子电极块2132，最后去除图形化后的第十三光刻胶层；

S87、在第二背衬底233上形成第十四光刻胶层；

S88、图形化第十四光刻胶层，形成第十八预设开口区域；

S89、在第十四光刻胶层上和第十八预设开口区域内依次溅射铬和金，最后去除图形化后的第十四光刻胶层，剩余的铬和金形成第四连接块54，如图25所示，第二支撑子电容块2122和第二中部子电极块2132上的第四连接块54的厚度为1μm，第二可动子电容块2112上的第四连接块54的厚度小于1um，形成第二敏感结构42。

具体地，第二SOI衬底23上形成有四个间隔设置的第二敏感子组件，其中两个第二敏感子组件沿X轴方向对称分布，另外两个第二敏感子组件沿Y轴方向对称分布，每个第二敏感子组件均与一个第一敏感子组件对应且两者组成敏感单元21，每个第二敏感子组件均包括一个第二可动子电容块2112、一个第二支撑子电容块2122、一个第二中部子电极块2132、两个第二支撑子梁及两个第二支撑子弹簧2142，四个第二可动子电容块2112的形状均为等腰直角三角形，等腰直角三角形的斜边沿第二SOI衬底23的边缘延伸，第二支撑子电容块2122的第五端部通过一个第二支撑子弹簧2142和一个第二支撑子梁与第二可动子电容块2112的第六端部相连，第二支撑子电容块2122的第七端部通过另一个第二支撑子弹簧2142和另一个第二支撑子梁与第二可动子电容块2112的第八端部相连。

在其他实施例中，第四连接块54的材料还可以为铟或者锡等导电材料，具体根据实际需要选定。

需要说明的是，本实施例描述的电容式三轴加速度芯片的加工方法的加工顺序仅仅是一种加工工艺，在本发明的其他实施例中，S2的加工步骤可以与S3的加工步骤互换，或者，S6的加工步骤还可以与S7的加工步骤互换，或者，S1至S4的加工步骤整体与S5至S8的加工顺序互换，本领域技术人员可根据实际需要进行调整，本实施例不做具体限定。

S9、将第一敏感结构41的第一背衬底223固定且电连接在第二敏感结构42的第二背衬底233上，将第三连接块53与第四连接块54金金键合，如图26所示，使得第一敏感结构41与第二敏感结构42固定且电连接，第一敏感结构41除去第一电容组件1的第一部分和第二敏感结构42除去第三电容组件3的第二部分组成中间可动组件，每个敏感单元21的一个第一可动子电容块2111均正对一个第二可动子电容块2112设置且两者组成可动电容块211，可动电容块211能够沿X轴、Y轴及Z轴方向运动，每个敏感单元21的一个第一支撑子弹簧2141均正对一个第二支撑子弹簧2142设置且两者组成连接弹簧214，每个敏感单元21的一个第一支撑子电容块2121均正对一个第二支撑子电容块2122设置且两者组成支撑电容块212，每个敏感单元21的一个第一中部子电极块2131均正对一个第二中部子电极块2132设置且两者组成中部电容块213，沿X轴方向正对设置的两个敏感单元21的可动电容块211与中部电容块213形成X轴差分电容，X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个敏感单元21的可动电容块211与中部电容块213形成Y轴差分电容，Y轴差分电容能够检测沿Y轴方向的加速度。

本实施例提供的电容式三轴加速度芯片的加工方法，加工工艺简单，易于控制和实现，加工而成的加速度芯片面积小，降低了芯片的制造成本，加工而成的电容式三轴加速度芯片具有集成度好、电容值大、灵敏度高及线性度好的特点，加工而成的电容式三轴加速度芯片可广泛用于工业控制、地震监测、惯性导航、航空航天和国防军工等多个领域中加速度信号的测量。

采用该加工方法加工而成的电容式三轴加速度芯片，由于第一硅极板11、第二硅极板31及中部电容块213与可动电容块211之间的间隙利用干法刻蚀工艺、溅射、键合等工艺能够精确控制，从而最大限度保障芯片制备电容的大小，可用于检测19.6m/s²至1960m/s²之间的加速度。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种电容式三轴加速度芯片，其特征在于，包括依次叠设的：

第一电容组件，包括第一硅极板；

第二电容组件，包括四个呈正交对称分布的敏感单元，每个所述敏感单元均包括可动电容块、支撑电容块、中部电容块及连接弹簧，所述可动电容块通过所述连接弹簧与所述支撑电容块相连，所述支撑电容块和所述中部电容块均与所述第一电容组件电连接，所述支撑电容块与所述第一硅极板固定连接，沿X轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成X轴差分电容，所述X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成Y轴差分电容，所述Y轴差分电容能够检测沿Y轴方向的加速度；

第三电容组件，包括与所述支撑电容块固定连接的第二硅极板，所述可动电容块与所述第一硅极板和所述第二硅极板组成Z轴差分电容，所述Z轴差分电容用于检测沿Z轴方向的加速度。

2.根据权利要求1所述的电容式三轴加速度芯片，其特征在于，每个敏感单元的所述连接弹簧均位于所述支撑电容块和所述中部电容块之间，且位于所述第一硅极板和所述第二硅极板之间，当施加在所述中部电容块、所述第一硅极板及所述第二硅极板上任一电极的直流电压改变时，所述连接弹簧的弹性系数均随之变化。

3.根据权利要求1所述的电容式三轴加速度芯片，其特征在于，所述可动电容块与所述第一硅极板在Z轴方向形成第一Z轴电容，所述第二硅极板与所述可动电容块在Z轴方向形成第二Z轴电容，所述第二Z轴电容与所述第一Z轴电容组成所述Z轴差分电容，在Z轴方向的加速度的激励下，所述第一Z轴电容的第一Z轴电容量和所述第二Z轴电容的第二Z轴电容量反向变化。

4.根据权利要求1所述的电容式三轴加速度芯片，其特征在于，每个所述敏感单元还包括两个支撑梁和两个间隔设置的所述连接弹簧，每个所述支撑梁的一端均与一个所述连接弹簧相连，另一端均与所述可动电容块相连。

5.根据权利要求4所述的电容式三轴加速度芯片，其特征在于，两个所述敏感单元沿X轴分布，沿X轴分布的两个所述敏感单元的所述连接弹簧能够沿X轴方向发生形变,每个敏感单元的所述可动电容块和所述中部电容块均形成X轴电容，两个所述X轴电容组成所述X轴差分电容，在X轴方向的加速度的激励下，所述X轴差分电容的两个所述X轴电容的X轴电容量反向变化；另外两个所述敏感单元沿Y轴分布，沿Y轴分布的两个所述敏感单元的所述连接弹簧能够沿Y轴方向发生形变,每个敏感单元的所述可动电容块和所述中部电容块均形成Y轴电容，两个所述Y轴电容组成所述Y轴差分电容，在Y轴方向的加速度的激励下，所述Y轴差分电容的两个所述Y轴电容的Y轴电容量反向变化。

6.根据权利要求4所述的电容式三轴加速度芯片，其特征在于，所述第二电容组件包括两个叠设的SOI衬底，每个所述SOI衬底均包括顶层硅、埋氧层及背衬底，一个所述SOI衬底的所述背衬底与另一个所述SOI衬底的所述背衬底固定且电连接，每个所述SOI衬底的所述顶层硅和所述背衬底均电连接，在两个所述SOI衬底上形成四个间隔设置的所述可动电容块，每个所述敏感单元的所述可动电容块均通过所述支撑梁和所述连接弹簧与所述支撑电容块相连，每个所述敏感单元的所述可动电容块和所述中部电容块之间形成间隙。

7.根据权利要求1所述的电容式三轴加速度芯片，其特征在于，所述第一硅极板上设有贯穿设置的若干个上部通孔，每个所述上部通孔内均设有上部导电件，所述上部通孔的内壁与所述上部导电件的外壁之间填充有第一绝缘层，所述上部导电件的一端能够连通外部电源，另一端能够与所述支撑电容块和所述中部电容块中的一个固定且电连接。

8.一种电容式三轴加速度芯片的加工方法，其特征在于，用于加工权利要求1至7任一项所述的电容式三轴加速度芯片，包括：

提供第一SOI衬底和包括第一硅极板的第一电容组件；

将所述第一硅极板与所述第一SOI衬底固定连接，所述第一SOI衬底的第一顶层硅和第一背衬底电连接，所述第一顶层硅通过所述第一电容组件与外部电源电连接；

减薄所述第一SOI衬底的第一背衬底；

刻蚀所述第一SOI衬底，在所述第一SOI衬底上形成四个间隔设置的第一敏感子组件，每个所述第一敏感子组件均包括第一可动子电容块、第一中部子电极块、第一支撑子弹簧、第一支撑子梁及第一支撑子电容块，所述第一可动子电容块与所述第一硅极板形成第一Z轴电容，所述第一电容组件与所述第一SOI衬底组成第一敏感结构；

提供第二SOI衬底和包括第二硅极板的第三电容组件；

将所述第二SOI衬底与所述第二硅极板在第三位置固定连接，且所述第二SOI衬底的第二顶层硅与第二背衬底电连接；

减薄所述第二SOI衬底的第二背衬底；

刻蚀所述第二SOI衬底，在所述第二SOI衬底上形成四个间隔设置的第二敏感子组件，每个所述第二敏感子组件均与一个所述第一敏感子组件对应且两者组成敏感单元，每个所述第二敏感子组件均包括第二可动子电容块、第二中部子电极块、第二支撑子弹簧、第二支撑子梁及第二支撑子电容块，所述第二可动子电容块与所述第二硅极板形成第二Z轴电容，所述第一Z轴电容与所述第二Z轴电容组成Z轴差分电容，所述Z轴差分电容用于检测沿Z轴方向的加速度，所述第三电容组件与所述第二SOI衬底组成第二敏感结构；

将所述第一敏感结构的所述第一背衬底固定且电连接在所述第二敏感结构的所述第二背衬底上，所述第一敏感结构除去所述第一电容组件的第一部分和所述第二敏感结构除去所述第三电容组件的第二部分组成中间可动组件，每个所述敏感单元的一个所述第一可动子电容块均正对一个所述第二可动子电容块设置且两者组成可动电容块，每个所述敏感单元的一个所述第一支撑子弹簧均正对一个所述第二支撑子弹簧设置且两者组成连接弹簧，每个所述敏感单元的一个所述第一支撑子电容块均正对一个所述第二支撑子电容块设置且两者组成支撑电容块，每个所述敏感单元的一个所述第一中部子电极块均正对一个所述第二中部子电极块设置且两者组成中部电容块，沿X轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成X轴差分电容，所述X轴差分电容能够检测沿X轴方向的加速度，沿Y轴方向正对设置的两个所述敏感单元的所述可动电容块与所述中部电容块形成Y轴差分电容，所述Y轴差分电容能够检测沿Y轴方向的加速度。

9.根据权利要求8所述的电容式三轴加速度芯片的加工方法，其特征在于，所述第一电容组件的加工步骤包括：

提供上部硅衬底，在所述上部硅衬底上形成若干个上部通孔；

在每个所述上部通孔内均形成上部导电件和第一绝缘层，所述第一绝缘层位于所述上部通孔的内壁与所述上部导电件的外壁之间；

在所述上部硅衬底背离所述第一SOI衬底的一侧形成第二绝缘层；

在所述第二绝缘层上形成正对所述上部导电件的第一开口区域，在所述第一开口区域内形成与所述上部导电件电连接的第一导电块，所述第一导电块能够与外部电源电连接；

在所述上部硅衬底与所述第一SOI衬底连接的一侧形成第一连接块，所述第一连接块能够与所述第一SOI衬底的第二连接块键合连接。

10.根据权利要求8所述的电容式三轴加速度芯片的加工方法，其特征在于，所述第三电容组件的加工步骤包括:

提供下部硅衬底；

在所述下部硅衬底背离所述第二SOI衬底的一侧生长下部氧化层；

图形化所述下部氧化层，形成下部开口区域；

在所述下部开口区域和所述下部氧化层背离所述下部硅衬底的一侧形成下部金属层；

在所述下部硅衬底与所述第二SOI衬底连接的一侧形成第五连接块，所述第五连接块能够与所述第二SOI衬底的第六连接块固定连接。