CN116895661A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN116895661A
CN116895661A CN202310351045.2A CN202310351045A CN116895661A CN 116895661 A CN116895661 A CN 116895661A CN 202310351045 A CN202310351045 A CN 202310351045A CN 116895661 A CN116895661 A CN 116895661A
Authority
CN
China
Prior art keywords
sub
transistor
electrode
line
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310351045.2A
Other languages
English (en)
Inventor
金根佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN116895661A publication Critical patent/CN116895661A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及显示装置。该显示装置包括：子像素，连接到第k扫描线和与第k扫描线交叉的第j数据线，k是正整数并且j是正整数，其中，子像素包括：发光元件；驱动晶体管，被配置成根据施加到驱动晶体管的栅电极的数据电压将驱动电流提供到发光元件并且包括第一下部金属图案；第一子晶体管和第二子晶体管，连接到驱动晶体管的栅电极并且彼此串联连接；以及将第一子晶体管和第二子晶体管彼此连接的第一节点，并且其中，第一节点连接到第一下部金属图案。

Description

显示装置
相关申请的交叉引用
本申请要求于2022年4月5日向韩国知识产权局提交的韩国专利申请第10-2022-0042090号的优先权和权益，其内容通过引用整体并入本文。
技术领域
本公开涉及一种显示装置。
背景技术
随着信息社会的发展，对用于显示图像的显示装置的需求已经增加并且变得更加多样化。例如，显示装置已经应用于诸如智能电话、数码相机、膝上型计算机、导航装置、智能手表和智能电视的各种电子装置。显示装置可以是诸如液晶显示装置、场发射显示装置或有机发光显示装置的平板显示装置。
有机发光显示装置通常可以包括多个像素，多个像素中的每一个包括发光元件、根据其栅电极的电压调节从电源供应到发光元件的驱动电流的量的驱动晶体管以及根据扫描线的扫描信号切换的多个开关晶体管。多个开关晶体管中的一些可以形成为彼此串联连接的双晶体管以便防止泄漏电流。
同时，为了减小显示装置中的功耗，可以利用以高频驱动帧之间具有大的灰度改变的图像和以低频驱动帧之间具有小的灰度改变的静止图像的可变刷新率(VRR)驱动方法。在低频驱动方法或VRR驱动方法的情况下，当泄漏电流特性是优异的时，可以更有效地应用功耗的减小。
在本背景技术部分中公开的以上信息仅用于增强对背景技术的理解，并且因此，在本背景技术部分中讨论的信息不一定构成现有技术。
发明内容
本公开的各方面包括一种通过改善泄漏电流特性而具有相对改善的亮度和相对改善的功耗的显示装置。
然而，本公开的各方面不限于本文中所阐述的那些方面。通过参照下面给出的本公开的详细描述，本公开的以上和其他方面对于本公开所属领域的普通技术人员将变得更加显而易见。
根据本公开的一方面，提供了一种显示装置，包括：子像素，连接到第k扫描线和与第k扫描线交叉的第j数据线，k是正整数并且j是正整数，其中，子像素包括：发光元件；驱动晶体管，根据施加到驱动晶体管的栅电极的数据电压将驱动电流提供到发光元件并且包括第一下部金属图案；第一子晶体管和第二子晶体管，连接到驱动晶体管的栅电极并且彼此串联连接；以及将第一子晶体管和第二子晶体管彼此连接的第一节点，并且其中，第一节点连接到第一下部金属图案。
第一下部金属图案可以与驱动晶体管的栅电极重叠。
驱动晶体管的栅电极可以是驱动晶体管的顶栅电极，并且第一下部金属图案可以是驱动晶体管的底栅电极。
第一子晶体管和第二子晶体管中的每一个可以包括连接到第k扫描线的栅电极。
第一节点的电压可以在第k扫描线的第k扫描信号的上升时间期间是恒定的。
子像素可以进一步包括连接在驱动晶体管的一个电极与第j数据线之间的第一晶体管，并且第k扫描线可以是第k扫描写入线，并且可以进一步连接到第一晶体管的栅电极。
第一子晶体管可以包括连接到第一节点和第二子晶体管的第二电极的第一电极以及连接到驱动晶体管的栅电极的第二电极，并且第二子晶体管可以包括连接到驱动晶体管的一个电极的第一电极以及连接到第一子晶体管的第一电极和第一节点的第二电极。
子像素可以进一步包括将第一下部金属图案和第一节点彼此连接的第一连接电极，并且第一连接电极可以通过第一桥接接触孔连接到第一下部金属图案，并且可以通过第二桥接接触孔连接到第一子晶体管的一个电极和第二子晶体管的一个电极。
第一连接电极可以与第k扫描线交叉。
第k扫描线可以包括彼此间隔开的第k扫描写入线和第k扫描控制线，子像素可以进一步包括连接在驱动晶体管的一个电极与第j数据线之间的第一晶体管，第一子晶体管的栅电极和第二子晶体管的栅电极可以连接到第k扫描控制线，并且第一晶体管的栅电极可以连接到第k扫描写入线。
子像素可以进一步包括：第二下部金属图案，与第二子晶体管的栅电极重叠；第三子晶体管和第四子晶体管，连接到驱动晶体管的栅电极并且彼此串联连接；以及将第三子晶体管和第四子晶体管彼此连接的第二节点，并且其中，第二节点可以连接到第二下部金属图案。
第三子晶体管可以包括连接到驱动晶体管的栅电极的第一电极以及连接到第四子晶体管的第一电极和第二节点的第二电极，并且第四子晶体管可以包括连接到第二节点和第三子晶体管的第二电极的第一电极以及连接到初始化电压线的第二电极。
第k扫描线可以包括第k扫描初始化线，第三子晶体管和第四子晶体管中的每一个可以连接到第k扫描初始化线，并且驱动晶体管的栅电极可以根据第k扫描初始化线的第k扫描初始化信号被初始化。
第二节点的电压可以在第k扫描初始化线的第k扫描初始化信号的上升时间期间是恒定的。
子像素可以进一步包括将第二下部金属图案和第二节点彼此连接的第二连接电极，并且第二连接电极可以通过第三桥接接触孔连接到第二下部金属图案，并且可以通过第四桥接接触孔连接到第三子晶体管的一个电极和第四子晶体管的一个电极。
根据本公开的另一方面，提供了一种显示装置，包括：基板；在基板上的第一金属图案；在第一金属图案上的缓冲膜；在缓冲膜上的有源层，有源层包括与第一金属图案重叠的第一沟道以及包含通过第一节点区域彼此连接的第一子沟道和第二子沟道的第二沟道；在有源层上的栅绝缘膜；在栅绝缘膜上的第一栅导电层，第一栅导电层包括与第一沟道和第一金属图案重叠的栅电极以及与第一子沟道和第二子沟道两者重叠的第k扫描线，k是正整数；在第一栅导电层上的第一层间绝缘膜；在第一层间绝缘膜上的第二栅导电层；在第二栅导电层上的第二层间绝缘膜；以及在第二层间绝缘膜上的第一连接电极，其中，第一连接电极通过第一桥接接触孔连接到第一金属图案，并且通过第二桥接接触孔连接到第一子沟道与第二子沟道之间的第一节点区域。
第一桥接接触孔可以穿透缓冲膜、栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜以暴露第一金属图案，并且第二桥接接触孔可以穿透栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜以暴露第一节点区域。
第k扫描线可以在一个方向上延伸以与第二子沟道重叠，并且可以在与该一个方向交叉的另一方向上至少部分地突出以与第一子沟道重叠，并且第一连接电极可以在另一方向上延伸以与第k扫描线重叠。
显示装置可以进一步包括：在基板上的第二金属图案，第二金属图案被缓冲膜覆盖；第三沟道，包括在缓冲膜上的第三子沟道和第四子沟道，第三子沟道和第四子沟道被栅绝缘膜覆盖并且通过第二节点区域彼此连接；在栅绝缘膜上的子栅电极，子栅电极与第二子沟道和第二金属图案重叠；在栅绝缘膜上的第k扫描初始化线，第k扫描初始化线与第三沟道重叠至少两次；以及在第二层间绝缘膜上的第二连接电极，其中，第二连接电极通过第三桥接接触孔连接到第二金属图案，并且通过第四桥接接触孔连接到第三子沟道与第四子沟道之间的第二节点区域。
第三桥接接触孔可以穿透缓冲膜、栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜以暴露第二金属图案，并且第四桥接接触孔可以穿透栅绝缘膜、第一层间绝缘膜和第二层间绝缘膜以暴露第二节点区域。
利用根据一些实施例的显示装置，通过将线连接到双晶体管之间的连接节点，可以防止或减少双晶体管之间的连接节点的电压随着双晶体管的栅电极的电压改变而改变。相应地，可以改善显示装置的泄漏电流特性。
利用根据一些实施例的显示装置，可以在低频驱动方法或可变刷新率(VRR)驱动方法下改善亮度和功耗。
本公开的效果不限于前述效果，并且各种其他效果被包括在本说明书中。
附图说明
通过参照附图对本公开的一些实施例的方面进行更详细地描述，本公开的以上和其他方面和特征将变得更加显而易见，在附图中：
图1是图示根据一些实施例的显示装置的透视图；
图2是图示根据一些实施例的显示装置的平面图；
图3是图示根据一些实施例的子像素的电路图；
图4是图示根据一些实施例的施加到子像素的第k发射信号、第k扫描初始化信号、第k扫描写入信号、第k+1扫描写入信号和第一节点电压的波形图；
图5至图9是用于描述在图4的第一时段、第二时段、第三时段和第四时段期间的子像素的驱动方法的电路图；
图10是图示在低频驱动时由于泄漏电流而引起的亮度的改变的曲线图；
图11是图示泄漏电流根据第一节点的电压的改变而改变的曲线图；
图12是图示根据一些实施例的子像素的进一步细节的布局图；
图13是沿着图12的线I-I’截取的截面图；
图14是沿着图12的线II-II’截取的截面图；
图15是图示根据一些实施例的子像素的电路图；
图16是图示根据一些实施例的子像素的电路图；
图17是图示根据一些实施例的施加到子像素的第k发射信号、第k扫描初始化信号、第k扫描写入信号、第k+1扫描写入信号和第二节点电压的波形图；
图18是用于描述在图17的第一时段、第二时段、第三时段和第四时段期间的子像素的驱动方法的电路图；
图19是图示根据一些实施例的子像素的进一步细节的布局图；并且
图20是沿着图19的线III-III’截取的截面图。
具体实施方式
现在，将在下文中参照其中示出了本发明的一些实施例的附图更充分地描述本发明的一些实施例的各方面。然而，本发明可以以不同的形式来实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是透彻的和完整的，并且将向本领域技术人员充分地传达本发明的范围。在整个说明书中，相同的附图标记指示相同的部件。在附图中，为了清楚起见夸大了层和区域的厚度。
将理解，尽管术语“第一”、“第二”、“第三”等可以在本文中用于描述各种元件、部件、区域、层和/或部分，但是这些元件、部件、区域、层和/或部分不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一元件、部件、区域、层或部分区分开。因此，下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分，而不脱离本文中的教导。
还将理解，当层被称为在另一层或基板“上”时，它可以直接在另一层或基板上，或者也可以存在居间的层。比较而言，当元件被称为“直接”在另一元件“上”时，不存在居间的元件。
本文中使用的术语仅是为了描述特定实施例的目的，并且不旨在限制。如本文中所使用的，单数形式“一”和“该(所述)”旨在包括包含“至少一个”的复数形式，除非上下文另外清楚地指示。“或”是指“和/或”。“A和B中的至少一个”是指“A和/或B”。如本文中所使用的，术语“和/或”包括关联的所列项目中的一个或多个的任何和所有组合。将进一步理解，当在本说明书中使用时，术语“包括”或“包含”及其变体指定所陈述的特征、区域、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或多个其他特征、区域、整体、步骤、操作、元件、部件和/或其组的存在或添加。
考虑到讨论中的测量和与特定量的测量相关联的误差(即，测量系统的限制)，如本文中所使用的“约”或“近似”包括所陈述的值并且是指在由本领域普通技术人员确定的特定值的可接受偏差范围内。
除非另外限定，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本公开所属领域的普通技术人员通常理解的含义相同的含义。将进一步理解，诸如那些在常用词典中限定的术语应当被解释为具有与其在相关领域和本公开的背景中的含义一致的含义，并且将不以理想化的或过于正式的意义解释，除非在本文中明确地如此限定。
在本文中参照是理想化实施例的示意性图示的截面图示来描述实施例。因此，预期了例如由于制造技术和/或公差导致的图示的形状的变化。因此，本文中描述的实施例不应被解释为限于如本文中所图示的区域的特定形状，而是要包括由于例如制造导致的形状的偏差。例如，图示或描述为平坦的区域通常可以具有粗糙和/或非线性特征。此外，被图示的尖角可以被倒圆。因此，附图中所图示的区域本质上是示意性的，并且它们的形状不旨在图示区域的精确形状，并且不旨在限制本权利要求书的范围。
在下文中，将参照附图更详细地描述一些实施例的各方面。
图1是图示根据一些实施例的显示装置的透视图。图2是图示根据一些实施例的显示装置的平面图。
如本文中所使用的术语“上面”、“顶”和“上表面”指代相对于显示面板10的向上方向(即，Z轴方向)。如本文中所使用的术语“下面”、“底”和“下表面”是指相对于显示面板10的向下方向(即，与Z轴方向相反的方向)。另外，“左”、“右”、“上”和“下”指代当在平面图中观看显示面板10时的方向。例如，“左”指代与X轴方向相反的方向，“右”指代X轴方向，“上”指代Y轴方向，并且“下”指代与Y轴方向相反的方向。
参照图1和图2，显示装置1是显示移动(例如，视频)图像或静止(例如，静态)图像的装置，并且可以用作诸如电视、膝上型计算机、监视器、广告牌和物联网(IOT)装置的各种产品以及诸如移动电话、智能电话、平板个人计算机(PC)、智能手表、手表电话、移动通信终端、电子笔记本、电子书、便携式多媒体播放器(PMP)、导航装置和超移动PC(UMPC)的便携式电子装置的显示屏。
显示装置1可以是发光显示装置，诸如使用有机发光二极管的有机发光显示装置、包括量子点发光层的量子点发光显示装置、包括无机半导体的无机发光显示装置以及使用微型发光二极管(微型LED)的微型发光显示装置。在下文中，将主要描述显示装置1是有机发光显示装置，但是根据本公开的实施例不限于此。
显示装置1包括显示面板10、显示驱动电路20和电路板30。
在平面图中，显示面板10可以具有矩形形状，矩形形状具有在第一方向(X轴方向)上的短边和在与第一方向(X轴方向)交叉的第二方向(Y轴方向)上的长边。在第一方向(X轴方向)上的短边和在第二方向(Y轴方向)上的长边相交的拐角可以以曲率(例如，设定的或预定的曲率)被倒圆或者可以是直角的。显示面板10的在平面图中的形状不限于矩形形状，并且可以是其他多边形形状、圆形形状或椭圆形形状。例如，显示面板10可以形成为平坦的，但是根据本公开的实施例不限于此，并且根据一些实施例，显示面板10可以包括形成在左端和右端处并且具有恒定曲率或变化曲率的弯曲表面部分。另外，显示面板10可以柔性地形成为弯折的、折叠的或卷曲的。
显示面板10可以包括形成子像素SP以显示图像的显示区域DA和是显示区域DA的外围区域的非显示区域NDA。在显示区域DA中，不仅可以设置子像素SP，而且可以设置连接到子像素SP的扫描线SL、发射线EL、数据线DL和第一驱动电压线VDDL。扫描线SL和发射线EL可以在第一方向(X轴方向)上彼此平行地形成，并且数据线DL可以在与第一方向(X轴方向)交叉的第二方向(Y轴方向)上彼此平行地形成。第一驱动电压线VDDL可以在显示区域DA中在第二方向(Y轴方向)上彼此平行地形成。在显示区域DA中在第二方向(Y轴方向)上彼此平行地形成的第一驱动电压线VDDL可以在非显示区域NDA中彼此连接。
子像素SP中的每一个可以连接到扫描线SL中的至少一条、数据线DL中的任何一条、发射线EL中的至少一条以及第一驱动电压线VDDL。已经在图2中图示了子像素SP中的每一个连接到两条扫描线SL、一条数据线DL、一条发射线EL和第一驱动电压线VDDL，但是根据本公开的实施例不限于此。例如，子像素SP中的每一个也可以连接到四条扫描线SL而不是两条扫描线SL。
子像素SP中的每一个可以包括驱动晶体管、至少一个开关晶体管、发光元件和电容器。开关晶体管可以在扫描信号被从扫描线SL施加到其时导通，并且因此，数据线DL的数据电压可以被施加到驱动晶体管的栅电极。驱动晶体管可以通过根据施加到其栅电极的数据电压将驱动电流供应到发光元件来允许发光元件发光。驱动晶体管和至少一个开关晶体管可以是薄膜晶体管。发光元件可以根据驱动晶体管的驱动电流发光。发光元件可以是包括阳极电极、有机发光层和阴极电极的有机发光二极管。电容器可以用于使施加到驱动晶体管的栅电极的数据电压保持恒定。
非显示区域NDA可以被限定为从显示区域DA的外部到显示面板10的边缘的区域。在非显示区域NDA中，可以设置用于将扫描信号施加到扫描线SL的扫描驱动电路40、数据线DL与显示驱动电路20之间的扇出线FL以及连接到显示驱动电路20的焊盘DP。显示驱动电路20和焊盘DP可以位于显示面板10的一个边缘处。与显示驱动电路20相比，焊盘DP可以设置为更邻近于显示面板10的一个边缘。
扫描驱动电路40可以通过多条扫描控制线SCL连接到显示驱动电路20。扫描驱动电路40可以通过多条扫描控制线SCL从显示驱动电路20接收扫描控制信号SCS和发射控制信号ECS。扫描驱动电路40可以包括扫描驱动器和发射控制驱动器。如图3中所图示，扫描线SL可以包括第k扫描初始化线GILk、第k扫描写入线GWLk和第k+1扫描写入线GWLk+1。
显示驱动电路20可以形成为集成电路(IC)并且以玻璃上芯片(COG)方式、塑料上芯片(COP)方式或超声波接合方式被附接到显示面板10上，但是根据本公开的实施例不限于此。例如，显示驱动电路20可以被附接在电路板30上。
电路板30可以使用各向异性导电膜被附接在焊盘DP上。相应地，电路板30的引线可以电连接到焊盘DP。电路板30可以是柔性印刷电路板、印刷电路板或诸如膜上芯片的柔性膜。
图3是图示根据一些实施例的子像素的电路图。
参照图3，子像素SP可以连接到第k(k是正整数)扫描初始化线GILk、第k扫描写入线GWLk、第k+1扫描写入线GWLk+1、第k发射线ELk和第j(j是正整数)数据线DLj。另外，子像素SP可以连接到供应有第一驱动电压的第一驱动电压线VDDL、供应有初始化电压Vini(参见图5)的初始化电压线VIL和供应有第二驱动电压的第二驱动电压线VSSL。
子像素SP包括驱动晶体管DT、发光元件LE、开关元件和电容器Cst等。开关元件包括第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6。
驱动晶体管DT可以包括栅电极DTG、第一电极、第二电极和第一下部金属图案110。栅电极DTG可以是位于驱动晶体管DT的有源层上面的顶栅电极，并且第一下部金属图案110可以是位于驱动晶体管DT的有源层下面的底栅电极。栅电极DTG可以是驱动晶体管DT的主栅电极，并且第一下部金属图案110可以是驱动晶体管DT的辅助栅电极。
驱动晶体管DT根据施加到栅电极DTG的数据电压控制漏-源电流Ids(在下文中，被称为“驱动电流”，参见图9)。如等式1中所表示的，流过驱动晶体管DT的沟道的驱动电流Ids与驱动晶体管DT的栅-源电压Vsg和阈值电压Vth之间的差的平方成比例。
等式1
Ids＝k'×(Vsg-Vth)2
这里，k’指代由驱动晶体管的结构和物理特性确定的比例系数，Vsg指代驱动晶体管的栅-源电压，并且Vth指代驱动晶体管的阈值电压。
驱动晶体管DT的第一下部金属图案110可以连接到是作为双晶体管的第二晶体管ST2的两个子晶体管之间的连接节点的第一节点N1。也就是说，第一下部金属图案110可以连接到与第一子晶体管ST2-1的第一电极和第二子晶体管ST2-2的第二电极相对应的第一节点N1。
发光元件LE根据驱动电流Ids发光。从发光元件LE发射的光的量可以与驱动电流Ids成比例。
发光元件LE可以是包括阳极电极、阴极电极和位于阳极电极与阴极电极之间的有机发光层的有机发光二极管。可替代地，发光元件LE可以是包括阳极电极、阴极电极和位于阳极电极与阴极电极之间的无机半导体的无机发光元件。可替代地，发光元件LE可以是包括阳极电极、阴极电极和位于阳极电极与阴极电极之间的量子点发光层的量子点发光元件。可替代地，发光元件LE可以是微型发光二极管。在图13中，发光元件LE的阳极电极与第一电极171相对应，并且发光元件LE的阴极电极与第二电极173相对应。
发光元件ED的阳极电极可以连接到第四晶体管ST4的第一电极和第六晶体管ST6的第二电极，并且发光元件ED的阴极电极可以连接到第二驱动电压线VSSL。
第一晶体管ST1由第k扫描写入线GWLk的第k扫描写入信号导通，以将驱动晶体管DT的第一电极和第j数据线DLj彼此连接。第一晶体管ST1的栅电极可以连接到第k扫描写入线GWLk，第一晶体管ST1的第一电极可以连接到驱动晶体管DT的第一电极，并且第一晶体管ST1的第二电极可以连接到第j数据线DLj。
第二晶体管ST2可以形成为第一子晶体管ST2-1和第二子晶体管ST2-2彼此串联连接的双晶体管。第一子晶体管ST2-1和第二子晶体管ST2-2由第k扫描写入线GWLk的第k扫描写入信号导通，以将驱动晶体管DT的栅电极DTG和第二电极彼此连接。也就是说，当第一子晶体管ST2-1和第二子晶体管ST2-2导通时，驱动晶体管DT的栅电极DTG和第二电极彼此连接，并且因此，驱动晶体管DT被驱动为二极管。
第一子晶体管ST2-1的栅电极可以连接到第k扫描写入线GWLk，第一子晶体管ST2-1的第一电极可以连接到第二子晶体管ST2-2的第二电极和第一节点N1，并且第一子晶体管ST2-1的第二电极可以连接到驱动晶体管DT的栅电极DTG。第二子晶体管ST2-2的栅电极可以连接到第k扫描写入线GWLk，第二子晶体管ST2-2的第一电极可以连接到驱动晶体管DT的第二电极，并且第二子晶体管ST2-2的第二电极可以连接到第一子晶体管ST2-1的第一电极和第一节点N1。
在本文中，第一节点N1可以是构成双晶体管的两个子晶体管之间的“连接节点”。例如，第一节点N1可以被称为第一子晶体管ST2-1与第二子晶体管ST2-2之间的连接节点。第一节点N1可以将第一子晶体管ST2-1的第一电极和第二子晶体管ST2-2的第二电极彼此连接。同时，第一节点N1、第一子晶体管ST2-1的第一电极和第二子晶体管ST2-2的第二电极的术语可以互换使用。
根据一些实施例，第一节点N1可以连接到驱动晶体管DT的第一下部金属图案110。第一子晶体管ST2-1的第一电极和第二子晶体管ST2-2的第二电极中的每一个可以连接到驱动晶体管DT的第一下部金属图案110。第一节点N1连接到第一下部金属图案110，并且因此，可以防止子晶体管之间的连接节点的电压根据与连接节点邻近的信号线的电压的改变而改变。例如，第一节点N1不被浮置并且连接到第一下部金属图案110，并且因此，可以防止第一节点N1的电压根据与第一节点N1邻近的第k扫描写入线GWLk的电压的改变而改变。
第三晶体管ST3可以形成为第三子晶体管ST3-1和第四子晶体管ST3-2彼此串联连接的双晶体管。第三子晶体管ST3-1和第四子晶体管ST3-2由第k扫描初始化线GILk的第k扫描初始化信号导通，以将驱动晶体管DT的栅电极DTG和初始化电压线VIL彼此连接。驱动晶体管DT的栅电极DTG可以放电到初始化电压线VIL的初始化电压Vini。
第三子晶体管ST3-1的栅电极可以连接到第k扫描初始化线GILk，第三子晶体管ST3-1的第一电极可以连接到驱动晶体管DT的栅电极DTG，并且第三子晶体管ST3-1的第二电极可以连接到第四子晶体管ST3-2的第一电极和第二节点N2。第四子晶体管ST3-2的栅电极可以连接到第k扫描初始化线GILk，第四子晶体管ST3-2的第一电极可以连接到第三子晶体管ST3-1的第二电极和第二节点N2，并且第四子晶体管ST3-2的第二电极可以连接到初始化电压线VIL。
在图3中，第三子晶体管ST3-1的第二电极和第四子晶体管ST3-2的第一电极中的每一个可以被称为第二节点N2。在本文中，第二节点N2可以是构成双晶体管的两个子晶体管之间的“连接节点”。例如，第二节点N2可以被称为第三子晶体管ST3-1与第四子晶体管ST3-2之间的连接节点。第二节点N2可以将第三子晶体管ST3-1的第二电极和第四子晶体管ST3-2的第一电极彼此连接。同时，第二节点N2、第三子晶体管ST3-1的第二电极和第四子晶体管ST3-2的第一电极的术语可以互换使用。
第四晶体管ST4由第k+1扫描写入线GWLk+1的第k+1扫描写入信号导通，以将发光元件LE的阳极电极和初始化电压线VIL彼此连接。发光元件LE的阳极电极可以放电到初始化电压Vini。第四晶体管ST4的栅电极连接到第k+1扫描写入线GWLk+1，第四晶体管ST4的第一电极连接到发光元件LE的阳极电极，并且第四晶体管ST4的第二电极连接到初始化电压线VIL。
第五晶体管ST5由第k发射线ELk的第k发射信号导通，以将驱动晶体管DT的第一电极和第一驱动电压线VDDL彼此连接。第五晶体管ST5的栅电极连接到第k发射线ELk，第五晶体管ST5的第一电极连接到第一驱动电压线VDDL，并且第五晶体管ST5的第二电极连接到驱动晶体管DT的第一电极。
第六晶体管ST6连接在驱动晶体管DT的第二电极与发光元件LE的阳极电极之间。第六晶体管ST6由第k发射线ELk的第k发射信号导通，以将驱动晶体管DT的第二电极和发光元件LE的阳极电极彼此连接。第六晶体管ST6的栅电极连接到第k发射线ELk，第六晶体管ST6的第一电极连接到驱动晶体管DT的第二电极，并且第六晶体管ST6的第二电极连接到发光元件LE的阳极电极。当第五晶体管ST5和第六晶体管ST6两者导通时，驱动电流Ids可以被供应到发光元件LE。
电容器Cst形成在驱动晶体管DT的栅电极DTG与第一驱动电压线VDDL之间。电容器Cst的一个电极可以连接到驱动晶体管DT的栅电极DTG，并且电容器Cst的另一电极可以连接到第一驱动电压线VDDL。
当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的第一电极是源电极时，第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的第二电极可以是漏电极。可替代地，当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的第一电极是漏电极时，第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的第二电极可以是源电极。
第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的有源层可以由多晶硅、非晶硅和氧化物半导体中的任何一种形成。当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个的有源层由多晶硅形成时，用于形成有源层的工艺可以是低温多晶硅(LTPS)工艺。
另外，在图3中已经主要描述了第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个形成为P沟道金属氧化物半导体场效应晶体管(MOSFET)，但是根据本公开的实施例不限于此，并且第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个也可以形成为N沟道MOSFET。当第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6以及驱动晶体管DT中的每一个形成为N沟道MOSFET时，需要修改图4的时序图以便于匹配N沟道MOSFET的特性。
第一驱动电压线VDDL的第一驱动电压、第二驱动电压线VSSL的第二驱动电压和初始化电压线VIL的初始化电压Vini可以考虑驱动晶体管DT的特性和发光元件LE的特性等来设定。例如，供应到驱动晶体管DT的源电极的数据电压Vdata(参见图6)与初始化电压Vini之间的电压差可以设定成大于驱动晶体管DT的阈值电压Vth。
图4是图示根据一些实施例的施加到子像素的第k发射信号、第k扫描初始化信号、第k扫描写入信号、第k+1扫描写入信号和第一节点电压的波形图。
结合图3参照图4，施加到第k扫描初始化线GILk的第k扫描初始化信号GIk是用于控制第三晶体管ST3的导通和关断的信号。施加到第k扫描写入线GWLk的第k扫描写入信号GWk是用于控制第一晶体管ST1和第二晶体管ST2中的每一个的导通和关断的信号。施加到第k+1扫描写入线GWLk+1的第k+1扫描写入信号GWk+1是用于控制第四晶体管ST4的导通和关断的信号。施加到第k发射线ELk的第k发射信号EMk是用于控制第五晶体管ST5和第六晶体管ST6的导通和关断的信号。第一电压Vn1是根据一些实施例的第一下部金属图案110连接到第一节点N1的显示装置1中的第一节点N1的电压。比较电压Vn1’是其中第一下部金属图案110不连接到第一节点N1的根据比较示例的显示装置1’中的第一节点N1的电压。
第k扫描初始化信号GIk、第k扫描写入信号GWk、第k+1扫描写入信号GWk+1和第k发射信号EMk可以以一个帧时段为周期生成。一个帧时段可以被划分成第一时段t1至第四时段t4。第一时段t1是用于对驱动晶体管DT的栅电极DTG进行初始化的时段，第二时段t2是用于将数据电压Vdata供应到驱动晶体管DT的栅电极DTG并且对驱动晶体管DT的阈值电压Vth进行采样的时段，第三时段t3是用于对发光元件LE的阳极电极进行初始化的时段，并且第四时段t4是用于从发光元件LE发光的时段。
第k扫描初始化信号GIk、第k扫描写入信号GWk和第k+1扫描写入信号GWk+1可以在第一时段至第三时段t1、t2和t3期间顺序地输出为第一栅电压V1。例如，第k扫描初始化信号GIk可以在第一时段t1期间具有第一栅电压V1，并且在其他时段期间具有第二栅电压V2。第k扫描写入信号GWk可以在第二时段t2期间具有第一栅电压V1，并且在其他时段期间具有第二栅电压V2。第k+1扫描写入信号GWk+1可以在第三时段t3期间具有第一栅电压V1，并且在其他时段期间具有第二栅电压V2。
第k发射信号EMk可以在第四时段t4期间具有第一栅电压V1，并且在其他时段期间具有第二栅电压V2。
已经在图4中图示了第一时段t1、第二时段t2和第三时段t3中的每一个是一个水平时段。一个水平时段指示数据电压被供应到连接到显示面板10的特定扫描线的子像素SP中的每一个的时段，并且因此可以被限定为一个水平线扫描时段。数据电压可以与是扫描信号中的每一个的栅导通电压的第一栅电压V1被同步地供应到数据线。
第一栅电压V1与能够导通第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6中的每一个的导通电压相对应。第二栅电压V2与能够关断第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6中的每一个的关断电压相对应。第一栅电压V1可以是栅低电压，并且第二栅电压V2可以是栅高电压。
图5至图9是用于描述在图4的第一时段、第二时段、第三时段和第四时段期间的子像素的驱动方法的电路图。图10是图示在低频驱动时由于泄漏电流而引起的亮度的改变的曲线图。图11是图示泄漏电流根据第一节点的电压的改变而改变的曲线图。
在下文中，将参照图5至图9更详细地描述子像素SP在第一时段t1至第四时段t4期间的操作。同时，图7是用于描述在第二时段t2与第三时段t3之间的第k扫描写入信号GWk的上升时间rt1中的操作的子像素SP的电路图。
首先，参照图5，在第一时段t1期间，具有第一栅电压V1的第k扫描初始化信号GIk被供应到第k扫描初始化线GILk。在第一时段t1期间，第三晶体管ST3由具有第一栅电压V1的第k扫描初始化信号GIk导通。由于第三晶体管ST3的导通，驱动晶体管DT的栅电极DTG被初始化为初始化电压线VIL的初始化电压Vini。
然后，参照图6，在第二时段t2期间，具有第一栅电压V1的第k扫描写入信号GWk被供应到第k扫描写入线GWLk。在第二时段t2期间，第一晶体管ST1和第二晶体管ST2中的每一个由具有第一栅电压V1的第k扫描写入信号GWk导通。
由于第二晶体管ST2的导通，驱动晶体管DT的栅电极DTG和第二电极彼此连接，并且驱动晶体管DT被驱动为二极管。由于第一晶体管ST1的导通，数据电压Vdata被供应到驱动晶体管DT的第一电极。如上所述，数据电压Vdata与初始化电压Vini之间的电压差(Vdata-Vini)可以大于驱动晶体管DT的阈值电压Vth。
在这种情况下，因为驱动晶体管DT的第一电极与栅电极DTG之间的电压差(Vsg＝Vdata-Vini)大于阈值电压Vth，所以驱动晶体管DT形成电流路径，直到栅电极DTG与第一电极之间的电压差Vsg达到阈值电压Vth为止。为此，驱动晶体管DT的栅电极DTG和第二电极的电压在第二时段t2期间上升到数据电压Vdata与驱动晶体管DT的阈值电压Vth之间的电压差(Vdata-Vth)。“Vdata-Vth”可以存储在电容器Cst中。
然后，参照图7，泄漏电流Ioff可以在第k扫描写入信号GWk的上升时间rt1期间根据第一节点N1的第一电压Vn1的改变来生成。第k扫描写入信号GWk的上升时间rt1指代在期间第k扫描写入信号GWk从第一栅电压V1上升到第二栅电压V2的时间。例如，当第一栅电压V1是-7V并且第二栅电压V2是7V时，第k扫描写入信号GWk的电压可以在上升时间rt1期间增加14V。
在根据比较示例的显示装置1’中，当第一下部金属图案110不连接到第一节点N1时，第一节点N1可以是电浮置节点。相应地，第一节点N1的电压(即，比较电压Vn1’)可以根据与第一节点N1邻近的第k扫描写入线GWLk的电压的改变而改变。例如，第一节点N1的电压可以在上升时间rt1期间增加约5V。当第一节点N1的电压增加时，在第一节点N1与驱动晶体管DT的栅电极DTG之间生成电压差(Vn1’-Vg)，并且因此，可以生成从第一节点N1流到栅电极DTG的泄漏电流Ioff。
在根据一些实施例的显示装置1中，当第一下部金属图案110连接到第一节点N1时，尽管第k扫描写入线GWLk的电压改变，但是第一节点N1的电压(即，第一电压Vn1)可以是恒定的或不显著地改变。例如，尽管在上升时间rt1期间第k扫描写入信号GWk的电压增加，但是第一节点N1的电压可以是恒定的。相应地，第一节点N1与驱动晶体管DT的栅电极DTG之间的电压差(Vn1-Vg)变得接近于0，并且因此，可以最小化从第一节点N1流到栅电极DTG的泄漏电流Ioff。
然后，参照图8，在第三时段t3期间，具有第一栅电压V1的第k+1扫描写入信号GWk+1被施加到第k+1扫描写入线GWLk+1。在第三时段t3期间，第四晶体管ST4由具有第一栅电压V1的第k+1扫描写入信号GWk+1导通。由于第四晶体管ST4的导通，发光元件LE的阳极电极被初始化为初始化电压线VIL的初始化电压Vini。
然后，参照图9，在第四时段t4期间，具有第一栅电压V1的第k发射信号EMk被供应到第k发射线ELk。在第四时段t4期间，第五晶体管ST5和第六晶体管ST6中的每一个由具有第一栅电压V1的第k发射信号EMk导通。
由于第五晶体管ST5的导通，驱动晶体管DT的第一电极连接到第一驱动电压线VDDL。由于第六晶体管ST6的导通，驱动晶体管DT的第二电极连接到发光元件LE的阳极电极。
当第五晶体管ST5和第六晶体管ST6导通时，根据驱动晶体管DT的栅电极DTG的电压流动的驱动电流Ids可以被供应到发光元件LE。驱动电流Ids可以如等式2中所表示的那样被限定。
等式2
Ids＝k'×(ELVDD-(Vdata-Vth)-Vth)2
这里，k’指代由驱动晶体管DT的结构和物理特性确定的比例系数，Vth指代驱动晶体管DT的阈值电压，ELVDD指代第一驱动电压线VDDL的第一驱动电压，并且Vdata指代数据电压。驱动晶体管DT的栅电压是(Vdata-Vth)，并且驱动晶体管DT的第一电极的电压是ELVDD。当重新排列等式2时，推导出等式3。
等式3
Ids＝k'×(ELVDI)-Vdata)2
结果是，如等式3中所表示的，驱动电流Ids不取决于驱动晶体管DT的阈值电压Vth。也就是说，驱动晶体管DT的阈值电压Vth被补偿。
如上所述，随着第一节点N1的电压减小，第一节点N1与栅电极DTG之间的电压差可以减小。随着第一节点N1与栅电极DTG之间的电压差减小，泄漏电流Ioff可以减小。例如，参照图11，随着第一子晶体管ST2-1的漏-源电压Vds的绝对值减小，泄漏电流Ioff减小。第一子晶体管ST2-1的漏-源电压Vds可以与驱动晶体管DT的栅电极DTG的电压Vg和第一节点N1的电压之间的差相同。
随着栅电极DTG的电压Vg与第一节点N1的电压之间的差的绝对值减小，泄漏电流Ioff减小。相应地，例如，在第一节点N1的电压是第一电压Vn1的情况下，与第一节点N1的电压是比较电压Vn1’的情况相比，泄漏电流Ioff的量可以减小。也就是说，当第一下部金属图案110连接到第一节点N1时，可以最小化显示装置1的泄漏电流Ioff。
例如，在低频驱动的情况下，在期间栅电极DTG的电压Vg由于泄漏电流Ioff而泄漏的时段可能比在高频驱动的情况下长。栅电极DTG的电压Vg的改变根据泄漏电流Ioff而增加，并且因此，可能导致亮度的改变和功耗的减小(参见图10)。
亮度的改变可以被用户识别为闪烁。在根据一些实施例的显示装置1中，通过将第一下部金属图案110连接到第一节点N1，可以使第一节点N1的电压保持恒定，并且可以防止栅电极DTG的电压Vg由于泄漏电流Ioff而泄漏。泄漏电流Ioff减小，使得可以改善由显示装置1的亮度的改变导致的闪烁现象，并且可以改善功耗。低频驱动的频率可以是60Hz或更低，并且高频驱动的频率可以高于60Hz，但是根据本公开的实施例不限于此。
在下文中，将参照子像素SP的布局图描述根据一些实施例的第一下部金属图案110连接到第一节点N1的显示装置1。
图12是图示根据一些实施例的子像素的进一步细节的布局图。在图12中，图示了子像素SP的下金属层、有源层、第一栅层GTL1(参见图13)、第二栅层GTL2(参见图13)和数据金属层DTL(参见图13)。
有源层可以包括驱动晶体管DT以及第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6中的每一个的有源层、第一电极和第二电极。第一栅层GTL1可以包括驱动晶体管DT以及第一晶体管至第六晶体管ST1、ST2、ST3、ST4、ST5和ST6中的每一个的栅电极、第k扫描初始化线GILk、第k扫描写入线GWLk、第k发射线ELk和第k+1扫描写入线GWLk+1。第二栅层GTL2可以包括水平驱动电压线VDDL1和初始化电压线VIL。数据金属层DTL可以包括第一桥接电极BE1、初始化连接电极VIE、第j数据线DLj、垂直驱动电压线VDDL2、阳极连接电极ANDE以及第一连接电极CE1。同时，水平驱动电压线VDDL1和垂直驱动电压线VDDL2可以构成第一驱动电压线VDDL。
驱动晶体管DT可以包括有源层DTA、栅电极DTG、第一电极DTS、第二电极DTD和第一下部金属图案110。驱动晶体管DT的有源层DTA可以与驱动晶体管DT的栅电极DTG重叠，并且与第一下部金属图案110重叠。驱动晶体管DT的栅电极DTG可以位于有源层DTA上面，并且第一下部金属图案110可以位于有源层DTA下面。
栅电极DTG可以通过第一接触孔CNT1连接到第一桥接电极BE1。第一桥接电极BE1可以通过第二接触孔CNT2连接到第一子晶体管ST2-1的第二电极D2-1。第一桥接电极BE1可以与第k扫描写入线GWLk交叉。
第一下部金属图案110可以通过第一桥接接触孔BCNT1连接到第一连接电极CE1。第一连接电极CE1可以通过第二桥接接触孔BCNT2连接到第一节点区域NA1。第一节点区域NA1是第一子晶体管ST2-1与第二子晶体管ST2-2之间的区域，并且可以包括第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。也就是说，第一连接电极CE1可以通过第二桥接接触孔BCNT2连接到第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。
驱动晶体管DT的第一电极DTS可以连接到第一晶体管ST1的第一电极S1。驱动晶体管DT的第二电极DTD可以连接到第二子晶体管ST2-2的第一电极S2-2和第六晶体管ST6的第一电极S6。
第一晶体管ST1可以包括有源层ACT1、栅电极G1、第一电极S1和第二电极D1。第一晶体管ST1的栅电极G1是第k扫描写入线GWLk的一部分，并且可以是第一晶体管ST1的有源层ACT1与第k扫描写入线GWLk之间的重叠区域。第一晶体管ST1的第一电极S1可以连接到驱动晶体管DT的第一电极DTS。第一晶体管ST1的第二电极D1可以通过第三接触孔CNT3连接到第j数据线DLj。
第二晶体管ST2可以形成为双晶体管。第二晶体管ST2可以包括第一子晶体管ST2-1和第二子晶体管ST2-2。
第一子晶体管ST2-1可以包括有源层ACT2-1、栅电极G2-1、第一电极S2-1和第二电极D2-1。第一子晶体管ST2-1的栅电极G2-1是第k扫描写入线GWLk的一部分，并且可以是第一子晶体管ST2-1的有源层ACT2-1与第k扫描写入线GWLk之间的重叠区域。第一子晶体管ST2-1的第一电极S2-1可以连接到第二子晶体管ST2-2的第二电极D2-2。第一子晶体管ST2-1的第二电极D2-1可以通过第二接触孔CNT2连接到第一桥接电极BE1。
第二子晶体管ST2-2可以包括有源层ACT2-2、栅电极G2-2、第一电极S2-2和第二电极D2-2。第二子晶体管ST2-2的栅电极G2-2是第k扫描写入线GWLk的一部分，并且可以是第二子晶体管ST2-2的有源层ACT2-2与第k扫描写入线GWLk之间的重叠区域。第二子晶体管ST2-2的第一电极S2-2可以连接到驱动晶体管DT的第二电极DTD。第二子晶体管ST2-2的第二电极D2-2可以连接到第一子晶体管ST2-1的第一电极S2-1。
第一节点区域NA1可以包括第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。第一节点区域NA1可以与图3的电路图中的第一节点N1相对应。第一节点区域NA1可以具有在第一方向(X轴方向)上延伸的线和在第二方向(Y轴方向)上延伸的线彼此交叉的点处以多边形形状或圆形形状扩展的区域。在该扩展区域中，第一节点区域NA1可以通过第二桥接接触孔BCNT2连接到第一连接电极CE1。第一连接电极CE1可以与第k扫描写入线GWLk交叉。第一节点区域NA1和第一下部金属图案110可以通过第一连接电极CE1彼此连接。
第三晶体管ST3可以形成为双晶体管。第三晶体管ST3可以包括第三子晶体管ST3-1和第四子晶体管ST3-2。
第三子晶体管ST3-1可以包括有源层ACT3-1、栅电极G3-1、第一电极S3-1和第二电极D3-1。第三子晶体管ST3-1的栅电极G3-1是第k扫描初始化线GILk的一部分，并且可以是第三子晶体管ST3-1的有源层ACT3-1与第k扫描初始化线GILk之间的重叠区域。第三子晶体管ST3-1的第一电极S3-1可以通过第二接触孔CNT2连接到第一桥接电极BE1。第三子晶体管ST3-1的第二电极D3-1可以连接到第四子晶体管ST3-2的第一电极S3-2。
第四子晶体管ST3-2可以包括有源层ACT3-2、栅电极G3-2、第一电极S3-2和第二电极D3-2。第四子晶体管ST3-2的栅电极G3-2是第k扫描初始化线GILk的一部分，并且可以是第四子晶体管ST3-2的有源层ACT3-2与第k扫描初始化线GILk之间的重叠区域。第四子晶体管ST3-2的第一电极S3-2可以连接到第三子晶体管ST3-1的第二电极D3-1。第四子晶体管ST3-2的第二电极D3-2可以通过第四接触孔CNT4连接到初始化连接电极VIE。
第四晶体管ST4可以包括有源层ACT4、栅电极G4、第一电极S4和第二电极D4。第四晶体管ST4的栅电极G4是第k+1扫描写入线GWLk+1的一部分，并且可以是第四晶体管ST4的有源层ACT4与第k+1扫描写入线GWLk+1之间的重叠区域。第四晶体管ST4的第一电极S4可以通过第六接触孔CNT6连接到阳极连接电极ANDE。阳极连接电极ANDE可以通过阳极接触孔AND_CNT连接到稍后将描述的发光元件LE的第一电极171(参见图13)。第四晶体管ST4的第二电极D4可以通过第四接触孔CNT4连接到下一子像素SP的初始化连接电极VIE。初始化连接电极VIE可以通过第五接触孔CNT5连接到初始化电压线VIL。初始化连接电极VIE可以设置成与第k扫描初始化线GILk交叉。
第五晶体管ST5可以包括有源层ACT5、栅电极G5、第一电极S5和第二电极D5。第五晶体管ST5的栅电极G5是第k发射线ELk的一部分，并且可以是第五晶体管ST5的有源层ACT5与第k发射线ELk之间的重叠区域。第五晶体管ST5的第一电极S5可以通过第七接触孔CNT7连接到垂直驱动电压线VDDL2。第五晶体管ST5的第二电极D5可以连接到驱动晶体管DT的第一电极DTS。
第六晶体管ST6可以包括有源层ACT6、栅电极G6、第一电极S6和第二电极D6。第六晶体管ST6的栅电极G6是第k发射线ELk的一部分，并且可以是第六晶体管ST6的有源层ACT6与第k发射线ELk之间的重叠区域。第六晶体管ST6的第一电极S6可以连接到驱动晶体管DT的第二电极DTD。第六晶体管ST6的第二电极D6可以通过第六接触孔CNT6连接到阳极连接电极ANDE。
电容器Cst的第一电容器电极C1可以是驱动晶体管DT的栅电极DTG的一部分，并且电容器Cst的第二电容器电极C2可以是与驱动晶体管DT的第一电极DTS和第二电极DTD重叠的水平驱动电压线VDDL1。水平驱动电压线VDDL1可以通过第八接触孔CNT8连接到垂直驱动电压线VDDL2。水平驱动电压线VDDL1可以设置在与第k扫描写入线GWLk平行的第一方向(X轴方向)上，并且垂直驱动电压线VDDL2可以设置在与第j数据线DLj平行的第二方向(Y轴方向)上。
根据一些实施例，第k扫描写入线GWLk可以在第一方向(X轴方向)上延伸，并且包括在第二方向(Y轴方向)上至少部分地突出的突出部分。第k扫描写入线GWLk可以在第一方向(X轴方向)上延伸以与第二子晶体管ST2-2的有源层ACT2-2(或第二子沟道)重叠，并且第k扫描写入线GWLk的突出部分可以与第一子晶体管ST2-1的有源层ACT2-1(或第一子沟道)重叠。第k扫描写入线GWLk的在第一方向(X轴方向)上延伸的部分可以与第一连接电极CE1的在第二方向(Y轴方向)上延伸的部分交叉。
图13是沿着图12的线I-I’截取的截面图。图14是沿着图12的线II-II’截取的截面图。
参照图13和图14，薄膜晶体管层、发光元件层和封装层TFE可以顺序地形成在第一基板SUB1上。薄膜晶体管层可以包括多个导电层和多个绝缘层以供应用于驱动发光元件LE的信号。
薄膜晶体管层包括下金属层、缓冲膜BF、有源层、栅绝缘膜130、第一栅层GTL1、第一层间绝缘膜141、第二栅层GTL2、第二层间绝缘膜142、数据金属层DTL以及平坦化膜160。
下金属层可以位于第一基板SUB1上，并且可以由缓冲膜BF覆盖。下金属层可以包括第一下部金属图案110。第一下部金属图案110可以与驱动晶体管DT的有源层DTA和栅电极DTG的部分重叠。第一下部金属图案110可以是阻挡从外部引入的光通过第一基板SUB1入射到驱动晶体管DT的有源层DTA上并且阻止第一基板SUB1的电势由于施加到电路元件的电压波动而改变的屏蔽线。第一下部金属图案110可以是驱动晶体管DT的子栅电极或底栅电极。驱动晶体管DT可以具有包括顶栅电极DTG和第一下部金属图案110的双栅电极。
第一下部金属图案110可以通过第一桥接接触孔BCNT1连接到第一连接电极CE1。第一连接电极CE1可以通过第二桥接接触孔BCNT2连接到第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。第一下部金属图案110可以通过第一连接电极CE1连接到第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。换句话说，第一下部金属图案110可以通过第一连接电极CE1连接到第一节点区域NA1。第一下部金属图案110可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者其合金制成的单层或多层。
缓冲膜BF可以形成在第一基板SUB1和第一下部金属图案110的一个表面上。缓冲膜BF可以形成在第一基板SUB1的一个表面上以保护薄膜晶体管和发光元件层的有机发光层172免受通过易受湿气渗透的第一基板SUB1渗透的湿气的影响。缓冲膜BF可以包括交替地堆叠的多个无机膜。例如，缓冲膜BF可以形成为氮化硅层、氮氧化硅层、氧化硅层、氧化钛层和氧化铝层的一个或多个无机膜交替地堆叠的多层膜。可以省略缓冲膜BF。
有源层可以形成在第一基板SUB1或缓冲膜BF上。有源层可以包括多晶硅、单晶硅、低温多晶硅、非晶硅或氧化物半导体。
当有源层由多晶硅制成时，有源层可以掺杂有离子以具有导电性。相应地，有源层可以包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的第一电极和第二电极以及驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的有源层。例如，有源层可以包括驱动晶体管DT的有源层DTA、第一电极DTS和第二电极DTD。
有源层可以包括第一晶体管ST1、第一子晶体管ST2-1和第二子晶体管ST2-2以及第六晶体管ST6的有源层ACT1、ACT2-1、ACT2-2和ACT6、第一电极S1、S2-1、S2-2和S6以及第二电极D1、D2-1、D2-2和D6。在本文中，驱动晶体管DT的有源层DTA可以被称为“第一沟道”，并且第一子晶体管ST2-1的有源层ACT2-1和第二子晶体管ST2-2的有源层ACT2-2可以被称为“第二沟道”。第一子晶体管ST2-1的有源层ACT2-1可以被称为第一子沟道，并且第二子晶体管ST2-2的有源层ACT2-2可以被称为第二子沟道。
栅绝缘膜130可以形成在有源层上。栅绝缘膜130可以形成为无机膜，例如氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。
第一栅层GTL1可以形成在栅绝缘膜130上。第一栅层GTL1可以包括驱动晶体管DT和第一晶体管ST1至第六晶体管ST6的栅电极、扫描线GILk、GWLk和GWLk+1以及发射线ELk。另外，第一栅层GTL1可以包括是电容器Cst的一个电极的第一电容器电极C1。例如，第一栅层GTL1可以包括驱动晶体管DT的栅电极DTG以及第一晶体管ST1、第一子晶体管ST2-1和第二子晶体管ST2-2以及第六晶体管ST6的栅电极G1、G2-1、G2-2和G6。栅电极DTG可以与第一下部金属图案110和第一沟道DTA重叠。
第一晶体管ST1的栅电极G1以及第一子晶体管ST2-1的栅电极G2-1和第二子晶体管ST2-2的栅电极G2-2可以是第k扫描写入线GWLk的部分，并且第六晶体管ST6的栅电极G6可以是第k发射线ELk的一部分，但是根据本公开的实施例不限于此。第k扫描写入线GWLk可以与被称为第二沟道的第一子晶体管ST2-1的有源层ACT2-1和第二子晶体管ST2-2的有源层ACT2-2重叠至少两次。具体地，第二沟道的第一子沟道ACT2-1可以与第一子晶体管ST2-1的栅电极G2-1重叠，并且第二沟道的第二子沟道ACT2-2可以与第二子晶体管ST2-2的栅电极G2-2重叠。
第一栅层GTL1可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者其合金制成的单层或多层。
第一层间绝缘膜141可以形成在第一栅层GTL1上。第一层间绝缘膜141可以形成为无机膜，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。第一层间绝缘膜141可以包括多个无机膜。
第二栅层GTL2可以形成在第一层间绝缘膜141上。第二栅层GTL2可以包括是电容器Cst的另一电极的第二电容器电极C2。第二电容器电极C2可以与水平驱动电压线VDDL1(参见图12)集成。第二栅层GTL2可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者其合金制成的单层或多层。
第二层间绝缘膜142可以形成在第二栅层GTL2上。第二层间绝缘膜142可以形成为无机膜，例如，氮化硅层、氮氧化硅层、氧化硅层、氧化钛层或氧化铝层。第二层间绝缘膜142可以包括多个无机膜。
数据金属层DTL可以形成在第二层间绝缘膜142上。数据金属层DTL可以包括第j数据线DLj、垂直驱动电压线VDDL2、第一桥接电极BE1、阳极连接电极ANDE以及第一连接电极CE1。第j数据线DLj可以通过第三接触孔CNT3连接到第一晶体管ST1的第一电极S1。第一桥接电极BE1可以通过第一接触孔CNT1连接到驱动晶体管DT的栅电极DTG，并且可以通过第二接触孔CNT2连接到第一子晶体管ST2-1的第二电极D2-1。阳极连接电极ANDE可以通过第六接触孔CNT6连接到第六晶体管ST6的第二电极D6。阳极连接电极ANDE可以通过阳极接触孔AND_CNT连接到发光元件LE的第一电极171。第一连接电极CE1可以通过第一桥接接触孔BCNT1连接到第一下部金属图案110，并且可以通过第二桥接接触孔BCNT2连接到第一节点区域NA1。
数据金属层DTL可以形成为由钼(Mo)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)和铜(Cu)中的任何一种或者其合金制成的单层或多层。
用于对由有源层、第一栅层GTL1、第二栅层GTL2和数据金属层DTL导致的台阶进行平坦化的平坦化膜160可以形成在数据金属层DTL上。平坦化膜160可以形成为由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂等制成的有机膜。
第一接触孔CNT1可以是穿透第一层间绝缘膜141和第二层间绝缘膜142以暴露驱动晶体管DT的栅电极DTG的孔。第一桥接电极BE1可以通过第一接触孔CNT1连接到驱动晶体管DT的栅电极DTG。
第二接触孔CNT2可以是穿透栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第一子晶体管ST2-1的第二电极D2-1的孔。第一桥接电极BE1可以通过第二接触孔CNT2连接到第一子晶体管ST2-1的第二电极D2-1。
第三接触孔CNT3可以是穿透栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第一晶体管ST1的第一电极S1的孔。第j数据线DLj可以通过第三接触孔CNT3连接到第一晶体管ST1的第一电极S1。
第六接触孔CNT6可以是穿透栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第六晶体管ST6的第二电极D6的孔。阳极连接电极ANDE可以通过第六接触孔CNT6连接到第六晶体管ST6的第二电极D6。阳极接触孔AND_CNT可以是穿透平坦化膜160以暴露阳极连接电极ANDE的孔。
第一桥接接触孔BCNT1可以是穿透缓冲膜BF、栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第一下部金属图案110的孔。第一连接电极CE1可以通过第一桥接接触孔BCNT1连接到第一下部金属图案110。
第二桥接接触孔BCNT2可以是穿透栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2的孔。第二桥接接触孔BCNT2可以是暴露第一节点区域NA1的孔。第一连接电极CE1可以通过第二桥接接触孔BCNT2连接到第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2。
发光元件层形成在薄膜晶体管层上。发光元件层包括发光元件LE和像素限定膜180。
发光元件LE和像素限定膜180形成在平坦化膜160上。发光元件LE中的每一个可以包括第一电极171、有机发光层172和第二电极173。
第一电极171可以形成在平坦化膜160上。第一电极171可以通过穿透平坦化膜160的阳极接触孔AND_CNT连接到阳极连接电极ANDE。
在基于有机发光层172朝向第二电极173发射光的顶发射结构中，第一电极171可以由诸如铝和钛的堆叠结构(Ti/Al/Ti)、铝和氧化铟锡(ITO)的堆叠结构(ITO/Al/ITO)、APC合金以及APC合金和ITO的堆叠结构(ITO/APC/ITO)的具有高反射率的金属材料形成。APC合金是银(Ag)、钯(Pd)和铜(Cu)的合金。
像素限定膜180可以形成为在平坦化膜160上分隔第一电极171以便限定发射区域EA。像素限定膜180可以形成为覆盖第一电极171的边缘。像素限定膜180可以形成为由丙烯酸树脂、环氧树脂、酚醛树脂、聚酰胺树脂或聚酰亚胺树脂等制成的有机膜。
发射区域EA指代第一电极171、有机发光层172和第二电极173顺序地堆叠并且来自第一电极171的空穴和来自第二电极173的电子在有机发光层172中彼此结合以发光的区域。
有机发光层172形成在第一电极171和像素限定膜180上。有机发光层172可以包括有机材料以发射一颜色(例如，设定的或预定的颜色)的光。例如，有机发光层172可以包括空穴传输层、有机材料层和电子传输层。有机发光层172可以发射红光、绿光或蓝光。
第二电极173形成在有机发光层172上。第二电极173可以形成为覆盖有机发光层172。第二电极173可以是针对每个像素共同形成的公共电极。第二电极173可以由能够透光的、诸如ITO或氧化铟锌(IZO)的透明导电材料(TCO)或者诸如镁(Mg)、银(Ag)或镁(Mg)和银(Ag)的合金的半透射导电材料形成。
封装层TFE可以形成在发光元件层上。封装层TFE可以包括至少一层无机膜以便防止氧气或湿气渗透到发光元件层中。另外，封装层TFE可以包括至少一层有机膜以便保护发光元件层免受诸如灰尘的异物影响。
在根据一些实施例的显示装置1中，第一节点区域NA1的第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2可以通过第一连接电极CE1连接到第一下部金属图案110。
第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2连接到第一下部金属图案110，并且因此，可以最小化第一节点区域NA1受扫描线或发射线的电压的改变影响的现象。根据一些实施例，第一子晶体管ST2-1的栅电极G2-1和第二子晶体管ST2-2的栅电极G2-2可以是第k扫描写入线GWLk的部分。第一节点区域NA1连接到第一下部金属图案110，并且因此，即使第k扫描写入信号GWk改变，也可以防止第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2的电压改变。第一节点区域NA1的电压保持恒定，并且因此，可以防止栅电极DTG的电压Vg由于泄漏电流Ioff而泄漏。泄漏电流Ioff被最小化，使得可以改善由显示装置1的亮度的改变导致的闪烁现象，并且可以改善功耗。
图15是图示根据一些实施例的子像素的电路图。
如图15中所图示的根据一些实施例的显示装置1_1与根据先前实施例的显示装置的不同之处在于第二晶体管ST2的栅电极连接到第k扫描控制线GCLk，第三晶体管ST3的第二电极连接到第一初始化电压线VIL1，并且第四晶体管ST4的第二电极连接到第二初始化电压线VIL2。第k扫描控制线GCLk是扫描线中的一些，并且可以与第k扫描写入线GWLk同时导通，但是根据本公开的实施例不限于此。第k扫描控制线GCLk是扫描线中的一些，并且可以与第k扫描写入线GWLk分别导通。第k扫描控制线GCLk的导通周期可以比第k扫描写入线GWLk的导通周期长。第一初始化电压线VIL1和第二初始化电压线VIL2可以具有不同的电压或具有相同的电压。
本实施例与先前实施例的相同之处在于第一节点N1连接到是驱动晶体管DT的底栅电极的第一下部金属图案110。根据一些实施例，如图12至图14中所图示，第一子晶体管ST2-1的第一电极S2-1和第二子晶体管ST2-2的第二电极D2-2可以通过数据金属层DTL的第一连接电极CE1连接到第一下部金属图案110。
在本实施例中，第一子晶体管ST2-1的栅电极G2-1和第二子晶体管ST2-2的栅电极G2-2可以连接到第k扫描控制线GCLk。在截面图中，第一子晶体管ST2-1的栅电极G2-1和第二子晶体管ST2-2的栅电极G2-2可以是第k扫描控制线GCLk的部分。第一节点N1连接到第一下部金属图案110，并且因此，可以防止第一节点N1的电压根据第k扫描控制线GCLk的电压的改变而改变。第一节点N1的电压保持恒定，并且因此，可以防止栅电极DTG的电压Vg由于泄漏电流Ioff而泄漏。泄漏电流Ioff被最小化，使得可以改善由显示装置1_1的亮度的改变导致的闪烁现象，并且可以改善功耗。
在下文中，将更详细地描述根据一些实施例的显示装置1_2。
图16是图示根据一些实施例的子像素的电路图。
将描述根据本实施例的、省略了第一节点N1与第一下部金属图案110之间的连接并且第二节点N2和第二下部金属图案120彼此连接的子像素SP。根据一些实施例，在子像素SP中，第一节点N1和第一下部金属图案110可以彼此连接，并且第二节点N2和第二下部金属图案120也可以彼此连接。在下文中，可以省略一些重复的描述，并且将主要描述与上述内容不同的内容。
第二子晶体管ST2-2可以包括栅电极G2-2、第二下部金属图案120、第一电极和第二电极。栅电极G2-2可以是位于第二子晶体管ST2-2的有源层上面的顶栅电极，并且第二下部金属图案120可以是位于第二子晶体管ST2-2的有源层下面的底栅电极。栅电极G2-2可以是第二子晶体管ST2-2的主栅电极，并且第二下部金属图案120可以是第二子晶体管ST2-2的辅助栅电极。
第三子晶体管ST3-1的栅电极可以连接到第k扫描初始化线GILk，第三子晶体管ST3-1的第一电极可以连接到驱动晶体管DT的栅电极DTG，并且第三子晶体管ST3-1的第二电极可以连接到第四子晶体管ST3-2的第一电极和第二节点N2。第四子晶体管ST3-2的栅电极可以连接到第k扫描初始化线GILk，第四子晶体管ST3-2的第一电极可以连接到第三子晶体管ST3-1的第二电极和第二节点N2，并且第四子晶体管ST3-2的第二电极可以连接到初始化电压线VIL。第二节点N2是第三子晶体管ST3-1与第四子晶体管ST3-2之间的连接节点，并且可以将第三子晶体管ST3-1的第二电极和第四子晶体管ST3-2的第一电极彼此连接。
第二子晶体管ST2-2的第二下部金属图案120可以连接到是作为双晶体管的第三晶体管ST3的两个子晶体管之间的连接节点的第二节点N2。也就是说，第二下部金属图案120可以连接到第三子晶体管ST3-1的第二电极和第四子晶体管ST3-2的第一电极。第二节点N2连接到第二下部金属图案120，并且因此，可以防止子晶体管之间的连接节点的电压根据与连接节点邻近的信号线的电压的改变而改变。例如，第二节点N2不被浮置并且连接到第二下部金属图案120，并且因此，可以防止第二节点N2的电压根据与第二节点N2邻近的第k扫描初始化线GILk的电压的改变而改变。
图17是图示根据一些实施例的施加到子像素的第k发射信号、第k扫描初始化信号、第k扫描写入信号、第k+1扫描写入信号和第二节点电压的波形图。图17是用于描述第k扫描初始化信号的上升时间中的操作的子像素的电路图。
参照图17，第二电压Vn2是根据一些实施例的第二下部金属图案120连接到第二节点N2的显示装置1_2中的第二节点N2的电压。比较电压Vn2’是其中第二下部金属图案120不连接到第二节点N2的根据比较示例的显示装置1’中的第二节点N2的电压。参照图17，第k扫描初始化信号GIk的上升时间rt2可以是第一时段t1与第二时段t2之间的时段。
参照图18，泄漏电流Ioff可以在第k扫描初始化信号GIk的上升时间rt2期间根据第二节点N2的第二电压Vn2的改变来生成。第k扫描初始化信号GIk的上升时间rt2指代在期间第k扫描初始化信号GIk从第一栅电压V1上升到第二栅电压V2的时间。例如，当第一栅电压V1是-7V并且第二栅电压V2是7V时，第k扫描初始化信号GIk的电压可以在上升时间rt2期间增加14V。
在根据比较示例的显示装置1’中，当第二下部金属图案120不连接到第二节点N2时，第二节点N2可以是电浮置节点。相应地，第二节点N2的电压(即，比较电压Vn2’)可以根据与第二节点N2邻近的第k扫描初始化信号GIk的电压的改变而改变。例如，第二节点N2的电压可以在上升时间rt2期间增加约5V。当第二节点N2的电压增加时，在第二节点N2与驱动晶体管DT的栅电极DTG之间生成电压差(Vn2’-Vg)，并且因此，可以生成从第二节点N2流到栅电极DTG的泄漏电流Ioff。
在根据一些实施例的显示装置1_2中，当第二下部金属图案120连接到第二节点N2时，尽管第k扫描初始化线GILk的电压改变，但是第二节点N2的电压(即，第二电压Vn2)可以是恒定的或不显著地改变。例如，尽管在上升时间rt2期间第k扫描初始化信号GIk的电压增加，但是第二节点N2的电压可以是恒定的。相应地，第二节点N2与驱动晶体管DT的栅电极DTG之间的电压差(Vn2-Vg)变得接近于0，并且因此，可以最小化从第二节点N2流到栅电极DTG的泄漏电流Ioff。泄漏电流Ioff被最小化，使得可以改善由显示装置1_2的亮度的改变导致的闪烁现象，并且可以改善功耗。
在下文中，在根据一些实施例的显示装置1_2中，第二下部金属图案120可以连接到第二节点N2，并且将参照图19和图20更详细地描述第二下部金属图案120。
图19是图示根据一些实施例的子像素的进一步细节的布局图。图20是沿着图19的线III-III’截取的截面图。
在图19和图20中，图示了子像素SP的下金属层、有源层、第一栅层GTL1、第二栅层GTL2和数据金属层DTL。在图19和图20中，图示了是子像素SP的部分的第一晶体管ST1、第二晶体管ST2的第一子晶体管ST2-1和第二子晶体管ST2-2以及第三晶体管ST3的第三子晶体管ST3-1和第四子晶体管ST3-2。
下金属层可以包括第二下部金属图案120。第二下部金属图案120可以位于第一基板SUB1上，并且可以由缓冲膜BF覆盖。第二下部金属图案120可以与第二子晶体管ST2-2的有源层ACT2-2和栅电极G2-2重叠。第二下部金属图案120可以是与第一下部金属图案110执行相同功能的屏蔽线。第二下部金属图案120可以是第二子晶体管ST2-2的子栅电极或底栅电极。第二子晶体管ST2-2可以具有包括顶栅电极G2-2和第二下部金属图案120的双栅电极。第二下部金属图案120可以与第一下部金属图案110包括相同的材料。
第二下部金属图案120可以通过第三桥接接触孔BCNT3连接到第二连接电极CE2。第二连接电极CE2可以通过第四桥接接触孔BCNT4连接到第三子晶体管ST3-1的第二电极D3-1和第四子晶体管ST3-2的第一电极S3-2。第二下部金属图案120可以通过第二连接电极CE2连接到第三子晶体管ST3-1的第二电极D3-1和第四子晶体管ST3-2的第一电极S3-2。换句话说，第二下部金属图案120可以通过第二连接电极CE2连接到第二节点区域NA2。
有源层可以包括第二子晶体管ST2-2、第三子晶体管ST3-1和第四子晶体管ST3-2的有源层ACT2-2、ACT3-1和ACT3-2、第一电极S2-2、S3-1和S3-2以及第二电极D2-2、D3-1和D3-2。在本文中，如上面参照图13和图14所述，第二子晶体管ST2-2的有源层ACT2-2可以被称为“第二沟道”，并且第三子晶体管ST3-1的有源层ACT3-1和第四子晶体管ST3-2的有源层ACT3-2可以被称为“第三沟道”。具体地，第三子晶体管ST3-1的有源层ACT3-1可以被称为第三子沟道，并且第四子晶体管ST3-2的有源层ACT3-2可以被称为第四子沟道。
第一栅层GTL1可以包括第二子晶体管ST2-2的栅电极G2-2、第三子晶体管ST3-1的栅电极G3-1和第四子晶体管ST3-2的栅电极G3-2。第二子晶体管ST2-2的栅电极G2-2可以与第二下部金属图案120和第二子沟道ACT2-2重叠。第三子晶体管ST3-1的栅电极G3-1和第四子晶体管ST3-2的栅电极G3-2可以是第k扫描初始化线GILk的部分。第k扫描初始化线GILk可以与被称为第三沟道的第三子晶体管ST3-1的有源层ACT3-1和第四子晶体管ST3-2的有源层ACT3-2重叠至少两次。具体地，第三沟道的第三子沟道ACT3-1可以与第三子晶体管ST3-1的栅电极G3-1重叠，并且第三沟道的第四子沟道ACT3-2可以与第四子晶体管ST3-2的栅电极G3-2重叠。
数据金属层DTL可以包括第二连接电极CE2。第二连接电极CE2可以通过第四桥接接触孔BCNT4连接到第二节点区域NA2，并且可以通过第三桥接接触孔BCNT3连接到第二下部金属图案120。
第三桥接接触孔BCNT3可以是穿透缓冲膜BF、栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第二下部金属图案120的孔。第二连接电极CE2可以通过第三桥接接触孔BCNT3连接到第二下部金属图案120。
第四桥接接触孔BCNT4可以是穿透栅绝缘膜130、第一层间绝缘膜141和第二层间绝缘膜142以暴露第三子晶体管ST3-1的第二电极D3-1和第四子晶体管ST3-2的第一电极S3-2的孔。第四桥接接触孔BCNT4可以是暴露第二节点区域NA2的孔。第二连接电极CE2可以通过第四桥接接触孔BCNT4连接到第三子晶体管ST3-1的第二电极D3-1和第四子晶体管ST3-2的第一电极S3-2。
在根据一些实施例的显示装置1_2中，第三子晶体管ST3-1的第二电极D3-1和第四子晶体管ST3-2的第一电极S3-2连接到第二下部金属图案120，并且因此，可以最小化第二节点区域NA2受扫描线或发射线的电压的改变影响的现象。例如，第二节点区域NA2连接到第二下部金属图案120，并且因此，即使第k扫描初始化信号GIk改变，也可以防止第二节点区域NA2的电压改变。第二节点区域NA2的电压保持恒定，并且因此，可以防止栅电极DTG的电压Vg由于泄漏电流Ioff而泄漏。泄漏电流Ioff被最小化，使得可以改善由显示装置1_2的亮度的改变导致的闪烁现象，并且可以改善功耗。
在结束详细描述时，本领域技术人员将认识到，可以对示例实施例进行许多变化和修改而实质上不脱离本发明的原理。因此，所公开的本发明的示例实施例仅用于一般性和描述性的意义，并且不是为了限制的目的。

Claims (20)

1.一种显示装置，包括：
子像素，连接到第k扫描线和与所述第k扫描线交叉的第j数据线，k是正整数并且j是正整数，
其中，所述子像素包括：
发光元件；
驱动晶体管，被配置成根据施加到所述驱动晶体管的栅电极的数据电压将驱动电流提供到所述发光元件并且包括第一下部金属图案；
第一子晶体管和第二子晶体管，连接到所述驱动晶体管的所述栅电极并且彼此串联连接；以及
将所述第一子晶体管和所述第二子晶体管彼此连接的第一节点，并且其中，所述第一节点连接到所述第一下部金属图案。
2.根据权利要求1所述的显示装置，其中，所述第一下部金属图案与所述驱动晶体管的所述栅电极重叠。
3.根据权利要求2所述的显示装置，其中，所述驱动晶体管的所述栅电极是所述驱动晶体管的顶栅电极，并且所述第一下部金属图案是所述驱动晶体管的底栅电极。
4.根据权利要求1至3中任一项所述的显示装置，其中，所述第一子晶体管和所述第二子晶体管中的每一个包括连接到所述第k扫描线的栅电极。
5.根据权利要求4所述的显示装置，其中，所述第一节点的电压在所述第k扫描线的第k扫描信号的上升时间期间是恒定的。
6.根据权利要求4所述的显示装置，其中，所述子像素进一步包括连接在所述驱动晶体管的一个电极与所述第j数据线之间的第一晶体管，并且
所述第k扫描线是第k扫描写入线，并且进一步连接到所述第一晶体管的栅电极。
7.根据权利要求1所述的显示装置，其中，所述第一子晶体管包括连接到所述第一节点和所述第二子晶体管的第二电极的第一电极以及连接到所述驱动晶体管的所述栅电极的第二电极，并且
所述第二子晶体管包括连接到所述驱动晶体管的一个电极的第一电极以及连接到所述第一子晶体管的所述第一电极和所述第一节点的第二电极。
8.根据权利要求1所述的显示装置，其中，所述子像素进一步包括将所述第一下部金属图案和所述第一节点彼此连接的第一连接电极，并且
所述第一连接电极通过第一桥接接触孔连接到所述第一下部金属图案，并且通过第二桥接接触孔连接到所述第一子晶体管的一个电极和所述第二子晶体管的一个电极。
9.根据权利要求8所述的显示装置，其中，所述第一连接电极与所述第k扫描线交叉。
10.根据权利要求1所述的显示装置，其中，所述第k扫描线包括彼此间隔开的第k扫描写入线和第k扫描控制线，
所述子像素进一步包括连接在所述驱动晶体管的一个电极与所述第j数据线之间的第一晶体管，
所述第一子晶体管的栅电极和所述第二子晶体管的栅电极连接到所述第k扫描控制线，并且
所述第一晶体管的栅电极连接到所述第k扫描写入线。
11.根据权利要求1所述的显示装置，其中，所述子像素进一步包括：
第二下部金属图案，与所述第二子晶体管的栅电极重叠；
第三子晶体管和第四子晶体管，连接到所述驱动晶体管的所述栅电极并且彼此串联连接；以及
将所述第三子晶体管和所述第四子晶体管彼此连接的第二节点，并且
其中，所述第二节点连接到所述第二下部金属图案。
12.根据权利要求11所述的显示装置，其中，所述第三子晶体管包括连接到所述驱动晶体管的所述栅电极的第一电极以及连接到所述第四子晶体管的第一电极和所述第二节点的第二电极，并且
所述第四子晶体管包括连接到所述第二节点和所述第三子晶体管的所述第二电极的所述第一电极以及连接到初始化电压线的第二电极。
13.根据权利要求11所述的显示装置，其中，所述第k扫描线包括第k扫描初始化线，
所述第三子晶体管和所述第四子晶体管中的每一个连接到所述第k扫描初始化线，并且
所述驱动晶体管的所述栅电极根据所述第k扫描初始化线的第k扫描初始化信号被初始化。
14.根据权利要求13所述的显示装置，其中，所述第二节点的电压在所述第k扫描初始化线的所述第k扫描初始化信号的上升时间期间是恒定的。
15.根据权利要求11所述的显示装置，其中，所述子像素进一步包括将所述第二下部金属图案和所述第二节点彼此连接的第二连接电极，并且
所述第二连接电极通过第三桥接接触孔连接到所述第二下部金属图案，并且通过第四桥接接触孔连接到所述第三子晶体管的一个电极和所述第四子晶体管的一个电极。
16.一种显示装置，包括：
基板；
在所述基板上的第一金属图案；
在所述第一金属图案上的缓冲膜；
在所述缓冲膜上的有源层，所述有源层包括与所述第一金属图案重叠的第一沟道以及包含通过第一节点区域彼此连接的第一子沟道和第二子沟道的第二沟道；
在所述有源层上的栅绝缘膜；
在所述栅绝缘膜上的第一栅导电层，所述第一栅导电层包括与所述第一沟道和所述第一金属图案重叠的栅电极以及与所述第一子沟道和所述第二子沟道两者重叠的第k扫描线，k是正整数；
在所述第一栅导电层上的第一层间绝缘膜；
在所述第一层间绝缘膜上的第二栅导电层；
在所述第二栅导电层上的第二层间绝缘膜；以及
在所述第二层间绝缘膜上的第一连接电极，
其中，所述第一连接电极通过第一桥接接触孔连接到所述第一金属图案，并且通过第二桥接接触孔连接到所述第一子沟道与所述第二子沟道之间的所述第一节点区域。
17.根据权利要求16所述的显示装置，其中，所述第一桥接接触孔穿透所述缓冲膜、所述栅绝缘膜、所述第一层间绝缘膜和所述第二层间绝缘膜以暴露所述第一金属图案，并且
所述第二桥接接触孔穿透所述栅绝缘膜、所述第一层间绝缘膜和所述第二层间绝缘膜以暴露所述第一节点区域。
18.根据权利要求16或17所述的显示装置，其中，所述第k扫描线在一个方向上延伸以与所述第二子沟道重叠，并且在与所述一个方向交叉的另一方向上至少部分地突出以与所述第一子沟道重叠，并且
所述第一连接电极在所述另一方向上延伸以与所述第k扫描线重叠。
19.根据权利要求16所述的显示装置，进一步包括：
在所述基板上的第二金属图案，所述第二金属图案被所述缓冲膜覆盖；
第三沟道，包括在所述缓冲膜上的第三子沟道和第四子沟道，所述第三子沟道和所述第四子沟道被所述栅绝缘膜覆盖并且通过第二节点区域彼此连接；
在所述栅绝缘膜上的子栅电极，所述子栅电极与所述第二子沟道和所述第二金属图案重叠；
在所述栅绝缘膜上的第k扫描初始化线，所述第k扫描初始化线与所述第三沟道重叠至少两次；以及
在所述第二层间绝缘膜上的第二连接电极，
其中，所述第二连接电极通过第三桥接接触孔连接到所述第二金属图案，并且通过第四桥接接触孔连接到所述第三子沟道与所述第四子沟道之间的所述第二节点区域。
20.根据权利要求19所述的显示装置，其中，所述第三桥接接触孔穿透所述缓冲膜、所述栅绝缘膜、所述第一层间绝缘膜和所述第二层间绝缘膜以暴露所述第二金属图案，并且
所述第四桥接接触孔穿透所述栅绝缘膜、所述第一层间绝缘膜和所述第二层间绝缘膜以暴露所述第二节点区域。
CN202310351045.2A 2022-04-05 2023-04-04 显示装置 Pending CN116895661A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0042090 2022-04-05
KR1020220042090A KR20230143645A (ko) 2022-04-05 2022-04-05 표시 장치

Publications (1)

Publication Number Publication Date
CN116895661A true CN116895661A (zh) 2023-10-17

Family

ID=87938706

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202320721820.4U Active CN219696457U (zh) 2022-04-05 2023-04-04 显示装置
CN202310351045.2A Pending CN116895661A (zh) 2022-04-05 2023-04-04 显示装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202320721820.4U Active CN219696457U (zh) 2022-04-05 2023-04-04 显示装置

Country Status (3)

Country Link
US (1) US20230317008A1 (zh)
KR (1) KR20230143645A (zh)
CN (2) CN219696457U (zh)

Also Published As

Publication number Publication date
US20230317008A1 (en) 2023-10-05
CN219696457U (zh) 2023-09-15
KR20230143645A (ko) 2023-10-13

Similar Documents

Publication Publication Date Title
KR102642869B1 (ko) 표시 장치
US10825394B2 (en) Display device
US20220157249A1 (en) Light-emitting display device
CN113506542A (zh) 显示装置
EP3819938A1 (en) Display device
US11798474B2 (en) Display panel, driving method thereof and display device
US11580910B2 (en) Display device
CN219696457U (zh) 显示装置
CN111739905B (zh) 显示装置
US20230165073A1 (en) Display device
US11527197B2 (en) Display device
US20230131089A1 (en) Display device
US20230267884A1 (en) Display device and method of fabricating the same
US11508801B2 (en) Display device
EP4047654A1 (en) Display device
US20230371326A1 (en) Display device with voltage line contact
US20230326410A1 (en) Display device
CN118057945A (zh) 显示装置
KR20240074139A (ko) 표시 장치
CN114627803A (zh) 显示面板、像素驱动电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication