CN116894424A - 一种fpga的布线方法及装置 - Google Patents

一种fpga的布线方法及装置 Download PDF

Info

Publication number
CN116894424A
CN116894424A CN202310761423.4A CN202310761423A CN116894424A CN 116894424 A CN116894424 A CN 116894424A CN 202310761423 A CN202310761423 A CN 202310761423A CN 116894424 A CN116894424 A CN 116894424A
Authority
CN
China
Prior art keywords
wiring
netlist
node
logic
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202310761423.4A
Other languages
English (en)
Other versions
CN116894424B (zh
Inventor
李海波
闵祥伟
王兴刚
魏山菊
王铜铜
范召
宋国民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Gowin Semiconductor Corp
Original Assignee
Gowin Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Gowin Semiconductor Corp filed Critical Gowin Semiconductor Corp
Priority to CN202310761423.4A priority Critical patent/CN116894424B/zh
Publication of CN116894424A publication Critical patent/CN116894424A/zh
Application granted granted Critical
Publication of CN116894424B publication Critical patent/CN116894424B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/394—Routing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G06F15/7871—Reconfiguration support, e.g. configuration loading, configuration switching, or hardware OS
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种FPGA的布线方法及装置，包括：对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。本申请实施例通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了建立布线资源有向图，节省了因布线资源有向图的建立带来的内存开销，并且提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。

Description

一种FPGA的布线方法及装置
技术领域
本文涉及集成电路技术，尤指一种FPGA的布线方法及装置。
背景技术
随着可编程阵列逻辑(Field Programmable Gate Array，FPGA)器件逻辑规模的增加和性能需求的增长，布线算法逐渐成为FPGA编译流程中运算时间的瓶颈。在设计配套的支持软件过程中，布线确定了逻辑单元之间的连线，是最为关键的步骤之一，它不仅影响到延时、功耗等方面的性能，也是FPGA支持软件流程中最耗时的步骤。
在传统的FPGA软件开发的布线方法中，需要根据选定的FPGA器件中各个布线节点之间的连接关系建立布线资源有向图，然后根据布线资源有向图中的连接，逐一对经过布局的网表中带有位置信息的逻辑资源(例如显示查找表(Look-Up-Table，LUT)、D类触发器(D type flip-flop，DFF))之间的连接，从布线资源有向图中选择一条合适的路径。
然而，这种布线过程严重依赖于布线资源有向图是否建立完成，因此具有流程的高耦合性的缺点；同时，布线资源有向图的建立，需要进行内存的预分配，当选定的FPGA器件规模增大时，对内存的容量要求也越来越高，因此该方法对大规模FPGA器件的支持又具有不可持续扩展的缺点。
发明内容
本申请提供了一种FPGA的布线方法及装置，能够避免建立布线资源有向图，节省因布线资源有向图的建立带来的内存开销，并且提高FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
一方面，本申请提供了一种FPGA布线方法，包括：
对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；
利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。
另一方面，本申请提供了一种FPGA布线装置，包括：存储器和处理器，所述存储器用于保存可执行程序；
所述处理器用于读取执行所述可执行程序，以实现上述的FPGA布线方法。
与相关技术相比，本申请包括对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，因此通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了布线资源有向图的建立，节省了因布线资源有向图的建立带来的内存开销，并且由于解除了布线过程对布线资源有向图的依赖，因此提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
本申请的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本申请而了解。本申请的其他优点可通过在说明书以及附图中所描述的方案来实现和获得。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例提供的一种FPGA布线方法的流程示意图；
图2为相关技术中一种FPGA布线方法的流程示意图；
图3为本申请实施例提供的另一种FPGA布线方法的流程示意图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
此外，在描述具有代表性的实施例时，说明书可能已经将方法和/或过程呈现为特定的步骤序列。然而，在该方法或过程不依赖于本文所述步骤的特定顺序的程度上，该方法或过程不应限于所述的特定顺序的步骤。如本领域普通技术人员将理解的，其它的步骤顺序也是可能的。因此，说明书中阐述的步骤的特定顺序不应被解释为对权利要求的限制。此外，针对该方法和/或过程的权利要求不应限于按照所写顺序执行它们的步骤，本领域技术人员可以容易地理解，这些顺序可以变化，并且仍然保持在本申请实施例的精神和范围内。
本申请实施例提供了一种FPGA布线方法，如图1所示，包括：
步骤101、对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；
步骤102、利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。
相关技术中，传统的FPGA布线过程，首先需要根据选定的FPGA器件中各个布线节点之间的连接关系建立布线资源有向图，然后根据布线资源有向图中的连接对布局后的逻辑资源之间的连接进行布线。布线流程示意图可以如图2所示，
步骤201、建立布线资源有向图；
步骤202、对未布线的源节点，遍历布线资源有向图；
步骤203、判断是否找到汇节点，如果是，执行步骤204，如果否，执行步骤202；
步骤204、判断是否还存在未布线的连接，如果是，则执行步骤202，如果否，结束。
本申请实施例提供的FPGA布线方法，对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，因此通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了布线资源有向图的建立，节省了因布线资源有向图的建立带来的内存开销，并且由于解除了布线过程对布线资源有向图的依赖，因此提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
在一种示例性实例中，每个所述逻辑资源对应至少一个布线节点，所述利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，包括：
利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。
在一种示例性实例中，所述经过布局的网表中具有连接关系的逻辑资源包括多组，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，包括：
利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线。
在一种示例性实例中，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线，包括：
首先，从所述经过布局的网表中逻辑资源获取所有具有连接关系的逻辑资源，每组具有连接关系的逻辑资源形成一个逻辑资源组；
其次，对每个所述逻辑资源组进行如下操作：利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线。
在一种示例性实例中，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线，包括：
从所述经过布局的网表中获取由具有连接关系的逻辑资源形成的逻辑资源组，每当获得一个逻辑资源组，利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线，直到从所述经过布局的网表中获得完成所有逻辑资源组。
经过布局的网表中具有连接关系的逻辑资源进行FPGA布线的方式有两种：一种是先获取经过布局的网表中所有具有连接关系的逻辑资源组，然后再依次对获得的每个逻辑资源组进行FPGA布线；另一种是一边获取逻辑资源组，一边对获得的逻辑资源组进行FPGA布线，即每当获得一个逻辑资源组，就对获得的这个逻辑资源组进行FPGA布线，然后再获得下一个逻辑资源组，再对得的这个逻辑资源组进行FPGA布线，循环往复，直到获得完所有逻辑资源组。
在一种示例性实例中，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线，包括：
将该逻辑资源组对应的布线节点中的源节点作为当前布线节点，对所述当前布线节点进行以下布线操作：
首先，从所有类型布线节点的布线规则信息中获取所述当前布线节点所属类型对应的布线规则信息；
其次，根据所述当前布线节点在所述经过布局的网表中逻辑资源的位置信息和所述当前布线节点对应的布线规则信息确定所述当前布线节点所要连接的中线布线节点，进行所述当前布线节点到确定的中间布线节点之间的布线，并将确定的中间布线节点作为新的当前布线节点，继续执行所述布线操作，直到确定的中间布线节点为该逻辑资源组对应的布线节点中的汇节点。
示例性的，获得的每种类型布线节点的布线规则信息可以模板的形式进行存储，从而得到每种布线节点的布线模板。当获得的每种类型布线节点的布线规则信息以模板的形式进行存储，本申请实施例提供的FPGA布线方法的示意图可以如图3所示，建立所有布线节点类型的布线节点模板，所建立的布线节点模板一一对应布线节点类型，如图3所示，布线节点类型1对应布线节点模板1，布线节点类型2对应布线节点模板2，布线节点类型3对应布线节点模板3…，待布线节点模板建立好了之后，基于建立的布线节点模板布线，具体布线过程包括：针对每一段需要布线的连接，首先获取其源节点，在布线模板中找到该节点的节点布线模板，通过该节点布线模板进行节点映射；然后，根据布线规则进行节点遍历，对当前获取到的节点找到其节点布线模板，分别对该节点的驱动节点进行节点映射，直至找到其汇节点为止。
在一种示例性实例中，所述布线规则信息包括：
目标类型的布线节点的布线若朝向第一方向，与目标类型的布线节点直接相连的中间布线节点的布线不能朝向第二方向。
示例性的，假设目标类型的布线节点为X1线，那么第一方向为向西，第二方向为向东，即向西的X1线不能立马向东。
在一种示例性实例中，所述逻辑资源的位置信息包括：所述逻辑资源位于所述经过布局的网表中的行信息和列信息。
在一种示例性实例中，所述对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息，包括：
根据所述待布线FPGA器件的器件说明信息，对所述待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息。
本申请实施例还提供一种FPGA布线装置，包括：存储器和处理器，所述存储器用于保存可执行程序；
所述处理器用于读取执行所述可执行程序，以实现上述任一实施例描述的FPGA布线方法。
本申请实施例提供的FPGA布线装置，对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，因此通过每种类型的布线节点对应的连接规则信息就能实现对经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，从而避免了布线资源有向图的建立，节省了因布线资源有向图的建立带来的内存开销，并且由于解除了布线过程对布线资源有向图的依赖，因此提高了FPGA软件开发工具的迭代速度和对大规模FPGA器件支持的持续可扩展性。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

Claims (9)

1.一种FPGA布线方法，其特征在于，包括：
对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息；
利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。
2.根据权利要求1所述的方法，其特征在于，每个所述逻辑资源对应至少一个布线节点，所述利用所有类型布线节点的布线规则信息和经过布局的网表中逻辑资源的位置信息对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，包括：
利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线。
3.根据权利要求2所述的方法，其特征在于，所述经过布局的网表中具有连接关系的逻辑资源包括多组，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中具有连接关系的逻辑资源进行FPGA布线，包括：
利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线。
4.根据权利要求3所述的方法，其特征在于，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线，包括：
从所述经过布局的网表中逻辑资源获取所有具有连接关系的逻辑资源，每组具有连接关系的逻辑资源形成一个逻辑资源组；
对每个所述逻辑资源组进行如下操作：利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线。
5.根据权利要求3所述的方法，其特征在于，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据所述经过布局的网表中每一组具有连接关系的逻辑资源对应的布线节点，对所述经过布局的网表中每一组具有连接关系的逻辑资源进行FPGA布线，包括：
从所述经过布局的网表中获取由具有连接关系的逻辑资源形成的逻辑资源组，每当获得一个逻辑资源组，利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线，直到从所述经过布局的网表中获得完成所有逻辑资源组。
6.根据权利要求4或5所述的方法，其特征在于，所述利用所有类型布线节点的布线规则信息和所述经过布局的网表中逻辑资源的位置信息，并根据该逻辑资源组对应的布线节点，对该逻辑资源组进行FPGA布线，包括：
将该逻辑资源组对应的布线节点中的源节点作为当前布线节点，对所述当前布线节点进行以下布线操作：
从所有类型布线节点的布线规则信息中获取所述当前布线节点所属类型对应的布线规则信息；
根据所述当前布线节点在所述经过布局的网表中逻辑资源的位置信息和所述当前布线节点对应的布线规则信息确定所述当前布线节点所要连接的中线布线节点，进行所述当前布线节点到确定的中间布线节点之间的布线，并将确定的中间布线节点作为新的当前布线节点，继续执行所述布线操作，直到确定的中间布线节点为该逻辑资源组对应的布线节点中的汇节点。
7.根据权利要求1-5任一项所述的方法，其特征在于，所述逻辑资源的位置信息包括：所述逻辑资源位于所述经过布局的网表中的行信息和列信息。
8.根据权利要求1所述的方法，其特征在于，所述对待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息，包括：
根据所述待布线FPGA器件的器件说明信息，对所述待布线FPGA器件中每种类型的布线节点，获取该类型布线节点与其他类型布线节点之间的连接规则信息作为该类型布线节点的布线规则信息。
9.一种FPGA布线装置，其特征在于，存储器和处理器，所述存储器用于保存可执行程序；
所述处理器用于读取执行所述可执行程序，以实现如权利要求1-8任一项所述的FPGA布线方法。
CN202310761423.4A 2023-06-25 2023-06-25 一种fpga的布线方法及装置 Active CN116894424B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310761423.4A CN116894424B (zh) 2023-06-25 2023-06-25 一种fpga的布线方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310761423.4A CN116894424B (zh) 2023-06-25 2023-06-25 一种fpga的布线方法及装置

Publications (2)

Publication Number Publication Date
CN116894424A true CN116894424A (zh) 2023-10-17
CN116894424B CN116894424B (zh) 2024-05-17

Family

ID=88312916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310761423.4A Active CN116894424B (zh) 2023-06-25 2023-06-25 一种fpga的布线方法及装置

Country Status (1)

Country Link
CN (1) CN116894424B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768692A (zh) * 2011-05-06 2012-11-07 中国科学院微电子研究所 应用于fpga测试的导航布局布线方法
US20190132113A1 (en) * 2017-10-27 2019-05-02 Robert Bosch Gmbh System-on-chip and security circuit including a system-on-chip of this type
CN109858098A (zh) * 2018-12-29 2019-06-07 遵义市水世界科技有限公司 Pcb布线的方法、装置、计算机设备及存储介质
CN111414725A (zh) * 2020-03-13 2020-07-14 中科亿海微电子科技（苏州）有限公司 一种针对fpga可动态扩展的软件布线结构建模方法和装置
US20210073347A1 (en) * 2019-09-11 2021-03-11 International Business Machines Corporation Net routing for integrated circuit (ic) design
CN114065694A (zh) * 2020-08-03 2022-02-18 上海复旦微电子集团股份有限公司 一种fpga布线资源图压缩方法和全局布线模块
CN114297969A (zh) * 2021-12-10 2022-04-08 广东高云半导体科技股份有限公司 基于fpga的在线逻辑分析仪的布局布线方法以及装置
CN114781316A (zh) * 2022-06-21 2022-07-22 上海国微思尔芯技术股份有限公司 组网布局方法、装置、设备和存储介质
CN115982906A (zh) * 2022-12-23 2023-04-18 苏州华兴源创科技股份有限公司 一种布线方案生成方法、装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768692A (zh) * 2011-05-06 2012-11-07 中国科学院微电子研究所 应用于fpga测试的导航布局布线方法
US20190132113A1 (en) * 2017-10-27 2019-05-02 Robert Bosch Gmbh System-on-chip and security circuit including a system-on-chip of this type
CN109858098A (zh) * 2018-12-29 2019-06-07 遵义市水世界科技有限公司 Pcb布线的方法、装置、计算机设备及存储介质
US20210073347A1 (en) * 2019-09-11 2021-03-11 International Business Machines Corporation Net routing for integrated circuit (ic) design
CN111414725A (zh) * 2020-03-13 2020-07-14 中科亿海微电子科技（苏州）有限公司 一种针对fpga可动态扩展的软件布线结构建模方法和装置
CN114065694A (zh) * 2020-08-03 2022-02-18 上海复旦微电子集团股份有限公司 一种fpga布线资源图压缩方法和全局布线模块
CN114297969A (zh) * 2021-12-10 2022-04-08 广东高云半导体科技股份有限公司 基于fpga的在线逻辑分析仪的布局布线方法以及装置
CN114781316A (zh) * 2022-06-21 2022-07-22 上海国微思尔芯技术股份有限公司 组网布局方法、装置、设备和存储介质
CN115982906A (zh) * 2022-12-23 2023-04-18 苏州华兴源创科技股份有限公司 一种布线方案生成方法、装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
KRISHNA CHAITANYA NUNNA.ETC: "Delay Characteristics Dependency on Type of Wire Segments in FPGA Routing", IEEE, 31 December 2017 (2017-12-31) *
冷明;孙凌宇;周宇;杨威;: "一种FPGA结构描述文件到布线资源图的转换系统", 井冈山大学学报(自然科学版), no. 04, 15 July 2017 (2017-07-15) *
张峰;李艳;陈亮;李明;于芳;: "FPGA结构设计方法及EDA工具", 微电子学与计算机, no. 05, 5 May 2013 (2013-05-05) *

Also Published As

Publication number Publication date
CN116894424B (zh) 2024-05-17

Similar Documents

Publication Publication Date Title
CN110319845B (zh) 用于确定两点之间的可达路径的方法、装置和系统
CN102880628B (zh) 哈希数据存储方法和装置
CN110209719B (zh) 一种基于微服务架构的多种数据库统一访问系统及方法
CN109271467B (zh) 一种方向感知的路网移动对象k近邻查询方法
CN109271106B (zh) 消息存储、读取方法及装置、服务器、存储介质
CN111352586B (zh) 一种加速文件读写的目录聚合方法、装置、设备和介质
CN116521956A (zh) 一种图数据库查询方法、装置、电子设备及存储介质
CN116894424B (zh) 一种fpga的布线方法及装置
CN114253553A (zh) 数据处理方法及装置
US20220292068A1 (en) Method, electronic device, and computer program product for storing and searching for data
CN102841833A (zh) Pci资源遍历方法及系统
CN111402958B (zh) 一种建立基因比对表的方法、系统、设备及介质
CN102427420A (zh) 基于图模式匹配的虚拟网络映射方法及装置
CN109697234B (zh) 实体的多属性信息查询方法、装置、服务器和介质
US20230239350A1 (en) Method, device, and computer program product for data storage
CN115794813A (zh) 数据行标识的生成方法与查询、分区交换方法及装置
CN112506813B (zh) 一种内存管理方法和系统
CN102722546A (zh) 关系数据库环境下图中最短路径的查询方法
CN114625716A (zh) 数据库分库分表扩容方法、装置及计算机可读存储介质
CN110083603B (zh) 一种基于邻接表实现节点路径的查询方法及系统
CN114443598A (zh) 写数据方法、装置、计算机设备及存储介质
Cinel et al. A distributed heuristic algorithm for the rectilinear steiner minimal tree problem
CN110543664A (zh) 一种面向具有特有结构fpga的工艺映射方法
CN111966680A (zh) 一种数据库存储扩展方法和装置
CN111416631A (zh) 一种基于波形多级嵌套的波形部署实现方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant