CN110543664A - 一种面向具有特有结构fpga的工艺映射方法 - Google Patents
一种面向具有特有结构fpga的工艺映射方法 Download PDFInfo
- Publication number
- CN110543664A CN110543664A CN201910662638.4A CN201910662638A CN110543664A CN 110543664 A CN110543664 A CN 110543664A CN 201910662638 A CN201910662638 A CN 201910662638A CN 110543664 A CN110543664 A CN 110543664A
- Authority
- CN
- China
- Prior art keywords
- node
- mux2
- mapping
- lut
- structures
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本发明提供的一种面向具有特有结构FPGA的工艺映射方法，该工艺映射方法的输入网表包括至少一个2输入第一节点和至少一个MUX2节点；分别获取第一节点所对应映射结构为LUT结构的至少一个映射方案、获取MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案，确定第一节点、MUX2节点所对应的最佳映射方案；获取第一节点和MUX2节点中的map‑point节点，根据map‑point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。达到了大幅提高具有特有结构FPGA特有的LUT5M模式和MUX2L6结构、MUX2L7结构及MUX2L8结构资源利用率，减小电路面积，缩小LUT级网表的层级，提高电路性能的效果。
Description
技术领域
本发明涉及现场可编程门阵列(FPGA，Field Programmable Gate Array) 以及电子设计自动化(EDA，Electronic Design Automation)技术领域，特别涉及一种面向具有特有结构FPGA的工艺映射(Technology Mapping)方法。
背景技术
传统工艺映射方法以2输入节点网表为输入，因为这样细颗粒度的网表便于枚举出尽可能多的cuts情况，从而得到较优的映射结果。但相应的，其映射对象只能是LUT结构，不能利用具有特有结构FPGA器件的LUT5M结构、 MUX2L6结构、MUX2L7结构以及MUX2L8结构资源，该方法对富含MUX 节点的电路就不能得到映射对象包括LUT5M结构、MUX2L6结构、MUX2L7 结构以及MUX2L8结构的更优解决方案。
发明内容
本发明要解决的技术问题在于现有技术中传统工艺映射方法以2输入节点网表为输入,其映射对象只能是LUT结构，不能利用具有特有结构FPGA 器件的LUT5M结构、MUX2L6结构、MUX2L7结构以及MUX2L8结构资源的问题，该方法对富含MUX节点的电路就不能得到映射对象包括LUT5M结构、MUX2L6结构、MUX2L7结构以及MUX2L8结构的更优解决方案，为解决上述技术问题，本发明提供一种面向具有特有结构FPGA的工艺映射方法，所述工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2节点，所述第一节点为2输入节点，所述MUX2节点为3输入节点；
该工艺映射方法包括：
获取所述第一节点所对应映射结构为LUT结构的至少一个映射方案；
获取所述MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案；
分别确定所述第一节点、所述MUX2节点所对应的最佳映射方案；
确定所述第一节点和MUX2节点中的map-point节点，根据所述map-point 节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。
可选地，所述获取所述第一节点所对应映射结构为LUT结构的至少一个映射方案；获取所述MUX2节点所对应映射结构为LUT结构和映射为LUT5M 结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案之前，还包括：
获取所述第一节点的level值，所述MUX2节点的所述level值和mux level 值。
可选地，利用所述递归函数MuxLevelizeR从所述MUX2节点出发向前推进来标定各所述MUX2节点的所述mux_level值；
初始状态下，各所述节点的MUX2所述mux_level值赋值为0；
若所述MUX2节点的true分支第一驱动节点与false分支第二驱动节点均为MUX2节点，则所述MUX2节点的mux_level值等于所述第一驱动节点的 mux_level值与所述第二驱动节点的mux_level值中的最小值加1；
若所述MUX2节点的true分支第一驱动节点、false分支第二驱动节点中只存在一个是MUX2节点，则所述MUX2节点的mux_level值赋值为1。
可选地，当所述MUX2节点的mux_level值等于1时，所述MUX2节点所对应的映射结构为以下结构中至少之一：LUT结构、MUX2L6结构；
当所述MUX2节点的mux_level值等于2时，所述MUX2节点所对应的映射结构为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6结构、 MUX2L7结构；
当所述MUX2节点的mux_level值大于或者等于3时，所述MUX2节点所对应的映射结构为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6 结构、MUX2L7结构、MUX2L8结构。
可选地，当所述MUX2节点所对应的映射结构为所述LUT5M结构时，还包括满足性检查，所述满足性检查包括：
获取当前所述LUT5M结构的true分支边、false分支边分别对应的第一 MUX2节点和第二MUX2节点；
若所述第一MUX2节点和第二MUX2节点所对应的选择信号相同，则将所述MUX2节点所对应的映射结构包括LUT5M结构。
可选地，所述分别确定所述第一节点、所述MUX2节点所对应的最佳映射方案包括：
获取所述第一节点及所述第一节点各输出边所对应映射为LUT结构的全部映射方案分别对应的area-flow值，所述第一节点各输出边所对应的映射为LUT结构的全部映射方案的分别对应的depth值；
获取所述MUX2节点及所述MUX2节点各输出边所对应的映射为LUT 结构的全部映射方案分别对应的area-flow值，所述MUX2节点各输出边所对应的映射为LUT结构的全部映射方案分别对应的depth值；
获取所述MUX2节点及所述MUX2节点各输出边所对应的映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的area-flow值，所述MUX2节点各输出边所对应的映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的depth值；
根据所述area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案。
可选地，当所述MUX2节点所对应的映射为所述MUX2L6结构时，所述 MUX2节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的 area-flow值之和加上所述MUX2节点的true分支所对应的第一LUT结构、false 分支所对应的第二LUT结构中area-flow值等于0的数量；
当所述MUX2节点所对应的映射为MUX2L7结构时，所述MUX2节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的area-flow值之和；
当所述MUX2节点所对应的映射为MUX2L8结构时，所述MUX2节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的area-flow值之和。
可选地，所述根据所述area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案包括：
当前优化策略为电路面积优先时，选取所述第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案；
当前优化策略为性能优先时，当所述第一节点或MUX2节点位于关键路径上时，选取所述第一节点和MUX2节点分别所对应的映射方案中depth 值最小的映射方案作为最佳映射方案，否则，选取所述第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案。
可选地，所述确定所述第一节点和MUX2节点中的map-point节点，根据所述map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构包括：
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为 LUT映射时，生成LUT结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为 LUT5M映射时，生成LUT5M结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为 MUX2L6映射时，生成MUX2L6结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为 MUX2L7映射时，生成MUX2L7结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为 MUX2L8映射时，生成MUX2L8结构。
可选地，所述具有特有结构FPGA的LUT可配置为LUT5M模式；所述具有特有结构FPGA的LUT负载端设有3级硬线连接的MUX2结构，分别为MUX2L6结构，MUX2L7结构和MUX2L8结构。
有益效果
本发明提供的一种面向具有特有结构FPGA的工艺映射方法，该工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2节点，第一节点为2 输入节点，MUX2节点为3输入节点；该工艺映射方法包括：获取第一节点所对应映射结构为LUT结构的至少一个映射方案；获取MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、 MUX2L8结构中至少之一的至少两个映射方案；分别确定第一节点、MUX2 节点所对应的最佳映射方案；获取第一节点和MUX2节点中的map-point节点，根据map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。解决了现有的传统工艺映射方法，其映射对象只能是LUT 结构，无法利用目标FPGA器件的LUT5M结构、MUX2L6结构、MUX2L7 结构以及MUX2L8结构资源，该方法对富含MUX节点的电路就不能得到映射对象包括LUT5M结构、MUX2L6结构、MUX2L7结构以及MUX2L8结构的更优解决方案，实现了大幅提高具有特有结构FPGA特有的LUT5M模式和 MUX2L6结构、MUX2L7结构及MUX2L8结构资源利用率，从而可以达到减小电路面积的作用。同时因为LUT5M模式和MUX2L6结构、MUX2L7结构及MUX2L8结构资源的使用可以缩小LUT级网表的层级，从而可以达到提高电路性能的效果。
附图说明
下面将结合附图及实施例对本发明作进一步说明，附图中：
图1-1是具有特定结构FPGA特有的LUT结构示意图；
图1-2是具有特定结构FPGA的LUT配置为LUT5M的示意图；
图2是具有特定结构FPGA中LUT与3级MUX2LX的位置关系示意图；
图3-1是工艺映射的覆盖问题；
图3-2是与图3-1的工艺映射的覆盖问题对应的工艺映射示例；
图4是本发明提供的面向具有特定结构FPGA的工艺映射方法的流程示意图；
图5是标注了edge delay的有向无环图；
图6是图5中全部节点和边的area-flow和depth汇总表；
图7是使用传统工艺映射方法处理示例电路的映射结果示意图；
图8是采用本发明工艺映射方法处理示例电路的映射结果示意图。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
FPGA具有灵活的可编程特性，其中组合逻辑的可编程特性主要是通过查找表(LUT，Look Up Table)实现的，LUT本质上是一个RAM(Random Access Memory，随机存储器)。例如，输入数为5的LUT，可以看作是一个有5位地址线的32x1的RAM，可以实现任意5输入以内的所有组合逻辑。如图1-1 所示，本发明面向的具有特有结构FPGA具有特殊的LUT结构，该LUT结构具有6个输入端，可实现任意5输入以内的所有组合逻辑，如图1-2所示，该LUT可配置为MUX模式—LUT5M，实现MUX4(4选1多路选择器)功能。同时本发明面向的FPGA，在LUT结构之后还包含如图2所示的3级硬线连接的MUX2结构，依次命名为MUX2L6，MUX2L7以及MUX2L8(下文统称这几种MUX2结构为MUX2LX)。
FPGA是软硬件结合的产品，其使用离不开EDA工具的支持，而工艺映射又是EDA工具中必不可少的关键环节，是工艺无关网表与FPGA工艺库之间的桥梁。其主要工作是将工艺无关的节点组成的网表映射为LUT级网表。组合电路可以表示为有向无环图(DAG，Directed Acyclic Graph)，电路中的逻辑单元对应图中的节点(vertex)，逻辑单元之间的连线对应图中的边(edge)。如图3-1和图3-2所示，工艺映射可抽象为子图的覆盖问题，每个输出数为1 输入数不大于LUT输入数的覆盖都可以映射为一个LUT，每个覆盖的输入都对应于一组边，这组边即划定了一个输入边界，所以也称为一个cut，可见cut 与覆盖是一一对应的。为了找到某个根节点的最佳映射方案，本发明方法可以采用cuts枚举的步骤来进行。需要理解的是，本发明中的找到根节点的最佳映射方案还可以采用现有技术中其他可行的方法，在此不做限定。
为了便于后续对本发明方法的阐述，特在此明确一些本发明将用到的相关概念：
area-flow：area-flow是用于面积估算的指标。流入边e的area-flow含义为汇入其驱动节点v的area-flow平均分配到每条输出边上的数值，表示为如下形式：
其中Nfanout(v)代表节点v输出边的个数。
流入节点v的area-flow含义为该节点各输入边area-flow的总和再加上节点本身对应的area贡献Av，表示为如下形式：
其中Av取常量1。
为了预估工艺映射后网表的面积占用，计算area-flow的过程中一个cut 对应一个LUT，取ALUT＝1。
depth：如图4所示，每条边都对应着相应的delay数据(标记在边名称与冒号之后)，用以表示相应连线的延迟大小。对于从输入端口到某条边的路径 p，其depth的含义为路径上所有边的delay之和，而某条边的depth属性则表示从输入端口至该条边所有路径depth中的最大值。
本发明提出的一种新的工艺映射方法面向具有特有结构FPGA的工艺映射方法，工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2 节点，第一节点为2输入节点，MUX2节点为3输入节点；
参见图4，该方法包括：
S401：获取第一节点所对应映射为LUT结构的至少一个映射方案；
S402：获取MUX2节点所对应映射为LUT结构和映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案；
S403：分别确定第一节点、MUX2节点所对应的最佳映射方案；
S404：确定第一节点和MUX2节点中的map-point节点，根据map-point 节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。
需要说明的是，步骤S401与步骤S402之间在本发明中没有时序限制，两者既可以同时进行也可以按照一者先计算另一者后计算；针对MUX2节点所对应映射为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案的获取，其获取顺序在本发明中也不进行限定，例如：可以是先获取MUX2节点所对应映射为LUT结构的全部映射方案，然后同时获取MUX2节点所对应映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案，若获取不到MUX2节点所对应映射为LUT5M结构、MUX2L6结构、 MUX2L7结构、MUX2L8结构中至少之一的映射方案，则结束步骤S402，直接跳转到步骤S403。又例如，步骤S402可以是先获取MUX2节点所对应映射为MUX2L6结构的至少一个映射方案，再获取MUX2节点所对应映射为 LUT结构的全部映射方案，然后再分别尝试获取MUX2节点所对应映射为 LUT5M结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案。
需要说明的是，获取第一节点所对应映射结构的方法可以是通过将网表中的第一节点进行拓扑排序后，通过cuts枚举将第一节点所对应的cut中包含边数小于或者等于LUT结构的输入数的cut所映射后获得的映射结构。
需要说明的是，获取MUX2节点所对应映射的映射方案的方法可以是通过将网表中的MUX2节点进行拓扑排序后，通过与上述cuts枚举相似的方法获得MUX2节点所对应的映射结构。也可以是现有技术中其他可行的方式，在本发明是实施例中不作限定。
在一些实施例中，为使本发明中的最佳映射方案的确定更加可靠，可以要求获取第一节点所对应映射为LUT结构的全部映射方案、获取MUX2节点所对应映射为LUT结构和该MUX2节点所能够对应映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案。
在一些实施例中，也可以对获取第一节点所对应的映射为LUT结构的映射方案的数量设定为一个第一取值范围，例如1～20，相应的对获取MUX2节点所对应映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的映射方案的数量设定为一个第二取值范围，例如2～30。第一取值范围和第二取值范围可以一致也可以不一致。
在一些实施例中，获取第一节点映射为LUT结构的至少一个映射方案；获取MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、MUX2L6 结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案之前，还包括：
获取第一节点的level值，MUX2节点的level值和mux level值。
在一些实施例中，本发明提供工艺映射方法中可以采用从某个节点出发向前驱方向推进的递归函数LevelizeR标定第一节点的level属性和MUX2节点的level属性，初始状态下，第一节点和MUX2节点的level属性均赋值为0；递归访问某个节点时，如果level>0，说明该节点及其前驱节点的level属性已经标记完成，则返回；否则遍历该节点的驱动节点，依次递归调用LevelizeR 函数，遍历完成后取所有驱动节点中level的最大值加1赋给该节点的level。标定完成后再根据level属性排序即得到节点的拓扑排序。
在一些实施例中，MUX2节点除了包括level属性外，还额外标记了 mux_level属性，用于表示MUX2节点在MUX树中的层次关系，以便于后续根据mux_level尝试将MUX2节点映射为不同的器件结构。mux_level的标定采用向前驱方向推进的递归函数MuxLevelizeR。初始状态下，所有MUX2节点的mux_level均赋值为0。递归访问某个MUX2节点时，如果mux_level>0，说明该MUX2节点及其前驱MUX2节点的mux_level已经标记完成，则返回；如果MUX2节点的true分支第一驱动节点和false分支第二驱动节点均为 MUX2节点，则取两个驱动MUX2节点mux_level中的最小值加1赋值给该 MUX2的mux_level；如果MUX2节点的true分支第一驱动节点和false分支第二驱动节点不全为MUX2节点驱动，也即，MUX2节点的true分支第一驱动节点、false分支第二驱动节点中只存在一个是MUX2节点，则该MUX2节点的mux_level赋值为1。
在一些实施例中，当MUX2节点的mux_level值等于1时，MUX2节点所对应的映射为以下两种结构中至少之一：LUT结构、MUX2L6结构。
在一些实施例中，当MUX2节点的mux_level值等于2时，MUX2节点所对应的映射为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6结构、MUX2L7结构。
在一些实施例中，当MUX2节点的mux_level值大于或者等于3时，MUX2 节点所对应的映射为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6 结构、MUX2L7结构、MUX2L8结构。
在一些实施例中，当MUX2节点所对应的映射结构为LUT5M结构前，还包括满足性检查，满足性检查包括：
获取当前LUT5M结构的true分支边、false分支边分别对应的第一MUX2 节点和第二MUX2节点；
若第一MUX2节点和第二MUX2节点所对应的选择信号相同，则MUX2 节点所对应的映射包括LUT5M结构。
在一些实施例中，分别确定第一节点、MUX2节点所对应的最佳映射方案包括：
获取第一节点及第一节点各输出边所对应映射为LUT结构的全部映射方案分别对应的area-flow值，第一节点各输出边所对应的映射为LUT结构的全部映射方案的分别对应的depth值；
获取MUX2节点及MUX2节点各输出边所对应的映射为LUT结构的全部映射方案分别对应的area-flow值，MUX2节点各输出边所对应的映射为LUT 结构的全部映射方案分别对应的depth值；
获取MUX2节点及MUX2节点各输出边所对应的映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的area-flow值，MUX2节点各输出边所对应的映射为LUT5M结构、 MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的depth值；
根据area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案。
在一些实施例中，当MUX2节点所对应的映射为MUX2L6结构时，MUX2 节点对应的area-flow值等于MUX2节点的三个输入边分别对应的area-flow值之和加上MUX2节点的true分支所对应的第一LUT结构、false分支所对应的第二LUT结构中area-flow值等于0的数量；
在一些实施例中，当MUX2节点所对应的映射为MUX2L7结构时，MUX2 节点对应的area-flow值等于MUX2节点的三个输入边分别对应的area-flow值之和；
在一些实施例中，当MUX2节点所对应的映射为MUX2L8结构时，MUX2 节点对应的area-flow值等于MUX2节点的三个输入边分别对应的area-flow值之和。
在一些实施例中，根据area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案包括：
当前优化策略为电路面积优先时，选取第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案；
当前优化策略为性能优先时，当第一节点或MUX2节点位于关键路径上时，选取第一节点和MUX2节点分别所对应的映射方案中depth值最小的映射方案作为最佳映射方案，否则，选取第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案。
在一些实施例中，获取第一节点和MUX2节点中的map-point节点，根据 map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构包括：
当map-point节点所在的第一节点或MUX2节点的最佳映射方案为LUT 映射时，生成LUT结构；
当map-point节点所在的第一节点或MUX2节点的最佳映射方案为 LUT5M映射时，生成LUT5M结构；
当map-point节点所在的第一节点或MUX2节点的最佳映射方案为 MUX2L6映射时，生成MUX2L6结构；
当map-point节点所在的第一节点或MUX2节点的最佳映射方案为 MUX2L7映射时，生成MUX2L7结构；
当map-point节点的最佳映射方案为MUX2L8映射时，生成MUX2L8结构。
在一些实施例中，具有特有结构FPGA的LUT可配置为LUT5M模式；具有特有结构FPGA的LUT负载端设有3级硬线连接的MUX2结构，分别为 MUX2L6结构，MUX2L7结构和MUX2L8结构。
本发明提供的一种面向具有特有结构FPGA的工艺映射方法，该工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2节点，第一节点为2 输入节点，MUX2节点为3输入节点；获取第一节点所对应映射结构为LUT 结构的至少一个映射方案；获取MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案；分别确定第一节点、MUX2节点所对应的最佳映射方案；获取第一节点和MUX2节点中的map-point节点，根据map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。可大幅提高具有特有结构FPGA特有的LUT5M模式和MUX2L6结构、 MUX2L7结构及MUX2L8结构资源利用率，从而可以达到减小电路面积的作用。同时因为LUT5M模式和MUX2L6结构、MUX2L7结构及MUX2L8结构资源的使用可以缩小LUT级网表的层级，从而可以达到提高电路性能的效果。
下面结合一种具体的实施场景，对本发明的方案进行进一步说明。
本发明提出的面向特有结构FPAG的工艺映射方法，主要包括节点拓扑排序，节点cuts枚举，节点和边的area-flow/depth计算以及最佳映射选取，最佳网表生成这几个步骤。下面对每个步骤分别进行阐述。
步骤(1)，节点拓扑排序：
所谓拓扑排序就是将有向无环图中所有节点排成一个线性序列，使得图中任意一对节点u和v，若存在从u到v的边euv，则u在线性序列中出现在v 之前。本工艺映射方法中采用从某个节点出发向前驱方向推进的递归函数 LevelizeR标定网表第一节点的level属性，标定完成后再根据level属性排序即得到第一节点的拓扑排序。初始状态下，所有第一节点的level属性均赋值为0；递归访问某个第一节点时，如果level>0，说明该第一节点及其前驱节点的level属性已经标记完成，则返回；否则遍历该第一节点的驱动节点，依次递归调用LevelizeR函数，遍历完成后取所有驱动节点中level的最大值加1 赋给该第一节点的level。递归函数LevelizeR的伪代码如下所示：
本发明方法的特征之一在于还允许输入网表中存在3输入的MUX2节点， MUX2节点除了包括与第一节点相同的level属性外，还额外标记了mux_level 属性，用于表示MUX2节点在MUX树中的层次关系，以便于后续根据 mux_level尝试将MUX2节点映射为不同的器件结构。mux_level的标定采用向前驱方向推进的递归函数MuxLevelizeR。初始状态下，所有MUX2节点的 mux_level均赋值为0。递归访问某个MUX2节点时，如果mux_level>0，说明该MUX2节点及其前驱MUX2节点的mux_level已经标记完成，则返回；如果MUX2节点的true分支第一驱动节点和false分支第二驱动节点均为 MUX2节点，则取两个第一驱动节点mux_level值与第二驱动节点的中 mux_level值的最小值加1赋值给该MUX2节点的mux_leve l值；如果该MUX2 节点的true分支第一驱动节点和false分支第二驱动节点不全为MUX2驱动，也即只存在一个MUX2节点时，则该MUX2的mux_level赋值为1。 MuxLevelizeR的伪代码如下所示：
步骤(2)，cuts枚举：
节点的cuts枚举采用向前驱方向的深度优先搜索方法。根节点的输入作为初始cut，并以此为出发点，向前驱方向深度优先搜索。搜索到的cut只要满足包含的边数不大于LUT结构的输入数即为一个合法cut，则将其保存在数组CutsArray中。
步骤(3)，节点与边的area-flow/depth计算与最佳映射选取：
根据步骤(1)建立的拓扑顺序，依次计算节点及其输出边的area-flow/depth 数据，对于某个节点及其输出边，需逐一遍历其CutsArray中的全部cut进行计算，对于MUX2节点除一般性的以LUT结构为目标的映射计算外，还需根据mux_level有针对性的对几个特殊情况计算相应的area-flow/depth。并根据 area-flow/depth数据选取最佳映射。下面分别阐述一般性的area-flow/depth计算和MUX2节点的特殊area-flow/depth计算。
①一般性的area-flow/depth计算：
初始状态下，电路输入边的area-flow赋值为0。一般性的area_flow/depth 计算以映射为LUT结构为目标，因此分别记为af_lut和depth_lut，对于任意第一节点或MUX2节点v的某个cut，根据定义第一节点或MUX2节点v的 af_lut等于cut内各边area-flow的总和加1；由于第一节点或MUX2节点的访问是依据拓扑顺序的，此时cut内各边的area-flow已经是先前计算得到的确定值。第一节点或MUX2节点v的af_lut得出后则相应的计算其输出边z的af_lut， z.af_lut等于节点v.af_lut除以第一节点或MUX2节点v的输出边数目。根据定义z.depth_lut等于cut内各边depth的最大值加上输出边z的delay。 af_lut/depth_lut计算的伪代码如下：
为便于理解，可参照图5和图6，图5是标注了edge delay的有向无环图；图6是图5中全部节点和边的area-flow和depth汇总表。
②mux_level＝＝1的MUX2节点area-flow/depth计算：
mux_level＝＝1的MUX2节点m，其选择信号为边s，true分支为边t，false 分支为边f，输出为边z。除了可以一般性的映射为LUT结构之外，还可以映射为图2所示的MUX2L6结构。当映射为MUX2L6结构时，其area-flow/depth 分别记为af_l6/depth_l6。由于硬件结构上MUX2L6结构的true分支和false 分支只能是前驱LUT结构的输出，当t.af_lut＝＝0或f.af_lut＝＝0时说明边t 或边f前没有任何节点，也就没有对应的LUT结构映射，这时边t或边f必须经过一个冗余的LUT结构才能到达MUX2L6结构的对应输入端，那么在af_l6 的计算上就需要相应的加上冗余LUT结构贡献的area，即af_l6需要相应加上 1。另外由于MUX2L6结构不属于LUT资源，其本身的area贡献为0，不必相加额外数值。综上，af_l6/depth_l6计算的伪代码如下所示：
③mux_level＝＝2的MUX2节点area-flow/depth计算：
mux_level＝＝2的MUX2节点m，其选择信号为边s，true分支为边t，false 分支为边f，输出为边z。除了可以一般性的映射为LUT结构之外，还可以映射为图2所示的MUX2L6结构，MUX2L7结构或图1-2所示的LUT5M模式。映射为MUX2L6结构的情况上一小节已经详述过，这里不在重复。当映射为 MUX2L7结构时，其area-flow/depth分别记为af_l7/depth_l7。由于硬件结构上 MUX2L7的true分支和false分支只能是前驱MUX2L6结构的输出，另外由于MUX2L7结构不属于LUT资源，其本身的area贡献为0，不必相加额外数值。综上，af_l7/depth_l7计算的伪代码如下所示：
AfDepthL7(m){
m.af_l7＝s.area_flow；
m.af_l7+＝t.af_l6；
m.af_l7+＝f.af_l6；
z.af_l7＝m.af_l7/fanout_num；
z.depth_l7＝max(s.depth,t.depth_l6,f.depth_l6)+z.delay；
}
当尝试映射为LUT5M结构时，首先需要做满足性检查，把边t的驱动 MUX2节点记作mt，边f的驱动MUX2节点记作mf，如果mt与mf共享相同的选择信号s1，那么当前MUX2节点满足LUT5M结构映射条件。此种映射情况下，LUT5M结构共覆盖了3个MUX2节点，即m，mt，mf。相应的cut 包括6条边，即s，s1，mt.t，mt.f，mf.t，mf.f。从而可知af_lut5m/depth_lut5m 计算的伪代码如下所示：
④mux_level>＝3的MUX2节点area-flow/depth计算：
mux_level>＝3的MUX2节点m，其选择信号为边s，true分支为边t，false 分支为边f，输出为边z。除了可以一般性的映射为LUT之外，还可以映射为图2所示的MUX2L6结构，MUX2L7结构，MUX2L8结构或图1-2所示的 LUT5M模式。除映射为MUX2L8结构以外，其它情况前面已经详述过，这里不在重复。当映射为MUX2L8结构时，其area-flow/depth分别记为af_l8/depth_l8。由于硬件结构上MUX2L8结构的true分支和false分支只能是前驱MUX2L7结构的输出，另外由于MUX2L8结构不属于LUT资源，其本身的area贡献为0，不必相加额外数值。综上，af_l8/depth_l8计算的伪代码如下所示：
AfDepthL8(m){
m.af_l8＝s.area_flow；
m.af_l8+＝t.af_l7；
m.af_l8+＝f.af_l7；
z.af_l8＝m.af_l8/fanout_num；
z.depth_l8＝max(s.depth,t.depth_l7,f.depth_l7)+z.delay；
}
至此，映射至LUT结构的一般性area-flow/depth计算以及MUX2节点的几种特殊映射方式下area-flow/depth的计算已经详述完毕。每个节点最终的映射方式是唯一的，因此需要在节点的所有候选映射方案中选取最佳的一个。最佳映射的选取完全基于先前计算得出的area-flow/depth数据。在面积优先的优化策略下，选取所有映射方案中area-flow最小的作为最优映射方案；在性能优先的优化策略下，位于关键路径上的节点选取depth最小的映射方案，不在关键路径上的节点仍然选取area-flow最小的映射方案，以求在获得性能最大化的前提下，尽可能减小面积占用。
步骤(4)，最佳网表生成：
在生成最佳网表的过程中，原始网表中某些边会被涵盖进LUT当中，那些得以保留下来的边的原始驱动节点，即称为map-point。最佳网表生成的关键就在于找出所有的map-point。需要说明的是最佳网表为LUT级网表。
通过逆拓扑顺序遍历原始网表的节点，将输出边为电路输出的节点标记为 map-point并加入到队列map_point_queue中。接下来通过一个循环操作找到网表中全部的map-point。搜索map-point的伪代码如下所示：
当全部的map-point都确定之后，只需要根据map-point节点的最佳映射方案逐一生成对应的LUT级网表结构即可。最佳映射为LUT映射的生成LUT 结构，最佳映射为LUT5M映射的生成LUT5M结构，最佳映射为MUX2L6 的则生成相应的MUX2L6结构即可，最佳映射为MUX2L7映射的则生成相应的MUX2L7结构即可，最佳映射为MUX2L8映射的则生成相应的MUX2L8 结构即可。
图7是使用传统LUT映射处理示例电路的映射结果示意图；图8是采用本发明工艺映射方法处理图7中示例电路的映射结果示意图。参见图7和图8，图7是一个由MUX2节点组成的示例电路对应的网表，边的delay均为1，如果按照传统的工艺映射方法仅映射为LUT结构，共需图7中所示的6个LUT 结构，分别为2个LUT3结构，4个LUT5结构，输出端z的depth为4。而图 8是图7中网表通过本发明工艺映射方法得到的映射结果，仅占用4个LUT 结构，分别为1个LUT3结构，1个LUT5结构，2个LUT5M结构和1个MUX2L6 结构，且输出端z的depth仅为3，相对于外部走线，MUX2L6结构与LUT3 结构，LUT5结构的硬连线delay可忽略。
本发明提供的一种面向具有特有结构FPGA的工艺映射方法，该工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2节点，第一节点为2 输入节点，MUX2节点为3输入节点；获取第一节点所对应映射结构为LUT 结构的至少一个映射方案；获取MUX2节点所对应映射结构为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案；分别确定第一节点、MUX2节点所对应的最佳映射方案；获取第一节点和MUX2节点中的map-point节点，根据map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。可大幅提高具有特有结构FPGA特有的LUT5M模式和MUX2L6结构、 MUX2L7结构及MUX2L8结构资源利用率，从而可以达到减小电路面积的作用。同时因为LUT5M模式和MUX2L6结构、MUX2L7结构及MUX2L8结构资源的使用可以缩小LUT级网表的层级，从而可以达到提高电路性能的效果。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本发明各个实施例所述的方法。
上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
Claims (10)
1.一种面向具有特有结构FPGA的工艺映射方法，其特征在于，
所述工艺映射方法的输入网表包括至少一个第一节点和至少一个MUX2节点，所述第一节点为2输入节点，所述MUX2节点为3输入节点；
所述工艺映射方法包括：
获取所述第一节点所对应映射为LUT结构的至少一个映射方案；
获取所述MUX2节点所对应映射为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案；
分别确定所述第一节点、所述MUX2节点所对应的最佳映射方案；
确定所述第一节点和MUX2节点中的map-point节点，根据所述map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构。
2.如权利要求1所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，所述获取所述第一节点所对应映射为LUT结构的至少一个映射方案；获取所述MUX2节点所对应映射为LUT结构和映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的至少两个映射方案之前，还包括：
获取所述第一节点的level值，所述MUX2节点的所述level值和mux level值。
3.如权利要求2所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，利用所述递归函数MuxLevelizeR从所述MUX2节点出发向前推进来标定各所述MUX2节点的所述mux_level值；
初始状态下，各所述节点的MUX2所述mux_level值赋值为0；
若所述MUX2节点的true分支第一驱动节点与false分支第二驱动节点均为MUX2节点，则所述MUX2节点的mux_level值等于所述第一驱动节点的mux_level值与所述第二驱动节点的mux_level值中的最小值加1；
若所述MUX2节点的true分支第一驱动节点、false分支第二驱动节点中只存在一个是MUX2节点，则所述MUX2节点的mux_level值赋值为1。
4.如权利要求3所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，
当所述MUX2节点的mux_level值等于1时，所述MUX2节点所对应的映射为以下结构中至少之一：LUT结构、MUX2L6结构；
当所述MUX2节点的mux_level值等于2时，所述MUX2节点所对应的映射为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6结构、MUX2L7结构；
当所述MUX2节点的mux_level值大于或者等于3时，所述MUX2节点所对应的映射为以下结构中至少之一：LUT结构、LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构。
5.如权利要求4所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，
当所述MUX2节点所对应的映射为所述LUT5M结构时，还包括满足性检查，所述满足性检查包括：
获取当前所述LUT5M结构的true分支边、false分支边分别对应的第一MUX2节点和第二MUX2节点；
若所述第一MUX2节点和第二MUX2节点所对应的选择信号相同，则将所述MUX2节点所对应的映射包括LUT5M结构。
6.如权利要求5所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，所述分别确定所述第一节点、所述MUX2节点所对应的最佳映射方案包括：
获取所述第一节点及所述第一节点各输出边所对应映射为LUT结构的全部映射方案分别对应的area-flow值，所述第一节点各输出边所对应的映射为LUT结构的全部映射方案的分别对应的depth值；
获取所述MUX2节点及所述MUX2节点各输出边所对应的映射为LUT结构的全部映射方案分别对应的area-flow值，所述MUX2节点各输出边所对应的映射为LUT结构的全部映射方案分别对应的depth值；
获取所述MUX2节点及所述MUX2节点各输出边所对应的映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的area-flow值，所述MUX2节点各输出边所对应的映射为LUT5M结构、MUX2L6结构、MUX2L7结构、MUX2L8结构中至少之一的全部映射方案分别对应的depth值；
根据所述area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案。
7.如权利要求6所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，
当所述MUX2节点所对应的映射为所述MUX2L6结构时，所述MUX2 节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的area-flow值之和加上所述MUX2节点的true分支所对应的第一LUT结构、false分支所对应的第二LUT结构中area-flow值等于0的数量；
当所述MUX2节点所对应的映射为MUX2L7结构时，所述MUX2节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的area-flow值之和；
当所述MUX2节点所对应的映射为MUX2L8结构时，所述MUX2节点对应的area-flow值等于所述MUX2节点的三个输入边分别对应的area-flow值之和。
8.如权利要求6所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，所述根据所述area-flow值和depth值中至少之一，确定第一节点和MUX2节点分别所对应的最佳映射方案包括：
当前优化策略为电路面积优先时，选取所述第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案；
当前优化策略为性能优先时，当所述第一节点或MUX2节点位于关键路径上时，选取所述第一节点和MUX2节点分别所对应的映射方案中depth值最小的映射方案作为最佳映射方案，否则，选取所述第一节点和MUX2节点分别所对应的映射方案中area-flow值最小的映射方案作为最佳映射方案。
9.如权利要求1-8任一项所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，所述确定所述第一节点和MUX2节点中的map-point节点，根据所述map-point节点所在的第一节点或MUX2节点的最佳映射方案逐一生成对应的最佳网表结构包括：
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为LUT映射时，生成LUT结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为LUT5M映射时，生成LUT5M结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为MUX2L6映射时，生成MUX2L6结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为MUX2L7映射时，生成MUX2L7结构；
当所述map-point节点所在的第一节点或MUX2节点的最佳映射方案为MUX2L8映射时，生成MUX2L8结构。
10.如权利要求9所述的面向具有特有结构FPGA的工艺映射方法，其特征在于，所述具有特有结构FPGA的LUT可配置为LUT5M模式；所述具有特有结构FPGA的LUT负载端设有3级硬线连接的MUX2结构，分别为MUX2L6结构，MUX2L7结构和MUX2L8结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910662638.4A CN110543664B (zh) | 2019-07-22 | 2019-07-22 | 一种面向具有特有结构fpga的工艺映射方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910662638.4A CN110543664B (zh) | 2019-07-22 | 2019-07-22 | 一种面向具有特有结构fpga的工艺映射方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110543664A true CN110543664A (zh) | 2019-12-06 |
| CN110543664B CN110543664B (zh) | 2022-11-18 |
Family
ID=68710275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910662638.4A Active CN110543664B (zh) | 2019-07-22 | 2019-07-22 | 一种面向具有特有结构fpga的工艺映射方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110543664B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090300571A1 (en) * | 2008-06-02 | 2009-12-03 | The Chinese University Of Hong Kong | Methods and systems for fpga rewiring |
| CN101656535A (zh) * | 2008-08-20 | 2010-02-24 | 中国科学院半导体研究所 | 针对多模式逻辑单元可编程门阵列的工艺映射方法 |
| CN103236836A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 具有mux模式的lut结构及与其相配套的eda优化方法 |
-
2019
- 2019-07-22 CN CN201910662638.4A patent/CN110543664B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090300571A1 (en) * | 2008-06-02 | 2009-12-03 | The Chinese University Of Hong Kong | Methods and systems for fpga rewiring |
| CN101656535A (zh) * | 2008-08-20 | 2010-02-24 | 中国科学院半导体研究所 | 针对多模式逻辑单元可编程门阵列的工艺映射方法 |
| CN103236836A (zh) * | 2013-04-10 | 2013-08-07 | 中国科学院微电子研究所 | 具有mux模式的lut结构及与其相配套的eda优化方法 |
Non-Patent Citations (1)
| Title |
|---|
| 路宝珠等: "基于区域重组的异构FPGA工艺映射算法", 《计算机辅助设计与图形学学报》 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112541310A (zh) * | 2020-12-18 | 2021-03-23 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
| CN112541310B (zh) * | 2020-12-18 | 2021-10-29 | 广东高云半导体科技股份有限公司 | 逻辑综合控制方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110543664B (zh) | 2022-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6851101B1 (en) | Method for computing and using future costing data in signal routing | |
| CN104462260B (zh) | 一种基于k-核的社交网络中的社区搜索方法 | |
| KR100894136B1 (ko) | 광선 추적을 위한 비 스택 방식의 케이디 트리 탐색알고리즘을 적용한 영상검출 장치 및 방법 | |
| CN109379195B (zh) | 零知识证明电路的优化方法、装置、设备及可读存储介质 | |
| KR101411321B1 (ko) | 액티브 노드와 유사한 특성을 가지는 이웃 노드의 관리방법, 장치 및 그 방법을 구현하기 위한 프로그램이 기록된기록매체 | |
| CN112183000B (zh) | 一种支持互连约束的超图划分方法 | |
| CN110162716B (zh) | 一种基于社区检索的影响力社区搜索方法和系统 | |
| CN110543664B (zh) | 一种面向具有特有结构fpga的工艺映射方法 | |
| US9275184B1 (en) | Method and apparatus for performing timing closure analysis when performing register retiming | |
| CN116522844B (zh) | 电路划分方法、电路节点电压计算方法、终端及存储介质 | |
| US7512922B1 (en) | Methods of structured placement of a circuit design | |
| US7369974B2 (en) | Polynomial generation method for circuit modeling | |
| US11803529B2 (en) | Unbalanced binary tree construction method based on calculation of binary boundary value | |
| CN112327931A (zh) | 一种基于sdf地图的无人机三维路径快速规划方法 | |
| CN116738925A (zh) | 一种fpga详细布局方法及系统 | |
| CN108683599B (zh) | 一种基于预处理的流通网络最大流确定方法及系统 | |
| CN111539517A (zh) | 基于图结构矩阵特征向量的图卷积神经网络生成方法 | |
| CN112491723B (zh) | 网关报文转发方法、装置、存储介质及网关 | |
| CN112149376B (zh) | 一种基于最大流算法的fpga布局合法化方法 | |
| US11868332B2 (en) | Data index establishment method, and apparatus | |
| CN112131814B (zh) | 一种利用区域重布局的fpga布局合法化方法 | |
| CN114297959A (zh) | 通过裂分线网以提高布线效率的fpga布线方法 | |
| CN112183006A (zh) | 时延评估方法及装置、可读存储介质 | |
| CN111062180A (zh) | 一种fpga布线方法及装置 | |
| CN117253209B (zh) | 自动驾驶点云检测方法、装置、通信设备及存储介质 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |