CN116894411A - 带dma接口的spi模块验证平台和方法 - Google Patents

带dma接口的spi模块验证平台和方法 Download PDF

Info

Publication number
CN116894411A
CN116894411A CN202310846508.2A CN202310846508A CN116894411A CN 116894411 A CN116894411 A CN 116894411A CN 202310846508 A CN202310846508 A CN 202310846508A CN 116894411 A CN116894411 A CN 116894411A
Authority
CN
China
Prior art keywords
spi
component
ahb
verification
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310846508.2A
Other languages
English (en)
Inventor
刘昱玮
刘功哲
冯华
冷勇
蒋晓倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Thinktech Information Technology Co ltd
Original Assignee
Shanghai Thinktech Information Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Thinktech Information Technology Co ltd filed Critical Shanghai Thinktech Information Technology Co ltd
Priority to CN202310846508.2A priority Critical patent/CN116894411A/zh
Publication of CN116894411A publication Critical patent/CN116894411A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本申请涉及一种带DMA接口的SPI模块验证平台和方法。所述验证平台包括：仿真测试顶层文件，用于验证平台的初始化，以及连接验证平台和待测模块DUT，并启动测试用例；基础测试组件，用于创建平台环境以及SPI配置组件，以及提供用于测试用例实用的公用任务；测试用例组件，用于为所述待测模块DUT的功能测试提供测试用例，在所述测试用例中完成所述SPI配置组件的随机化、测试激励产生以及数据包启动与运行，并且调用所述基础测试组件的所述公用任务进行传输数据比较；环境创建组件，用于对AHB验证系统进行组件封装、对AHB验证系统的代理组件进行组件参数配置以及设置SPI代理组件；采用本方法能够提高带DMA接口的SPI模块验证效率。

Description

带DMA接口的SPI模块验证平台和方法
技术领域
本申请涉及接口验证技术领域，特别是涉及一种带DMA接口的SPI模块验证平台和方法。
背景技术
随着各类电子产品的应用越来越广泛，芯片的种类也越来越多，更新迭代速度越来越快，系统集成度和复杂度也大幅增加，这给芯片设计和芯片验证工作带来了更加艰巨的挑战。在整个芯片设计流程中，芯片验证所占用的时间占了整个设计周期的一半以上，验证的工作是繁琐且内容庞大的，对芯片的一个充分的验证工作是保证流片成功的基石，也是企业有效降低芯片研发成本的保证，但传统的芯片验证技术已经不能满足功能越来越复杂的芯片的验证需求了，特别是在模块功能更加多样的情况下。
串行外设接口SPI是现在十分流行的一种串行总线接口，遵从SPI总线协议，可应用于不同芯片系统中，简单高速，用途非常广泛，所以对SPI模块的扩展也越来越多，SPI变得越来越复杂。其中一个用的比较多的扩展是支持直接寄存器访问DMA接口，DMA接口的使用能使SPI的传输更加具有效率。而对SPI的DMA接口进行的验证工作，因需与DMA模块进行交互通讯，所以通常是在系统级上验证的，但系统级验证的所耗时间比模块验证多得多，增大了验证成本，提高了验证难度。
发明内容
基于此，有必要针对上述技术问题，提供一种带DMA接口的SPI模块验证平台和方法。
一种带DMA接口的SPI模块验证平台，所述平台包括：
仿真测试顶层文件，用于验证平台的初始化，以及连接验证平台和待测模块DUT，并启动测试用例；
基础测试组件，用于创建平台环境以及SPI配置组件，以及提供用于测试用例实用的公用任务；
测试用例组件，用于为所述待测模块DUT的功能测试提供测试用例，在所述测试用例中完成所述SPI配置组件的随机化、测试激励产生以及数据包启动与运行，并且调用所述基础测试组件的所述公用任务进行传输数据比较；
环境创建组件，用于对AHB验证系统进行组件封装、对AHB验证系统的代理组件进行组件参数配置以及设置SPI代理组件；
其中，所述仿真测试顶层文件、所述基础测试组件以及所述环境创建组件构成多层次验证平台；所述测试用例组件和所述环境创建组件通过所述SPI配置组件连接，所述待测模块DUT与所述环境创建组件通过接口连接。
在其中一个实施例中，所述待测模块DUT与所述环境创建组件通过SPI协议接口、AHB总线接口以及SPI模块的DMA接口连接。
在其中一个实施例中，所述SPI协议接口用于连接所述环境创建组件的AHB验证系统的代理组件连接，所述AHB总线接口和所述SPI模块的DMA接口用于连接所述环境创建组件的SPI代理组件。
在其中一个实施例中，所述SPI代理组件包括第一序列管理、SPI总线驱动器、SPI总线监视器以及DMA功能驱动器；
所述序列管理与所述SPI总线驱动器连接，所述SPI总线驱动器和所述SPI总线监视器与所述SPI协议接口连接；
所述DMA功能驱动器与所述SPI模块的DMA接口连接。
在其中一个实施例中，所述AHB验证系统的代理组件包括：第二序列管理、AHB激励驱动器以及AHB监视器；
所述第二序列管理与AHB激励驱动器连接；
所述AHB激励驱动器以及AHB监视器与所述AHB总线接口连接。
一种带DMA接口的SPI模块验证方法，应用于带DMA接口的SPI模块验证平台中，实现带DMA接口的SPI模块验证。
上述带DMA接口的SPI模块验证平台和方法，用Systemverilog语言搭建了多层次的UVM验证平台，集成了AHB验证系统和DMA验证组件，在功能上，可重用性好，并且对于测试用例，在SPI配置组件可以产生随机化激励进行验证，在结构上SPI模块的DMA接口验证能在模块级验证中实现，能够在进行系统级验证前就对SPI模块进行充分完备的验证，且按照验证层次的复杂度，相比系统级验证，模块级验证将更加的节省时间，节省人力成本。
附图说明
图1为一个实施例中带DMA接口的SPI模块验证平台的结构框图；
图2为一个实施例中DMA接口的信号处理流程示意图；
图3为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在一个实施例中，提供了一种带DMA接口的SPI模块验证平台，包括：
仿真测试顶层文件，用于验证平台的初始化，以及连接验证平台和待测模块DUT，并启动测试用例；
基础测试组件，用于创建平台环境以及SPI配置组件，以及提供用于测试用例实用的公用任务；
测试用例组件，用于为待测模块DUT的功能测试提供测试用例，在测试用例中完成所述SPI配置组件的随机化、测试激励产生以及数据包启动与运行，并且调用基础测试组件的公用任务进行传输数据比较；
环境创建组件，用于对AHB验证系统进行组件封装、对AHB验证系统的代理组件进行组件参数配置以及设置SPI代理组件；
其中，仿真测试顶层文件、基础测试组件以及环境创建组件构成多层次验证平台；测试用例组件和环境创建组件通过SPI配置组件连接，待测模块DUT与环境创建组件通过接口连接。
上述带DMA接口的SPI模块验证平台，用Systemverilog语言搭建了多层次的UVM验证平台，集成了AHB验证系统和DMA验证组件，在功能上，可重用性好，并且对于测试用例，在SPI配置组件可以产生随机化激励进行验证，在结构上SPI模块的DMA接口验证能在模块级验证中实现，能够在进行系统级验证前就对SPI模块进行充分完备的验证，且按照验证层次的复杂度，相比系统级验证，模块级验证将更加的节省时间，节省人力成本。
在其中一个实施例中，如图1所示，为了方便描述，对上述名词进行定义，testbench表示仿真测试顶层文件，base_test表示基础测试组件，spi_cfg表示SPI配置组件，testcase表示测试用例组件，env表示环境创建组件。
进一步的，testbench层为顶层文件，其功能是完成验证平台的初始化，连接验证平台和待测模块DUT，通过run_test()启动测试用例，具体测试用例的选用通过外部脚本Makefile里的UVM_TESTNAME宏指定，为了方便清查验证中出现的故障bug，加入了仿真波形生成代码。
在另一个实施例中，base_test为基础用例，为多层结构的第二层，其作用是创建平台环境env，创建spi_cfg，设置仿真退出机制，并设计了若干测试用例可使用的公用任务task，并加入了功能覆盖率收集组件，每次运行不同的测试用例时将自动进行覆盖率的收集。
另外，testcase为系列测试用例，其由多个不同的测试用例组成，为DUT的不同功能设计的一系列测试用例，在用例中完成spi_cfg的随机化、测试激励的产生、数据包的随机化启动和运行，在testcase中可通过调用base_test里的特定task进行传输数据的比较。
在其中一个实施例中，待测模块DUT与所述环境创建组件通过SPI协议接口spi_if、AHB总线接口ahb_if以及SPI模块的DMA接口连接spi2dma_if。
在另一个实施例中，环境创建组件env，用于总系统的组件封装和实例化，创建了ahb_system_env、ahb_sys_cfg和spi_agt，完成了各组件之间的连接工作。
其中，ahb_system_env系统AHB环境用于完成AHB验证系统的组件封装，ahb_sys_cfg系统AHB配置:完成AHB系统的组件配置参数的设置，并通过config_db机制将参数传递到下层的驱动器和监视器中。
具体的，AHB验证系统的代理组件ahb_master_agt包括：第二序列管理sequencer、AHB激励驱动器ahb_drv以及AHB监视器ahb_mon。
在具体功能上，ahb_drv激励驱动器将AHB激励解析后驱动到AHB接口上，将待写入数据通过接口写入DUT的寄存器中。
ahb_mon监视器监测AHB接口上的信号，并收集接口的信号数据和时序行为，监测到错误或非法的时序行为时发出仿真报警。
spi_agt代理组件:SPI代理组件，封装了第一序列管理sequencer、SPI总线驱动器spi_drv、SPI总线监视器spi_mon和DMA功能驱动器spi2dma_drv。
spi_drv激励驱动器:根据SPI总线协议将SPI激励驱动到接口上，按照DUT的功能驱动SPI总线。
spi_mon监视器:监测SPI接口上的时序和数据，根据DUT的时钟配置监测时钟是否符合预期进行了分频和占空比调整操作。
spi2dma_drv驱动器:监测模块的DMA接口，响应DMA请求信号，模拟DMA行为调用ahb_system_agt里的sequencer对DUT发起AHB总线传输，产生对应的请求清除信号，同时监测请求信号的拉低。
sequencer:完成序列发生器和驱动器之间的请求调度，在序列产生后sequencer会把序列发生器产生的激励送往驱动器，并提供多序列的同时仲裁。
另外，spi_cfg配置组件:集合了平台组件的配置组件和SPI模块功能配置变量，并进行了相关的约束。
可以知道的是，本发明配置了AHB验证系统和DMA验证组件两套验证系统，并且通过多层级的结构，可重用性好，使用随机化激励对SPI进行了验证，对DMA接口的验证扩展有效的节省了总验证时间。
在一个实施例中，提供了一种带DMA接口的SPI模块验证方法，该方法可以应用于上述带DMA接口的SPI模块验证平台中，实现带DMA接口的SPI模块验证
为了更清楚的对上述测试过程进行展示，结合图2所示的DMA接口的信号处理流程，以下给出一种具体的验证方法，如下所示：
1)在testbench层中建立接口。例化验证平台所需的SPI协议接口spi_if、AHB总线接口ahb_if和SPI模块的DMA接口spi2dma_if，将待测的SPI模块与验证平台通过这些接口连接起来，并将这些接口通过config_db机制传递到下方的组件中；在testbench里对模块的时钟进行了设置，且设置了仿真开始时的复位逻辑。
2)配置ahb_sys_cfg。根据SPI的AHB接口特征，设置好AHB接口的地址位宽和数据位宽等参数。
3)在env里进行ahb_system_env和spi_agt的例化，并将AHB的配置ahb_sys_cfg用config_db机制传到ahb_system_env中。
4)通过testbench中的run_test()函数启动整个验证平台，验证平台将通过UVM的phase机制，依次执行各个phase中的代码。
5)验证平台启动后，将在测试用例和base_test的build_phase中对spi_cfg进行例化和随机化。根据测试的不同功能，在测试用例中将对spi_cfg的随机化附件各种约束条件，并通过config_db将spi_cfg传递到下层spi_agt的各组件中。
6)在connect_phase中对平台的各组件进行通信连接。
7)平台各组件的主要运行过程和操作在main_phase中执行。进入到main_phase时，测试用例中会创建UVM中的序列发生器sequence，在sequence中产生了随机化transaction事务包，即验证激励，接着通过sequencer使用UVM的seq.start启动方式将激励发送给ahb_drv和spi_drv，对DUT进行寄存器配置和进行SPI总线数据传输，SPI总线的待传输数据会保存在设置的数据队列中。
8)在进行SPI总线数据传输时，spi_mon会一直监测SPI总线信号，收集传输数据，根据DUT的配置实时采样SPI信号，并进行逻辑判断，对总线时钟进行频率和占空比检查，如果发现不符合预期的情况，将产生UVM的uvm_error报错打印信息。
9)如果配置开启了DUT的DMA传输功能，spi2dma_drv将会对DMA接口的请求信号进行收集，并根据请求信号的类别调用ahb_master_agt里的sequencer，进行读或者写操作，且会收集读写操作所涉及到的AHB总线数据，待一次请求信号的读写操作全部完成后，spi2dma_drv将拉起DUT的请求清除信号，并监测对应的请求信号的拉低。
10)SPI的总线数据传输完成后，可调用base_test里的spi_check_data任务，根据DUT的寄存器配置值，对SPI传输数据进行比较，输出比较结果。
11)在post_main_phase里,通过收集spi_cfg里的DUT寄存器配置信息来覆盖功能覆盖率。
12)最后在report_phase里对整个验证过程进行错误信息的收集，并输出验证结果，实现自动化自检流程。
通过上述验证方法，可通过脚本进行多次或一次的测试用例的自动运行，极其方便覆盖率的收集，且针对复杂的多功能的SPI模块，此发明的验证环境简洁明了，层次分明独立，复用性高。尤其通过spi2dma_drv的搭建，使得SPI模块的DMA接口验证能在模块级验证中实现，能够在进行系统级验证前就对SPI模块进行充分完备的验证，且按照验证层次的复杂度，相比系统级验证，模块级验证将更加的节省时间，节省人力成本。
在一个实施例中，提供了一种计算机设备，该计算机设备可以是终端，其内部结构图可以如图3所示。该计算机设备包括通过系统总线连接的处理器、存储器、网络接口、显示屏和输入装置。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作系统和计算机程序。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种带DMA接口的SPI模块验证方法。该计算机设备的显示屏可以是液晶显示屏或者电子墨水显示屏，该计算机设备的输入装置可以是显示屏上覆盖的触摸层，也可以是计算机设备外壳上设置的按键、轨迹球或触控板，还可以是外接的键盘、触控板或鼠标等。
本领域技术人员可以理解，图3中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器和处理器，该存储器存储有计算机程序，该处理器执行计算机程序时实现上述实施例中方法的步骤
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种带DMA接口的SPI模块验证平台，其特征在于，所述平台包括：
仿真测试顶层文件，用于验证平台的初始化，以及连接验证平台和待测模块DUT，并启动测试用例；
基础测试组件，用于创建平台环境以及SPI配置组件，以及提供用于测试用例实用的公用任务；
测试用例组件，用于为所述待测模块DUT的功能测试提供测试用例，在所述测试用例中完成所述SPI配置组件的随机化、测试激励产生以及数据包启动与运行，并且调用所述基础测试组件的所述公用任务进行传输数据比较；
环境创建组件，用于对AHB验证系统进行组件封装、对AHB验证系统的代理组件进行组件参数配置以及设置SPI代理组件；
其中，所述仿真测试顶层文件、所述基础测试组件以及所述环境创建组件构成多层次验证平台；所述测试用例组件和所述环境创建组件通过所述SPI配置组件连接，所述待测模块DUT与所述环境创建组件通过接口连接。
2.根据权利要求1所述的验证平台，其特征在于，所述待测模块DUT与所述环境创建组件通过SPI协议接口、AHB总线接口以及SPI模块的DMA接口连接。
3.根据权利要求2所述的验证平台，其特征在于，所述SPI协议接口用于连接所述环境创建组件的AHB验证系统的代理组件连接，所述AHB总线接口和所述SPI模块的DMA接口用于连接所述环境创建组件的SPI代理组件。
4.根据权利要求3所述的验证平台，其特征在于，所述SPI代理组件包括第一序列管理、SPI总线驱动器、SPI总线监视器以及DMA功能驱动器；
所述第一序列管理与所述SPI总线驱动器连接，所述SPI总线驱动器和所述SPI总线监视器与所述SPI协议接口连接；
所述DMA功能驱动器与所述SPI模块的DMA接口连接。
5.根据权利要求2所述的验证平台，其特征在于，所述AHB验证系统的代理组件包括：第二序列管理、AHB激励驱动器以及AHB监视器；
所述第二序列管理与AHB激励驱动器连接；
所述AHB激励驱动器以及AHB监视器与所述AHB总线接口连接。
6.一种带DMA接口的SPI模块验证方法，其特征在于，应用于权利要求1至5中任一项所述的带DMA接口的SPI模块验证平台中，实现带DMA接口的SPI模块验证。
CN202310846508.2A 2023-07-11 2023-07-11 带dma接口的spi模块验证平台和方法 Pending CN116894411A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310846508.2A CN116894411A (zh) 2023-07-11 2023-07-11 带dma接口的spi模块验证平台和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310846508.2A CN116894411A (zh) 2023-07-11 2023-07-11 带dma接口的spi模块验证平台和方法

Publications (1)

Publication Number Publication Date
CN116894411A true CN116894411A (zh) 2023-10-17

Family

ID=88314421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310846508.2A Pending CN116894411A (zh) 2023-07-11 2023-07-11 带dma接口的spi模块验证平台和方法

Country Status (1)

Country Link
CN (1) CN116894411A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234947A (zh) * 2023-11-10 2023-12-15 苏州云芯微电子科技有限公司 一种数字插值和上变频电路的验证系统及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117234947A (zh) * 2023-11-10 2023-12-15 苏州云芯微电子科技有限公司 一种数字插值和上变频电路的验证系统及方法
CN117234947B (zh) * 2023-11-10 2024-02-09 苏州云芯微电子科技有限公司 一种数字插值和上变频电路的验证系统及方法

Similar Documents

Publication Publication Date Title
US11720479B2 (en) Real time analysis and control for a multiprocessor system
CN106940428B (zh) 芯片验证方法、装置及系统
CN107038280B (zh) 一种软硬件协同仿真的验证系统及其方法
US8020124B2 (en) Various methods and apparatuses for cycle accurate C-models of components
CN103235756B (zh) 一种面向嵌入式系统分区应用程序软件的仿真测试方法
US9703579B2 (en) Debug environment for a multi user hardware assisted verification system
US6197605B1 (en) Method and device for test vector analysis
CN112286746B (zh) 针对axi从设备接口的通用验证平台及方法
JPH10232890A (ja) プログラマブル論理回路のための組み込み式論理アナライザー
US20090248390A1 (en) Trace debugging in a hardware emulation environment
CN113342583B (zh) 芯片验证系统、方法、装置、设备和存储介质
CN113486625B (zh) 芯片的验证方法与验证系统
CN116894411A (zh) 带dma接口的spi模块验证平台和方法
US8095331B2 (en) Transaction based verification of a system on chip on system level by translating transactions into machine code
US7539900B1 (en) Embedded microprocessor for integrated circuit testing and debugging
CN101784905B (zh) 用于对片上系统的制造进行控制的设计信息的验证
CN112162879A (zh) 一种实时多核dsp软件的日志系统
Huggi et al. Design and verification of memory elements using python
CN114625592A (zh) 一种fpga原型验证快速调试的方法、系统、设备和存储介质
US9581643B1 (en) Methods and circuits for testing partial circuit designs
US20040260530A1 (en) Distributed configuration of integrated circuits in an emulation system
CN113204929A (zh) 基于sv和uvm实现ahb vip的方法、电子装置及存储介质
CN116775394B (zh) 芯片验证方法、装置、设备、存储介质及计算机程序产品
CN117785593B (zh) 一种基于UVM的xHCI驱动的实现系统及方法
CN116451625B (zh) 用于rtl和带sdf网表的联合仿真的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination