CN116885563A - 一种激光器芯片保护膜结构及其制作方法 - Google Patents
一种激光器芯片保护膜结构及其制作方法 Download PDFInfo
- Publication number
- CN116885563A CN116885563A CN202310602701.1A CN202310602701A CN116885563A CN 116885563 A CN116885563 A CN 116885563A CN 202310602701 A CN202310602701 A CN 202310602701A CN 116885563 A CN116885563 A CN 116885563A
- Authority
- CN
- China
- Prior art keywords
- silicon dioxide
- layer
- dioxide layer
- metal layer
- film structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 272
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 135
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 122
- 239000002184 metal Substances 0.000 claims abstract description 83
- 229910052751 metal Inorganic materials 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000151 deposition Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 230000001681 protective effect Effects 0.000 claims description 11
- 239000012528 membrane Substances 0.000 abstract description 9
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 7
- 230000002829 reductive effect Effects 0.000 abstract description 7
- 230000003068 static effect Effects 0.000 abstract description 5
- 238000004891 communication Methods 0.000 abstract description 3
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000005611 electricity Effects 0.000 abstract description 2
- 230000003287 optical effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 203
- 239000010408 film Substances 0.000 description 57
- 239000002131 composite material Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
- H01S5/34366—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on InGa(Al)AS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
- H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
- H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
- H01S5/34346—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers
- H01S5/3438—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser characterised by the materials of the barrier layers based on In(Al)P
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
Abstract
本发明提供了一种激光器芯片保护膜结构及其制作方法，所属光通信技术领域，包括：第一二氧化硅层、金属层和第二二氧化硅层；通过在二氧化硅膜内部设置一层金属层，形成复合膜结构，金属层能够很好的释放和缓解二氧化硅膜的压应力，起到缓冲作用，从而能低整个膜系的应力，以减少划裂片工艺因二氧化硅应力过大导致二氧化硅薄膜破损的情况发生，提高产品良率。通过在膜系上刻蚀出第一接触口和第二接触口，使电极层能够与第一二氧化硅层和第二二氧化硅层之间的金属层相连接，使电极层的电势和金属层的电势相同，进而使芯片的寄生电容的两电极间距减小，使得寄生电容增大，以使芯片能承受更大的冲击电压，提升了芯片的耐静电放电能力。
Description
技术领域
本发明属于光通信技术领域，具体涉及一种激光器芯片保护膜结构及其制作方法。
背景技术
静电放电(Electrostatic Discharge,ESD)是当两个带有相反电荷的物体相接触时就会发生放电的现象。这种现象在芯片使用和生产中随处可见，比如摩擦、离子注入等过程，就很容易造成芯片中的静电积累，当积累有电荷的芯片与人体、机械导体、其它芯片接触时，就有可能发生静电放电。静电放电的过程可能持续几纳秒到几百纳秒，放电电压可能高达几百伏甚至上千伏，放电电流可能高达数安培甚至数十安培，芯片内的器件在这样高压、大电流的作用下容易发生不可逆的破坏，严重时更会导致电子元件或电子系统遭受过度电应力而被永久破坏。
ESD使元器件突发性完全失效表现为短路、开路、无功能、参数不符合要求等，其概率约为10％；而90％情况下，则是由于元器件遭受到潜在性轻微损伤，减弱了元器件抗过电应力(EOS)的能力，由于损伤后电参数仍能符合规定的使用要求，因此因ESD偏低失效的往往不易检测出，此需要在设计芯片时就提升芯片自身的ESD防护能力，降低其因ESD失效的风险。现有的激光器芯片多采用单层膜系作为保护膜，这种单层保护膜系结构难以承受静电放电产生的高压，芯片耐静电放电能力差，使用寿命短。
发明内容
本发明旨在至少解决现有技术或相关技术中存在的技术问题之一。
为此，本发明提出了一种激光器芯片保护膜结构，包括：第一二氧化硅层、金属层和第二二氧化硅层；金属层与第一二氧化硅层相接，第二二氧化硅层与金属层相接，第二二氧化硅层设置在金属层远离第一二氧化硅层的一侧，电极层与第二二氧化硅层相接，电极层设置在第二二氧化硅层远离金属层的一侧；金属层和第一二氧化硅层上设置有第一接触口，第二二氧化硅层上设置有第二接触口，以使电极层还与金属层相接。
另外，本发明提供的上述技术方案中的一种激光器芯片保护膜结构还可以具有如下附加技术特征：
可选的，第一二氧化硅层与衬底相接。
至少部分电极层同时嵌入第一接触口和第二接触口内后，电极层覆盖衬底。
第二接触口的开口面积大于第一接触口的开口面积，以使第二二氧化硅层和金属层之间形成台阶结构。
可选的，第一二氧化硅层的厚度为150nm～200nm。
可选的，金属层的厚度为60nm～80nm。
可选的，第二二氧化硅层的厚度为150nm～200nm。
本申请的另一方面，提供了一种激光器芯片保护膜结构的制作方法，用于制作如上述的一种激光器芯片保护膜结构，制作方法包括：沉积第一二氧化硅层；在第一二氧化硅层上沉积金属层；在金属层和第一二氧化硅层上刻蚀出第一接触口；在金属层上沉积第二二氧化硅层；在第二二氧化硅层上刻蚀出第二接触口；在第二二氧化硅层上沉积电极层，电极层与金属层连接。
可选的，刻蚀金属层上方位于第一接触口外侧的第二二氧化硅层，以在金属层上方的部分第二二氧化硅层上刻蚀出第二接触口。
可选的，第一二氧化硅层沉积在衬底上，至少部分电极层沉积在衬底上。
本发明的一种激光器芯片保护膜结构及其制作方法，与现有技术相比，有益效果为：
1.本发明提出了一种适用于光通行业InP或者InGaAs衬底的激光器或探测器芯片上用来作为绝缘层或垫高层的二氧化硅复合膜。通过在二氧化硅膜内部设置一层金属层，形成复合膜结构，金属具有良好的延展性，能够很好的释放和缓解二氧化硅膜的压应力，起到缓冲作用，从而能低整个膜系的应力，以减少划裂片工艺因二氧化硅应力过大导致二氧化硅薄膜破损的情况发生，提高产品良率，同时减少后端封装工艺中对打线的影响。通过先沉积一层二氧化硅，再溅射一层金属，然后再沉积一层二氧化硅得出一种应力更小的复合膜，对比原单层二氧化硅膜系，此二氧化硅复合膜系应力更小。
2.第二二氧化硅层与第一二氧化硅层的厚度一致，以使金属层对两侧二氧化硅膜层的作用效果一致，使整体膜系内应力分布更均匀，进一步提高了整体膜系的均匀度，延长了复合膜的使用寿命。
3.膜系整体有具有足够的厚度，能够作为垫高层使用。
4.通过在沉积电极层前，在膜系上刻蚀出第一接触口和第二接触口，使电极层能够与第一二氧化硅层和第二二氧化硅层之间的金属层相连接，此时电极层的电势和金属层的电势相同，进而使芯片的寄生电容的两电极间距减小，使得寄生电容增大，以使芯片能承受更大的冲击电压，从而提升芯片的耐静电放电能力。
附图说明
图1为本发明一个实施例的一种激光器芯片保护膜结构沉积第一二氧化硅层的结构示意图；
图2为本发明一个实施例的一种激光器芯片保护膜结构沉积金属层的结构示意图；
图3为本发明一个实施例的一种激光器芯片保护膜结构的刻蚀第一接触口的结构示意图；
图4为本发明一个实施例的一种激光器芯片保护膜结构沉积第二二氧化硅层的结构示意图；
图5为本发明一个实施例的一种激光器芯片保护膜结构刻蚀第二接触口的结构示意图；
图6为本发明一个实施例的一种激光器芯片保护膜结构的结构示意图；
图7为本发明一个实施例的一种激光器芯片保护膜结构的制作方法的流程图；
其中，图1至图7中的附图标记与部件名称之间的对应关系为：
10、衬底；11、第一二氧化硅层；12、金属层；13、第二二氧化硅层；14、第一接触口；15、第二接触口；16、电极层。
具体实施方式
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
结合参见图1-图6所示，根据本申请的实施例，一种激光器芯片保护膜结构，包括：第一二氧化硅层11、金属层12和第二二氧化硅层13；金属层12与第一二氧化硅层11相接，第二二氧化硅层13与金属层12相接，第二二氧化硅层13设置在金属层12远离第一二氧化硅层11的一侧，电极层16与第二二氧化硅层13相接，电极层16设置在第二二氧化硅层13远离金属层12的一侧；金属层12和第一二氧化硅层11上设置有第一接触口14，第二二氧化硅层13上设置有第二接触口15，以使电极层16还与金属层12相接。通过在二氧化硅膜内部设置一层金属层12，形成复合膜结构，金属具有良好的延展性，能够很好的释放和缓解二氧化硅膜的压应力，起到缓冲作用，从而能低整个膜系的应力，以减少划裂片工艺因二氧化硅应力过大导致二氧化硅薄膜破损的情况发生，提高了复合膜系作为保护膜的抵抗过电应力的能力，确保对芯片的保护效果，提高芯片的耐静电放电能力，提高产品良率。通过设置第一接触口14和第二接触口15，使电极层16能够与第一二氧化硅层11和第二二氧化硅层13之间的金属层12相连接，此时电极层16的电势和金属层12的电势相同，进而使芯片的寄生电容的两电极间距减小，使得寄生电容增大，以使芯片能承受更大的冲击电压，从而提升芯片的耐静电放电能力。
进一步的，第二二氧化硅层13与第一二氧化硅层11的厚度一致，以使金属层12对两侧二氧化硅膜层的作用效果一致，使整体膜系内应力分布更均匀，进一步提高整体膜系的均匀度，提高复合膜的强度，从而延长复合膜的使用寿命。
具体的，金属层12为Pt层，铂延展性好，导热导电性能良好，且化学性质稳定，能够很好的释放和缓解二氧化硅膜的压应力，从而提高复合膜系作为保护膜的抵抗过电应力的能力，保证复合膜的可靠性。
具体的，电极层16为P电极，电极层16为Au层。Au层的抗击穿能力好，且高温下稳定，不易氧化，采用Au层作为电极层16，能够防止静电击穿导致的电路开路，防止电极层16被击穿后承载电流的能力减弱，从而提高芯片的耐静电放电能力。
需要说明的是，第一二氧化硅层11即为二氧化硅膜，铂层即为Pt膜，第二二氧化硅层13即为二氧化硅膜，电极层16即为Au膜；其中，二氧化硅膜和Pt膜均为薄膜。
第一二氧化硅层11与衬底10相接。通过在衬底10上沉积第一二氧化硅层11，能够为沉积的膜系提供足够的平整度；而且，整个复合膜系可单独使用，无需沉积在特殊的结构或材料上，适用范围广。
衬底10为InP或InGaAs。InP或InGaAs作为衬底10材料，尺寸更小，能够减少芯片尺寸；且传输速度是硅的数倍，适用于作为激光器或探测器芯片的衬底10，出光率大，能够提高信息处理的速度。
至少部分电极层16同时嵌入第一接触口14和第二接触口15内后，电极层16覆盖衬底10。电极层16与第二二氧化硅层13相接，并同时与金属层12和衬底10的部分顶面相相接，使电极层16与衬底10相连接，提高芯片的散热性，以使芯片能在更大电流和功率下正常工作。
第二接触口15的开口面积大于第一接触口14的开口面积，以使第二二氧化硅层13和金属层12之间形成台阶结构。通过使第二接触口15的开口面积大于第一接触口14的开口面积，电极层16沿台阶面设置，以使金属层12的部分上表面不与第二二氧化硅层13接触，即使电极层16直接能与金属层12的上表面连接，从而使芯片在工作时，金属层12与电极层16具有相等的电势，提高寄生电容，使芯片能够承受更高的冲击电压。
第一二氧化硅层11的厚度为150nm～200nm，金属层12的厚度为60nm～80nm，第二二氧化硅层13的厚度为150nm～200nm。金属层12两侧的第一二氧化硅层11和第二二氧化硅层13厚度适中，不易过厚，避免第一二氧化硅层11和第二二氧化硅层13单层内部产生应力，确保金属层12对两侧的第一二氧化硅层11和第二二氧化硅层13的缓冲效果达到最佳，且膜系整体有具有足够的厚度，作为垫高层使用。
进一步的，电极层16的厚度为300～400nm。
根据本发明的第二方面，如图7所示，提出了一种激光器芯片保护膜结构的制作方法，用于制作如上述的一种激光器芯片保护膜结构，制作方法包括：沉积第一二氧化硅层11；在第一二氧化硅层11上沉积金属层12；在金属层12和第一二氧化硅层11上刻蚀出第一接触口14；在金属层12上沉积第二二氧化硅层13；在第二二氧化硅层13上刻蚀出第二接触口15；在第二二氧化硅层13上沉积电极层16，电极层16与金属层12连接。在第一二氧化硅层11上沉积一层金属层12，通过光刻和刻蚀将第一二氧化硅层11和金属层12需要接触电极层16的位置刻蚀干净，以在第一二氧化硅层11和金属层12上形成第一接触口14；再在金属层12上方沉积第二二氧化硅层13，通过光刻和刻蚀将第一接触口14上方的第二二氧化硅层13刻蚀干净，以在第二二氧化硅层13上形成第二接触口15；再在整体上沉积电极层16，此时电极层16部分区域能够与第一二氧化硅层11和第二二氧化硅层13中间的金属层12相连接。第一二氧化硅层11、第二二氧化硅层13和金属层12构成应力更低的膜系，降低整个膜系的应力，比原单层二氧化硅膜系应力更小。在沉积电极层16时，电极层16沿第一接触口14和第二接触口15的形状生长，同时与第一二氧化硅层11、金属层12和第二二氧化硅层13相接，从而使芯片工作时，电极层16与金属层12有相等的电势，从而使寄生电容的电极板间距降低，提高寄生电容，使芯片能够承受更高的冲击电压。
刻蚀金属层12上方位于第一接触口14外侧的第二二氧化硅层13，以在金属层12上方的部分第二二氧化硅层13上刻蚀出第二接触口15。将金属层12上方位于第一接触口14外侧的第二二氧化硅层13刻蚀，以使第二二氧化硅层13上的开口大于第一二氧化硅层11和金属层12上的开口，即第二接触口15的开口面积大于第一接触口14的开口面积，使电极层16直接能与金属层12的上表面连接，增大连接面积，保证电极层16与金属层12连接的牢固性，避免电极层16脱落，导致的电势变化。
第一二氧化硅层11沉积在衬底10上，至少部分电极层16沉积在衬底10上。膜系整体在衬底10上生长，以提高芯片的出光率和散热性。电极层16与衬底10的部分顶面相相接，使电极层16与衬底10相连接，能够进一步提高芯片的散热性，以使芯片能在更大电流和功率下正常工作。
进一步的，第一二氧化硅层11和第二二氧化硅层13采用等离子增强化学气象沉积法沉积，金属层12和电极层16采用磁控溅射法沉积。
本领域的技术人员容易理解的是，在不冲突的前提下，上述各有利方式可以自由地组合、叠加。
以上仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本申请的保护范围之内。以上仅是本申请的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本申请的保护范围。
Claims (10)
1.一种激光器芯片保护膜结构，其特征在于，所述一种激光器芯片保护膜结构包括：
第一二氧化硅层(11)、金属层(12)和第二二氧化硅层(13)；所述金属层(12)与所述第一二氧化硅层(11)相接，所述第二二氧化硅层(13)与所述金属层(12)相接，所述第二二氧化硅层(13)设置在所述金属层(12)远离所述第一二氧化硅层(11)的一侧，电极层(16)与所述第二二氧化硅层(13)相接，所述电极层(16)设置在所述第二二氧化硅层(13)远离所述金属层(12)的一侧；所述金属层(12)和所述第一二氧化硅层(11)上设置有第一接触口(14)，所述第二二氧化硅层(13)上设置有第二接触口(15)，以使所述电极层(16)还与所述金属层(12)相接。
2.根据权利要求1所述的一种激光器芯片保护膜结构，其特征在于：
所述第一二氧化硅层(11)与衬底(10)相接。
3.根据权利要求2所述的一种激光器芯片保护膜结构，其特征在于：
至少部分所述电极层(16)同时嵌入所述第一接触口(14)和所述第二接触口(15)内后，所述电极层(16)覆盖所述衬底(10)。
4.根据权利要求1所述的一种激光器芯片保护膜结构，其特征在于：
所述第二接触口(15)的开口面积大于所述第一接触口(14)的开口面积，以使所述第二二氧化硅层(13)和所述金属层(12)之间形成台阶结构。
5.根据权利要求1所述的一种激光器芯片保护膜结构，其特征在于：
所述第一二氧化硅层(11)的厚度为150nm～200nm。
6.根据权利要求1所述的一种激光器芯片保护膜结构，其特征在于：
所述金属层(12)的厚度为60nm～80nm。
7.根据权利要求1所述的一种激光器芯片保护膜结构，其特征在于：
所述第二二氧化硅层(13)的厚度为150nm～200nm。
8.一种激光器芯片保护膜结构的制作方法，其特征在于，用于制作如权利要求1～7任一项所述的一种激光器芯片保护膜结构，所述制作方法包括：
沉积第一二氧化硅层(11)；
在第一二氧化硅层(11)上沉积金属层(12)；
在金属层(12)和第一二氧化硅层(11)上刻蚀出第一接触口(14)；
在金属层(12)上沉积第二二氧化硅层(13)；
在第二二氧化硅层(13)上刻蚀出第二接触口(15)；
在第二二氧化硅层(13)上沉积电极层(16)，电极层(16)与金属层(12)连接。
9.根据权利要求8所述的一种激光器芯片保护膜结构的制作方法，其特征在于：
刻蚀金属层(12)上方位于第一接触口(14)外侧的第二二氧化硅层(13)，以在金属层(12)上方的部分第二二氧化硅层(13)上刻蚀出第二接触口(15)。
10.根据权利要求8所述的一种激光器芯片保护膜结构的制作方法，其特征在于：
第一二氧化硅层(11)沉积在衬底(10)上，至少部分电极层(16)沉积在衬底(10)上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602701.1A CN116885563B (zh) | 2023-05-25 | 2023-05-25 | 一种激光器芯片保护膜结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310602701.1A CN116885563B (zh) | 2023-05-25 | 2023-05-25 | 一种激光器芯片保护膜结构及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116885563A true CN116885563A (zh) | 2023-10-13 |
| CN116885563B CN116885563B (zh) | 2024-04-12 |
Family
ID=88261109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310602701.1A Active CN116885563B (zh) | 2023-05-25 | 2023-05-25 | 一种激光器芯片保护膜结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116885563B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990065762A (ko) * | 1998-01-16 | 1999-08-05 | 윤종용 | 반도체소자의 패시베이션층 및 그 형성방법 |
| CN104934514A (zh) * | 2015-07-06 | 2015-09-23 | 天津宝坻紫荆科技有限公司 | 一种复合绝缘层及制备方法 |
| CN112134139A (zh) * | 2020-11-20 | 2020-12-25 | 武汉敏芯半导体股份有限公司 | 抵抗静电冲击的半导体激光器芯片及工艺 |
| CN115377229A (zh) * | 2022-09-16 | 2022-11-22 | 武汉敏芯半导体股份有限公司 | 一种二氧化硅钝化膜及其制作方法 |
-
2023
- 2023-05-25 CN CN202310602701.1A patent/CN116885563B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990065762A (ko) * | 1998-01-16 | 1999-08-05 | 윤종용 | 반도체소자의 패시베이션층 및 그 형성방법 |
| CN104934514A (zh) * | 2015-07-06 | 2015-09-23 | 天津宝坻紫荆科技有限公司 | 一种复合绝缘层及制备方法 |
| CN112134139A (zh) * | 2020-11-20 | 2020-12-25 | 武汉敏芯半导体股份有限公司 | 抵抗静电冲击的半导体激光器芯片及工艺 |
| CN115377229A (zh) * | 2022-09-16 | 2022-11-22 | 武汉敏芯半导体股份有限公司 | 一种二氧化硅钝化膜及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116885563B (zh) | 2024-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7071708B2 (en) | Chip-type sensor against ESD and stress damages and contamination interference | |
| US11101072B2 (en) | Capacitor with limited substrate capacitance | |
| US12087708B2 (en) | Chip protected against back-face attacks | |
| US20220384113A1 (en) | Capacitor | |
| EP2999002A1 (en) | Capacitor cell and method for manufacturing same | |
| CN113054104A (zh) | 用于隔离电容器的顶帽结构 | |
| CN108807669A (zh) | 电容器和具有该电容器的板 | |
| KR102004806B1 (ko) | 커패시터 및 그 제조 방법 | |
| CN116885563B (zh) | 一种激光器芯片保护膜结构及其制作方法 | |
| WO2018083973A1 (ja) | キャパシタ | |
| US20220336345A1 (en) | Semiconductor device and module | |
| US11158456B2 (en) | Trench capacitor | |
| US7495301B2 (en) | Thin film accelerometer | |
| US20160233026A1 (en) | Capacitor | |
| JP5023741B2 (ja) | 信号伝送デバイス | |
| US11664466B2 (en) | Semiconductor device, power module and method for manufacturing the semiconductor device | |
| CN112151494B (zh) | 一种半导体器件及其形成方法 | |
| US10706994B2 (en) | Varistor | |
| CN112041954B (zh) | 电容器集合体 | |
| CN101606096A (zh) | 带有帕邢堆叠的充电防护装置 | |
| US11271074B2 (en) | Capacitor and method for manufacturing the same | |
| CN109068558B (zh) | 屏蔽罩和终端 | |
| US20220139795A1 (en) | Semiconductor device | |
| US20230299022A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN108028514B (zh) | 过电压保护器件和用于制造过电压保护器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |