CN116884458A - 分栅存储器阵列及其操作方法 - Google Patents

分栅存储器阵列及其操作方法 Download PDF

Info

Publication number
CN116884458A
CN116884458A CN202310073867.9A CN202310073867A CN116884458A CN 116884458 A CN116884458 A CN 116884458A CN 202310073867 A CN202310073867 A CN 202310073867A CN 116884458 A CN116884458 A CN 116884458A
Authority
CN
China
Prior art keywords
memory
gate
tube
memory cell
storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310073867.9A
Other languages
English (en)
Inventor
王宁
张可钢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202310073867.9A priority Critical patent/CN116884458A/zh
Publication of CN116884458A publication Critical patent/CN116884458A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种分栅存储器阵列及其操作方法，其中阵列包括：若干存储单元组构成的存储阵列，存储单元组包括第一存储单元和第二存储单元，第一存储单元包括分栅结构的第一存储管和第一选择管，第二存储单元包括分栅结构的第二存储管和第二选择管；位于同一行的第一存储管的栅极相连；位于同一行的第二存储管的栅极相连；位于同一行的第一选择管的栅极相连，位于同一行的第二选择管的栅极相连，共接的第一选择管和第二选择管栅极相连；位于同一列的第一存储管和第二存储管的漏极相连。由于选择管与存储管之间为分栅结构，相邻的选择管栅极共接，减少了外接孔的数量；且位于同一列的第一存储管和第二存储管的漏极相以一条位线接出，有效缩减了存储单元的面积。

Description

分栅存储器阵列及其操作方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种分栅存储器阵列及其操作方法。
背景技术
随着电子产品的快速普及，闪存flash作为当今的主流存储载体得到迅速的推广普及，其技术也得到了迅速的发展。非挥发性存储器(NVM)技术，从存储介质上可以将非挥发性存储器技术分为浮栅技术(floating gate)以及SONOS技术(Silicon-Oxide-Nitride-Oxide-Silicon)，从结构上可以将非挥发性存储器技术分未单栅技术(1-Transistor)、分栅技术(split gate)、双栅技术(2-Transistor)等。Flash由于其具有长寿命，非易失性，低价格，以及易于编程、擦除的优点已被越来越广泛的应用于各种嵌入式电子产品如金融IC卡、汽车电子等应用。提高存储集成密度有利于节省芯片面积、降低制造成本。
目前，随着主流工艺技术的发展，以及人们对Flash器件迫切要求，基于分栅结构的分栅Flash受到人们的广泛关注，相比于传统Flash，分栅快闪存储器作为闪存的一种，由于具有高效的编程速度以及完全避免过擦除的能力，无论是在单体还是在嵌入式产品方面都得到了人们更多的关注，目前，分栅快闪存储器已被广泛地应用于个人电脑、数码器材、移动终端、智能卡等产品。这种新颖的分栅Flash在可靠性、无过擦除等方面表现优越，而且由于结构紧凑，同样的芯片面积能集成更多的存储单元，因而对容量的提升也有较佳的优化效果。
然而，由于目前信息时代数据量剧增，对存储器结构的进一步优化实现更高的容量始终是行业的追求。
发明内容
本发明解决的技术问题是提供一种分栅存储器阵列及其操作方法，有效缩减了存储单元的面积。
为解决上述问题，本发明提供一种分栅存储器阵列，包括：若干存储单元组，若干所述存储单元组分别沿第一方向和第二方向分布，以形成置于同一阱区中的存储阵列，所述第一方向与所述第二方向垂直；其中，每个所述存储单元组包括沿所述第二方向排布连接的第一存储单元和第二存储单元，所述第一存储单元包括以分栅结构构成的第一存储管和第一选择管，所述第二存储单元包括以分栅结构构成的第二存储管和第二选择管，所述第一选择管和所述第二选择管共接且位于所述第一存储管和所述第二存储管之间，所述第一选择管和所述第二选择管共用源极以使的所述第一存储单元和所述第二存储单元共用源极；沿所述第一方向，位于同一行的多个所述第一存储管的栅极相连，并以一条存储栅字线WLSna接出；位于同一行的多个所述第二存储管的栅极相连，并以一条存储栅字线WLSnb接出；位于同一行的多个所述第一选择管的栅极相连，位于同一行的多个所述第二选择管的栅极相连，且每个所述存储单元组中所述第一选择管和所述第二选择管的栅极相连，并以一条选择栅字线WLn接出；以及位于同一行的多个所述存储单元组中的所述源极相连接出，并同时与一条源线SL相连；沿所述第二方向，位于同一列的多个所述第一存储管和多个所述第二存储管的漏极相连，并以一条位线BLn接出。
可选的，所述存储单元组中，所述第一存储管的沟道和所述第二存储管的沟道沿水平方向；所述第一选择管的沟道和所述第二选择管的沟道沿垂直方向。
可选的，所述第一存储管包括：SONOS存储管；所述第二存储管包括：SONOS存储管。
可选的，所述第一选择管为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件；所述第二选择管为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件。
相应的，本发明技术方案中还提出了一种基于上述所述的分栅存储器阵列结构的操作方法，所述存储阵列在进行数据的擦除和写入时采用行操作方式，即位于同一行的目标存储单元同时进行数据的擦除和写入。
可选的，对所述存储阵列进行数据擦除时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg；所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加正电压Vpos；对所述存储阵列中的所有选择栅字线WLn均施加正电压Vpos；对所述存储阵列中的源线SL设置为浮空状态；对所述存储阵列中的所有位线BLn施加正电压Vpos。
可选的，对所述存储阵列进行数据写入时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加正电压Vpos；对所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加负电压Vneg；对所述存储阵列中的所有选择栅字线WLn均施加负电压Vneg；对所述存储阵列中的源线SL设置为浮空状态；当在对所选中的目标存储单元中写入数据“1”时，对选中的目标存储单元所在的行对应的位线BLn施加负电压Vneg；当在对所选中的目标存储单元中写入数据“0”时，对选中的目标存储单元所在的行对应的位线BLn施加正电压Vp0。
可选的，对所述存储阵列在进行数据读取时，对选中的目标存储单元对应的选择栅字线WLn施加大于选择管开启电压的正电压Vpwr；对选中的目标存储单元相邻且选择管共接的另一个存储单元的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg1，且电压Vneg1低于所述另一个存储单元的阈值电压Vte；对选中的目标存储单元对应的位线BLn施加正电压Vpos1；对所述存储阵列中的其余端均接地Vgnd。
可选的，在对所述存储阵列进行数据的擦除、写入以及读取时，对所述阱区施加对应的不同电压值。
可选的，当对选中的目标存储单元进行擦除操作时，对所述阱区施加的电压为正电压Vpos；当对选中的目标存储单元进行写入操作时，对所述阱区施加的电压为负电压Vneg；当对选中的目标存储单元进行读取操作时，对所述阱区进行接地Vgnd。
与现有技术相比，本发明的技术方案具有以下优点：
在本发明技术方案的分栅存储器阵列中，若干所述存储单元组分别沿第一方向和第二方向分布形成置于阱区中的存储阵列，而各所述存储单元组均包括两组以分栅结构形成的选择管和存储管，由于选择管与存储管之间采用分栅结构，相邻的选择管栅极共接，减少了外接孔的数量，在同一工艺结点下，所述分栅存储器阵列有效缩减了存储单元的面积；另外位于同一列的多个所述第一存储管和多个所述第二存储管的漏极相连，并以一条位线接出，能够进一步有效缩减了存储单元的面积。
进一步，所述存储单元组中，所述第一存储管的沟道和所述第二存储管的沟道沿水平方向；所述第一选择管的沟道和所述第二选择管的沟道沿垂直方向，节省了水平方向的面积；且所述第一选择管和第二选择管栅极共接，节省了外接孔的数量，进一步缩减了存储单元的面积。
附图说明
图1是本发明实施例中分栅存储器阵列的局部结构示意图；
图2是图1中存储单元组的结构示意图；
图3至图8是本发明实施例中分栅存储器阵列进行擦除、写入及读取时的操作方法局部电位示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图1是本发明实施例中分栅存储器阵列的局部结构示意图；图2是图1中存储单元组的结构示意图。
请参考图1和图2，一种分栅存储器阵列，包括：若干存储单元组100，若干所述存储单元组100分别沿第一方向X和第二方向Y分布，以形成置于同一阱区101中的存储阵列，所述第一方向X与所述第二方向Y垂直；其中，每个所述存储单元组100包括沿所述第二方向排布连接的第一存储单元A1和第二存储单元B1(或者还可以是图1示出的A2和B2、C1和D2、C2和D2)，所述第一存储单元A1包括以分栅结构构成的第一存储管102和第一选择管103，所述第二存储单元B1包括以分栅结构构成的第二存储管104和第二选择管105，所述第一选择管103和所述第二选择管105共接且位于所述第一存储管102和所述第二存储管104之间，所述第一选择管103和所述第二选择管105共用源极以使的所述第一存储单元A1和所述第二存储单元B1共用源极；沿所述第一方向X，位于同一行的多个所述第一存储管102的栅极相连，并以一条存储栅字线WLSna接出(图1具体示出了WLS1a和WLS2a)；位于同一行的多个所述第二存储管104的栅极相连，并以一条存储栅字线WLSnb(图1具体示出了WLS1b和WLS2b)接出；位于同一行的多个所述第一选择管103的栅极相连，位于同一行的多个所述第二选择管105的栅极相连，且每个所述存储单元组中所述第一选择管103和所述第二选择管105的栅极相连，并以一条选择栅字线WLn(图1具体示出了WL1和WL2)接出；以及位于同一行的多个所述存储单元组100中的所述源极相连接出，并同时与一条源线SL相连；沿所述第二方向Y，位于同一列的多个所述第一存储管102和多个第二存储管104的漏极相连，并以一条位线BLn1(图1具体示出了BL1和BL2)接出。
在本实施例中，若干所述存储单元组分别沿第一方向X和第二方向Y分布形成置于阱区101中的存储阵列，而各所述存储单元组100均包括两组以分栅结构形成的选择管和存储管，由于选择管与存储管之间采用分栅结构，相邻的选择管栅极共接，减少了外接孔的数量，在同一工艺结点下，所述分栅存储器阵列有效缩减了存储单元的面积；另外位于同一列的多个所述第一存储管102和多个所述第二存储管104的漏极相连，并以一条位线接出，能够进一步有效缩减了存储单元的面积。
在本实施例中，所述存储单元组100中，所述第一存储管102的沟道和所述第二存储管104的沟道沿水平方向；所述第一选择管103的沟道和所述第二选择管105的沟道沿垂直方向，节省了水平方向的面积；且所述第一选择管103和第二选择管105栅极共接，节省了外接孔的数量，进一步缩减了存储单元的面积。
在本实施例中，所述第一存储管102采用SONOS存储管；所述第二存储管104采用SONOS存储管。
在本实施例中，所述第一选择管103为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件；所述第二选择管103为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件。
图3至图8是本发明实施例中分栅存储器阵列进行擦除、写入及读取时的操作方法局部电位示意图。
相应的，本发明实施例中还提供一种基于上述所述的分栅存储器阵列结构的操作方法，所述存储阵列在进行数据的擦除和写入时采用行操作方式，即位于同一行的目标存储单元同时进行数据的擦除和写入。
当对所述存储阵列进行数据擦除时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg；所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加正电压Vpos；对所述存储阵列中的所有选择栅字线WLn均施加正电压Vpos；对所述存储阵列中的源线SL设置为浮空状态；对所述存储阵列中的所有位线BLn施加正电压Vpos。
当对所述存储阵列进行数据写入时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加正电压Vpos；对所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加负电压Vneg；对所述存储阵列中的所有选择栅字线WLn均施加负电压Vneg；对所述存储阵列中的源线SL设置为浮空状态；当在对所选中的目标存储单元中写入数据“1”时，对选中的目标存储单元所在的行对应的位线BLn施加负电压Vneg；当在对所选中的目标存储单元中写入数据“0”时，对选中的目标存储单元所在的行对应的位线BLn施加正电压Vp0。
当对所述存储阵列在进行数据读取时，对选中的目标存储单元对应的选择栅字线WLn施加大于选择管开启电压的正电压Vpwr；对选中的目标存储单元相邻且选择管共接的另一个存储单元的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg1，且电压Vneg1低于所述另一个存储单元的阈值电压Vte；对选中的目标存储单元对应的位线BLn施加正电压Vpos1；对所述存储阵列中的其余端均接地Vgnd。
在对所述存储阵列进行数据的擦除、写入以及读取时，对所述阱区101施加对应的不同电压值；当对选中的目标存储单元进行擦除操作时，对所述阱区101施加的电压为正电压Vpos；当对选中的目标存储单元进行写入操作时，对所述阱区101施加的电压为负电压Vneg；当对选中的目标存储单元进行读取操作时，对所述阱区101进行接地Vgnd。
在一个具体实施例中，针对本发明实施例中提供的存储阵列，其进行数据的读取、擦除和写入所施加的电压的表格具体如表1所示。
表1
由表1可知，在表1中“Erase”表示对存储单元Cell进行数据的擦除操作，“Program”表示对存储单元Cell进行数据的写入操作，“Read”表示对存储单元Cell进行数据的读取操作；“Vwl”代表对存储单元Cell的选择栅字线WLn所施加的电压值；“Vwls”代表对存储单元Cell的存储栅字线WLSna或存储栅字线WLSnb所施加的电压值；“Vbl”代表对存储单元Cell的位线BLn所施加的电压值；“Vsl”代表对存储单元Cell的源线SL所施加的电压值；“Vpw”代表对存储单元Cell的阱区施加的电压值。
对照表1并参考图3和图4，在一个具体实施例中，对所述存储阵列进行数据擦除时，对选中的所述第一存储单元A1、A2所在的行所对应的存储栅字线WLS1a施加负电压Vneg；所述存储阵列中的本次非选中的所述第一存储单元和所述第二存储单元B1～D2所在的行的存储栅字线WLS1a、WLS2a和存储栅字线WLS1b、WLS2b均施加正电压Vpos；对所述存储阵列中的所有选择栅字线WL1、WL2均施加正电压Vpos；对所述存储阵列中的源线SL设置为浮空状态(Float)；对所述存储阵列中的所有位线BL1、BL2施加正电压Vpos；对所述阱区101施加的电压为正电压Vpos。
对照表1并参考图5和图6，在一个具体实施例中，所述存储阵列进行数据写入时，对选中的所述第一存储单元A1、A2所在的行所对应的存储栅字线WLS1a施加正电压Vpos；对所述存储阵列中的本次非选中的所述第一存储单元和所述第二存储单元B1～D2所在的行的存储栅字线WLS1a、WLS2a和存储栅字线WLS1b、WLS2b均施加负电压Vneg；对所述存储阵列中的所有选择栅字线WL1、WL2均施加负电压Vneg；对将所述存储阵列中的源线SL设置为浮空状态(Float)；当在对所选中的所述第一存储单元A1中写入数据“1”时，对选中的所述第一存储单元A1所在的行对应的位线BL1施加负电压Vneg；当在对所选中的所述第一存储单元A2中写入数据“0”时，对选中的所述第一存储单元A2所在的行对应的位线BL2施加正电压Vp0；对所述阱区101施加的电压为负电压Vneg。
对照表1并参考图7和图8，在一个具体实施例中，所述存储阵列在进行数据读取时，对选中的所述第一存储单元A1对应的的选择栅字线WL1施加大于所述第一选择管103开启电压的正电压Vpwr；对选中的第一存储单元A1相邻且选择管共接的第二存储单元B1的存储栅字线WLS1b施加负电压Vneg1，且电压Vneg1低于所述第二存储单元B1的阈值电压Vte；对选中的所述第一存储单元A1对应的位线BL1施加正电压Vpos1；对所述存储阵列中的其余端均接地Vgnd。
需要说明的是，在本实施例中，所述电压Vneg、Vneg1、Vgnd、Vpos1、Vp0、Vpwr和Vpos的关系可以为Vneg<Vneg1＜Vgnd＝0V<Vpos1<Vp0<Vpwr＜Vpos。具体的，所述电压Vneg、Vneg1、Vgnd、Vpos1、Vp0、Vpwr和Vpos的电压值具体为多少，在本发明实施例中只是示例性的展示，即：电压Vneg＝-4V，电压Vneg1＝-2V，电压Vpos1＝0.8V，电压Vp0＝1.2V，所述Vpwr＝1.8V，电压Vpos＝7V，而在其他情况下则可以根据实际情况设置不同的电压值，对比本发明实施例不做具体限定。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种分栅存储器阵列，其特征在于，包括：
若干存储单元组，若干所述存储单元组分别沿第一方向和第二方向分布，以形成置于同一阱区中的存储阵列，所述第一方向与所述第二方向垂直；其中，
每个所述存储单元组包括沿所述第二方向排布连接的第一存储单元和第二存储单元，所述第一存储单元包括以分栅结构构成的第一存储管和第一选择管，所述第二存储单元包括以分栅结构构成的第二存储管和第二选择管，所述第一选择管和所述第二选择管共接且位于所述第一存储管和所述第二存储管之间，所述第一选择管和所述第二选择管共用源极以使的所述第一存储单元和所述第二存储单元共用源极；
沿所述第一方向，位于同一行的多个所述第一存储管的栅极相连，并以一条存储栅字线WLSna接出；位于同一行的多个所述第二存储管的栅极相连，并以一条存储栅字线WLSnb接出；位于同一行的多个所述第一选择管的栅极相连，位于同一行的多个所述第二选择管的栅极相连，且每个所述存储单元组中所述第一选择管和所述第二选择管的栅极相连，并以一条选择栅字线WLn接出；以及位于同一行的多个所述存储单元组中的所述源极相连接出，并同时与一条源线SL相连；
沿所述第二方向，位于同一列的多个所述第一存储管和多个所述第二存储管的漏极相连，并以一条位线BLn接出。
2.如权利要求1所述的分栅存储器阵列，其特征在于，所述存储单元组中，所述第一存储管的沟道和所述第二存储管的沟道沿水平方向；所述第一选择管的沟道和所述第二选择管的沟道沿垂直方向。
3.如权利要求1所述的分栅存储器阵列，其特征在于，所述第一存储管包括：
SONOS存储管；所述第二存储管包括：SONOS存储管。
4.如权利要求1所述的分栅存储器阵列，其特征在于，所述第一选择管为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件；所述第二选择管为包括堆叠的栅氧化层和多晶硅栅极层的MOS管器件。
5.一种基于权利要求1～4任一所述的分栅存储器阵列结构的操作方法，其特征在于，所述存储阵列在进行数据的擦除和写入时采用行操作方式，即位于同一行目标存储单元同时进行数据的擦除和写入。
6.如权利要求5所述的分栅存储器阵列的操作方法，其特征在于，对所述存储阵列进行数据擦除时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg；所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加正电压Vpos；对所述存储阵列中的所有选择栅字线WLn均施加正电压Vpos；对所述存储阵列中的源线SL设置为浮空状态；对所述存储阵列中的所有位线BLn施加正电压Vpos。
7.如权利要求5所述的分栅存储器阵列的操作方法，其特征在于，对所述存储阵列进行数据写入时，对选中的目标存储单元所在的行对应的存储栅字线WLSna或存储栅字线WLSnb施加正电压Vpos；对所述存储阵列中的本次非选中的存储单元中的存储栅字线WLSna和存储栅字线WLSnb均施加负电压Vneg；对所述存储阵列中的所有选择栅字线WLn均施加负电压Vneg；对所述存储阵列中的源线SL设置为浮空状态；当在对所选中的目标存储单元中写入数据“1”时，对选中的目标存储单元所在的行对应的位线BLn施加负电压Vneg；当在对所选中的目标存储单元中写入数据“0”时，对选中的目标存储单元所在的行对应的位线BLn施加正电压Vp0。
8.如权利要求5所述的分栅存储器阵列的操作方法，其特征在于，对所述存储阵列在进行数据读取时，对选中的目标存储单元对应的选择栅字线WLn施加大于选择管开启电压的正电压Vpwr；对选中的目标存储单元相邻且选择管共接的另一个存储单元的存储栅字线WLSna或存储栅字线WLSnb施加负电压Vneg1，且电压Vneg1低于所述另一个存储单元的阈值电压Vte；对选中的目标存储单元对应的位线BLn施加正电压Vpos1；对所述存储阵列中的其余端均接地Vgnd。
9.如权利要求5所述的分栅存储器阵列的操作方法，其特征在于，在对所述存储阵列进行数据的擦除、写入以及读取时，对所述阱区施加对应的不同电压值。
10.如权利要求9所述的分栅存储器阵列的操作方法，其特征在于，当对选中的目标存储单元进行擦除操作时，对所述阱区施加的电压为正电压Vpos；当对选中的目标存储单元进行写入操作时，对所述阱区施加的电压为负电压Vneg；当对选中的目标存储单元进行读取操作时，对所述阱区进行接地Vgnd。
CN202310073867.9A 2023-01-16 2023-01-16 分栅存储器阵列及其操作方法 Pending CN116884458A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310073867.9A CN116884458A (zh) 2023-01-16 2023-01-16 分栅存储器阵列及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310073867.9A CN116884458A (zh) 2023-01-16 2023-01-16 分栅存储器阵列及其操作方法

Publications (1)

Publication Number Publication Date
CN116884458A true CN116884458A (zh) 2023-10-13

Family

ID=88264936

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310073867.9A Pending CN116884458A (zh) 2023-01-16 2023-01-16 分栅存储器阵列及其操作方法

Country Status (1)

Country Link
CN (1) CN116884458A (zh)

Similar Documents

Publication Publication Date Title
US6731544B2 (en) Method and apparatus for multiple byte or page mode programming of a flash memory array
US5457652A (en) Low voltage EEPROM
US6747899B2 (en) Method and apparatus for multiple byte or page mode programming of a flash memory array
US7738304B2 (en) Multiple use memory chip
US6771544B2 (en) EEPROM writing method
US6330189B1 (en) Nonvolatile semiconductor memory device
CN109427802B (zh) 包含存储器块之间的共享选择栅极连接件的3d存储器装置
JP4562602B2 (ja) メモリーセル及び関連操作方法
US5790456A (en) Multiple bits-per-cell flash EEPROM memory cells with wide program and erase Vt window
US20050041476A1 (en) Nonvolatile semiconductor memory
JP4338656B2 (ja) 半導体記憶装置の書き込み方法
US5784325A (en) Semiconductor nonvolatile memory device
CN1484250A (zh) 具有稳定源线不考虑位线耦合及加载效应的快闪存储设备
JP7129312B2 (ja) 不揮発性メモリ装置
EP2779173B1 (en) 2T AND flash memory array
US6363014B1 (en) Low column leakage NOR flash array-single cell implementation
JP4902196B2 (ja) 不揮発性半導体記憶装置
CN113160866A (zh) 非易失性存储器与其操作方法
US10984865B2 (en) Three-dimensional non-volatile memory device and method of manufacturing the same
US7312495B2 (en) Split gate multi-bit memory cell
CN114023364A (zh) 分栅存储器阵列结构及操作方法
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR101405405B1 (ko) 더미 셀들을 갖는 불휘발성 반도체 메모리 장치 및 더미셀들의 문턱전압 조절방법
CN116884458A (zh) 分栅存储器阵列及其操作方法
CN116825165A (zh) 分栅存储器阵列及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination