CN116880658A - 一种低功耗PCIe Retimer芯片及其设计方法 - Google Patents

Abstract

本发明提供一种低功耗PCIe Retimer芯片及其设计方法，所述设计方法包括：S1，在PCIe Retimer芯片中集成MCU、Serdes接口电源和时钟电源；Serdes接口电源独立为每个Serdes接口的供电，时钟电源独立为对应的时钟供电；S2，PCIe Retimer芯片的所有通道分配为m个端口；MCU通过监测每个端口的连接状态和空闲状态来独立控制每个端口和时钟的通断。本发明通过监测PCIe Retimer芯片中每个端口的连接状态和空闲状态，并以此对每个端口和时钟的通断进行独立控制，使得每个端口随连接状态和空闲状态动态供电，从而实现PCIe Retimer芯片的动态低功耗运行。

Description

一种低功耗PCIe Retimer芯片及其设计方法

技术领域

本发明涉及芯片设计技术领域，具体而言，涉及一种低功耗PCIe Retimer芯片及其设计方法。

背景技术

人工智能、云计算、大数据的快速发展，推动数据中心设备(服务器、存储阵列、交换机等)对数据传输的速度越来越高，PCIe(peripheral component interconnectexpress，PCI-Express)协议由PCIe 3.0发展到PCIe4.0，传输速率从8GT/s提升到16GT/s，再到PCIe 5.0，传输速率将进一步提升到32GT/s。PCIe信号随着传输速率快速提升，PCIe信号损耗问题愈发严重，链路走线长度、连接器数量相同条件下，链路的插损从PCIe3.0时代的22dB增加到PCIe4.0时代的28dB，进一步增长到PCIe5.0时代的36dB。

低损耗PCB板、Redriver芯片(转发驱动芯片)或Retimer芯片(重定时芯片)是解决PCIe信号链路插损问题，提高信号稳定性和完整度的三种主要方式；Retimer芯片你成为解决信号衰减最具性价比的方案。相比低损耗的高速PCB板材成本，Retimer芯片成本较低；相对Redriver芯片，Retimer芯片使用内部的时钟恢复电路，重新定时输入信号以消除时钟偏移和抖动，并校正信号的相位和时间偏差，其信号恢复能力更强，数据传输距离更远，能够有效的恢复原始数据，并且能够服务器中实现远距离的硬件高速通信，有助于实现AI计算领域的大规模数据传输。

PCIe5.0Serdes接口(SERializer/DESerializer，串行器/解串器)速率达到32Gbps，PCIe5.0Retimer芯片是一种数字和模拟信号的混合器件，使用内部的时钟恢复电路，重新定时输入信号以消除时钟偏移和抖动，并校正信号的相位和时间偏差；延长PCIe信号的传输距离并提高信号质量，改善PCIe5.0 32Gbps高速信号远距离传输，信号时序不齐、损耗大、完整性差等问题。

如图1所示的X16带宽的PCIe5.0Retimer芯片，上行端口包括16通道32GbpsSerdes接口，下行端口包括16通道32Gbps Serdes接口，合计32通道32Gbps Serdes接口；单通道32Gbps Serdes接口功耗约300mW，32通道32Gbps Serdes接口功耗约9.6W；该PCIe5.0Retimer芯片内部还包括温度传感器、PLL锁相环、电源和时钟等模块，整体功耗预计15W左右。

如下几类场景，X16带宽的PCIe5.0Retimer芯片即使未充分使用X16带宽，但芯片整体功耗较高：

如图2所示的场景一：X16带宽的PCIe5.0Retimer芯片的上行通道和下行通道各分配成2个X8端口，实际只使用1个X8端口，另外1个X8端口即使未使用，如上行通道的一个X8端口经RC接口(Root Complex，根复合体接口)连接有上行处理器SOC，下行通道的一个X8端口连接一个终端设备(如一个网卡，Network Interface Card，NIC卡)，但X16带宽的PCIe5.0Retimer芯片的32通道Serdes接口都有供电，因此X16带宽的PCIe5.0Retimer芯片整体功耗较高。

如图3所示的场景二：X16带宽的PCIe5.0Retimer芯片的上行通道和下行通道各分配成4个X4端口，上行通道的4个X4端口均经连接RC接口连接有上行处理器SOC，下行通道的4个X4端口接4个EP设备(End Point，终端设备)，如2张网卡和2个NVMe SSD盘(Nonvolatilememory express Solid State Disk)；某一时段可能只使用一个EP设备，例如一个NVMeSSD盘；其他3个EP设备处于空闲状态，但X16带宽的PCIe5.0Retimer芯片的32通道Serdes接口都有供电，因此X16带宽的PCIe5.0Retimer芯片整体功耗较高。

发明内容

本发明旨在提供一种低功耗PCIe Retimer芯片及其设计方法，以解决PCIeRetimer芯片功耗较高的问题。

本发明提供的一种低功耗PCIe Retimer芯片设计方法，包括：

S1，在PCIe Retimer芯片中集成MCU以及与MCU连接的Serdes接口电源和时钟电源；所述Serdes接口电源独立为每个Serdes接口的供电；所述时钟电源独立为每个Serdes接口对应的时钟供电；每个Serdes接口为一个通道；

S2，PCIe Retimer芯片的所有通道分配为m个端口；MCU通过监测每个端口的连接状态和空闲状态来独立控制每个端口和对应时钟的通断。

进一步的，步骤S2包括如下子步骤：

S21，PCIe Retimer芯片上电；

S22，将PCIe Retimer芯片的所有通道分配为m个端口，PCIe Retimer芯片通过各端口与RC接口和EP设备进行初始化协商，完成PCIe连接；

S23，MCU监测每个端口的连接状态：

若端口的连接状态为连接失败或未连接，则MCU控制Serdes接口电源关断该端口中Serdes接口的供电；

若端口的连接状态为正常连接，则判断该端口是否为空闲状态：若该端口不是空闲状态，则MCU控制时钟电源打开该端口中Serdes接口对应时钟的供电；若该端口为空闲状态，则MCU控制时钟电源关断该端口中Serdes接口对应时钟的供电。

进一步的，根据端口中通道连通数量判断端口的连接状态。

进一步的，所述根据端口中通道连通数量判断端口的连接状态的方法为：

若端口中通道连通数量为0，则表示该端口的连接状态为连接失败或未连接；

若端口中通道连通数量≥1，则表示该端口的连接状态为正常连接。

进一步的，根据端口的发送端数据缓存空闲容量占比判断该端口的空闲状态。

进一步的，所述根据端口的发送端数据缓存空闲容量占比判断该端口的空闲状态的方法为：

若该端口的发送端数据缓存空闲容量占比＞50％，则该端口不是空闲状态；

若该端口的发送端数据缓存空闲容量占比≤50％，则该端口为空闲状态。

本发明还提供一种低功耗PCIe Retimer芯片，所述PCIe Retimer芯片为采用上述的低功耗PCIe Retimer芯片设计方法设计的低功耗PCIe Retimer芯片。

综上所述，由于采用了上述技术方案，本发明的有益效果是：

本发明通过监测PCIe Retimer芯片中每个端口的连接状态和空闲状态，并以此对每个端口和时钟的通断进行独立控制，使得PCIe Retimer芯片中每个端口随连接状态和空闲状态动态供电，从而实现PCIe Retimer芯片的动态低功耗运行。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为X16带宽的PCIe5.0Retimer芯片的结构示意图。

图2为X16带宽的PCIe5.0Retimer芯片的端口分配成2个X8端口的应用场景示意图。

图3为X16带宽的PCIe5.0Retimer芯片的端口分配成4个X4端口的应用场景示意图。

图4为本发明实施例中低功耗PCIe Retimer芯片的结构示意图。

图5为本发明实施例中低功耗PCIe Retimer芯片的电源门控节能模式和时钟门控节能模式的流程图。

图6为本发明实施例中低功耗PCIe Retimer芯片的时钟门控节能模式的效果示意图。

图7为本发明实施例中低功耗PCIe Retimer芯片的电源门控节能模式的效果示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

实施例

设计原理：我们发现只要PCIe Retimer芯片上电并有至少一个端口连接的EP设备在工作，那么无论PCIe Retimer芯片中的其他端口处于何种状态都有供电，从而导致PCIeRetimer芯片功耗较高，因此，可以通过区分PCIe Retimer芯片中各端口的状态来对每个端口单独进行电源控制，例如正常连接且不空闲的端口正常供电，正常连接且空闲的端口进行时钟门控节能模式，连接失败或未连接的端口进行电源门控节能模式，从而实现PCIeRetimer芯片正常工作与低功耗运行的平衡。

基于上述设计原理，本实施例提出一种低功耗PCIe Retimer芯片设计方法，包括：

S1，如图4所示，在PCIe Retimer芯片中集成MCU以及与MCU连接的Serdes接口电源和时钟电源；所述Serdes接口电源独立为每个Serdes接口的供电；所述时钟电源独立为每个Serdes接口对应的时钟供电；每个Serdes接口为一个通道，每个通道有一个发送端(TX)和一个接收端(RX)；

S2，PCIe Retimer芯片的所有通道分配为m个端口；MCU通过监测每个端口的连接状态和空闲状态来独立控制每个端口和对应时钟的通断。具体包括如下子步骤：

S21，PCIe Retimer芯片上电；

S22，将PCIe Retimer芯片的所有通道分配为m个端口，PCIe Retimer芯片通过各端口与RC接口和EP设备进行初始化协商，完成PCIe连接；具体地：所述m个端口包括上行端口(Upstream Port)和下行端口(Downstream Port)；其中，PCIe Retimer芯片通过上行端口与RC接口进行初始化协商，并通过下行端口与各EP设备进行初始化协商，完成RC接口→PCIe Retimer芯片→EP设备的PCIe连接；

S23，MCU监测每个端口的连接状态，若端口中通道连通数量为0，则表示该端口的连接状态为连接失败或未连接；若端口中通道连通数量≥1，则表示该端口的连接状态为正常连接：

若端口的连接状态为连接失败或未连接，则采用电源门控节能模式，即MCU控制Serdes接口电源关断该端口中Serdes接口的供电；

若端口的连接状态为正常连接，则根据该端口的发送端数据缓存空闲容量占比判断该端口是否为空闲状态：若该端口不是空闲状态(该端口的发送端数据缓存空闲容量占比＞50％)，则MCU控制时钟电源打开该端口中Serdes接口对应时钟的供电；若该端口为空闲状态(若该端口的发送端数据缓存空闲容量占比≤50％)，则采用时钟门控节能模式，即MCU控制时钟电源关断该端口中Serdes接口对应时钟的供电。

一个示例中，假设X16带宽的PCIe Retimer芯片被分配为8个端口，每个端口包含X2带宽的通道，即每个端口包括两个Serdes接口。端口数量为m＝7，端口序号为n＝1,2,…,7，如图6所示，MCU进行低功耗控制的过程如下：

1)MCU从端口[0]开始例测，如果端口[0]中的通道连通数量＝0；说明端口[0]连接失败或者端口[0]无对应设备，即未链接；MCU关断端口[0]中Serdes接口的供电，降低对应Serdes接口的静态功耗。

2)如果端口[0]中的通道连通数量≥1，说明端口[0]有设备连接正常；MCU例测端口[0]中通道的发送端的缓存状态，当前发送端的缓存区域是否有待发送数据，如果有待发送数据；进一步检测发送端数据缓存空闲容量占比，如果发送端数据缓存空闲容量占比＞50％，MCU控制时钟电源关断该端口中Serdes接口对应时钟的供电，降低对应端口的功耗；如果发送端数据缓存空闲容量占比≤50％，MCU控制时钟电源打开该端口中Serdes接口对应时钟的供电，该端口[0]中通道的发送端正常发送缓存区域内的待发送数据，保证PCIe链路正常业务传输。

3)MCU例测完端口[0]，继续例测端口[1]、端口[2]…端口[7]，周而复始。根据不同端口的连接状态和业务繁忙进行动态控制，在正常工作和低功耗运行中调整。

应用效果展示：

(1)时钟门控节能模式的价值：PCIe5.0信号单路32Gbps Serdes接口工作状态动态功耗约300mW；关断对应的时钟信号，信息不丢失，休眠状态单路32Gbps Serdes接口漏电功耗只有20mW左右；打开相应的时钟，唤醒工作无延迟。

(2)电源门控节能模式的价值：PCIe5.0信号单路32Gbps Serdes接口工作状态动态功耗约300mW；关断对应的Serdes接口电源后，休眠状态32Gbps Serdes接口的漏电功耗约10mW左右；但电源门控缺点在于电源关闭之后信息会丢失，所以重新工作的时候，需要一段时间来准备，需要重新给电源网络供电，重新启动时钟，重新配置模块，从而增大延时。因此设置电源门控要关注延时，一般用于较长时间未上电或者不工作的场景。例如X16带宽的PCIe Retimer芯片实际只使用了2个X4端口，未使用的X8端口对应的Serdes接口可以关断对应的电源，进入深度低功耗模式实现低功耗运行。

(3)以X16带宽的PCIe5.0Retimer芯片举例，不同应用场景下，动态调节功耗的收益如表1所示。

表1：

如表1所示，X16带宽的PCIe Retimer芯片上电后运行中32Gbps Serdes接口的功耗降幅达到46％～71％，节能效果明显。

需要说明的是，PCIe Switch、以太网Switch、以太网接口芯片、光纤通道接口芯片、SAS接口芯片等复杂的交换或接口芯片，都可以实时监控链路状态以及业务繁忙或空闲，通过电源门控和时钟门控动态低功耗运行，达到节能降功耗的目的。

基于上述的一种低功耗PCIe Retimer芯片设计方法，设计了一种低功耗PCIeRetimer芯片，包括Retimer控制器以及与Retimer控制器连接的32对Serdes接口和时钟(时钟接收端CLK RX和时钟发送端CLK TX)；如图4所示，还包括与Retimer控制器连接的MCU以及与MCU连接的Serdes接口电源和时钟电源；所述Serdes接口电源独立为每个Serdes接口的供电；所述时钟电源独立为每个Serdes接口对应的时钟供电。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (7)

1.一种低功耗PCIe Retimer芯片设计方法，其特征在于，包括：

S1，在PCIe Retimer芯片中集成MCU以及与MCU连接的Serdes接口电源和时钟电源；所述Serdes接口电源独立为每个Serdes接口的供电；所述时钟电源独立为每个Serdes接口对应的时钟供电；每个Serdes接口为一个通道；

S2，PCIe Retimer芯片的所有通道分配为m个端口；MCU通过监测每个端口的连接状态和空闲状态来独立控制每个端口和对应时钟的通断。

2.根据权利要求1所述的低功耗PCIe Retimer芯片设计方法，其特征在于，步骤S2包括如下子步骤：

S21，PCIe Retimer芯片上电；

S22，将PCIe Retimer芯片的所有通道分配为m个端口，PCIe Retimer芯片通过各端口与RC接口和EP设备进行初始化协商，完成PCIe连接；

S23，MCU监测每个端口的连接状态：

若端口的连接状态为连接失败或未连接，则MCU控制Serdes接口电源关断该端口中Serdes接口的供电；

若端口的连接状态为正常连接，则判断该端口是否为空闲状态：若该端口不是空闲状态，则MCU控制时钟电源打开该端口中Serdes接口对应时钟的供电；若该端口为空闲状态，则MCU控制时钟电源关断该端口中Serdes接口对应时钟的供电。

3.根据权利要求2所述的低功耗PCIe Retimer芯片设计方法，其特征在于，根据端口中通道连通数量判断端口的连接状态。

4.根据权利要求3所述的低功耗PCIe Retimer芯片设计方法，其特征在于，所述根据端口中通道连通数量判断端口的连接状态的方法为：

若端口中通道连通数量为0，则表示该端口的连接状态为连接失败或未连接；

若端口中通道连通数量≥1，则表示该端口的连接状态为正常连接。

5.根据权利要求2所述的低功耗PCIe Retimer芯片设计方法，其特征在于，根据端口的发送端数据缓存空闲容量占比判断该端口的空闲状态。

6.根据权利要求5所述的低功耗PCIe Retimer芯片设计方法，其特征在于，所述根据端口的发送端数据缓存空闲容量占比判断该端口的空闲状态的方法为：

若该端口的发送端数据缓存空闲容量占比＞50％，则该端口不是空闲状态；

若该端口的发送端数据缓存空闲容量占比≤50％，则该端口为空闲状态。

7.一种低功耗PCIe Retimer芯片，其特征在于，所述PCIe Retimer芯片为采用如权利要求1～6任一项所述的低功耗PCIe Retimer芯片设计方法设计的低功耗PCIe Retimer芯片。