CN116864507A - 显示基板 - Google Patents

显示基板 Download PDF

Info

Publication number
CN116864507A
CN116864507A CN202210307455.2A CN202210307455A CN116864507A CN 116864507 A CN116864507 A CN 116864507A CN 202210307455 A CN202210307455 A CN 202210307455A CN 116864507 A CN116864507 A CN 116864507A
Authority
CN
China
Prior art keywords
substrate
display
orthographic projection
dam
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210307455.2A
Other languages
English (en)
Inventor
代俊秀
周洋
白露
屈忆
刘松
张波
吴董杰
张锴
胡明
胡文博
王刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202210307455.2A priority Critical patent/CN116864507A/zh
Priority to PCT/CN2023/083379 priority patent/WO2023179713A1/zh
Publication of CN116864507A publication Critical patent/CN116864507A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板，该显示基板具有显示区域以及至少部分围绕显示区域的周边区域，且包括衬底基板、第一阻隔坝、第一电源信号线和裂纹检测电路；第一阻隔坝设置在衬底基板上且设置在周边区域，并至少部分围绕显示区域；第一电源信号线设置在衬底基板与第一阻隔坝之间，且至少在周边区域延伸，第一电源信号线的远离显示区域的至少部分边界在衬底基板上的正投影位于第一阻隔坝在衬底基板上的正投影内部；裂纹检测电路设置在衬底基板与第一阻隔坝之间，且设置在周边区域，并至少部分围绕显示区域，裂纹检测电路在衬底基板上的正投影与第一阻隔坝在衬底基板上的正投影至少部分重叠。该显示基板可以实现窄边框设计并具有较高的封装信赖性。

Description

显示基板
技术领域
本公开的实施例涉及一种显示基板。
背景技术
OLED(Organic Light Emitting Diode，有机发光二极管)显示装置具有自发光、对比度高、清晰度高、视角宽、功耗低、响应速度快、以及制造成本低等一系列优势，已经成为新一代显示装置的重点发展方向之一，因此受到越来越多的关注。目前，OLED显示装置正往窄边框、大屏化方向发展，以满足用户的需求。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板具有显示区域以及至少部分围绕所述显示区域的周边区域，且包括衬底基板、第一阻隔坝、第一电源信号线和裂纹检测电路，第一阻隔坝设置在所述衬底基板上且设置在所述周边区域，并至少部分围绕所述显示区域；第一电源信号线设置在所述衬底基板与所述第一阻隔坝之间，且至少在所述周边区域延伸，其中，所述第一电源信号线的远离所述显示区域的至少部分边界在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部；裂纹检测电路设置在所述衬底基板与所述第一阻隔坝之间，且设置在所述周边区域，并至少部分围绕所述显示区域，其中，所述裂纹检测电路在所述衬底基板上的正投影与所述第一阻隔坝在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路包括设置在所述衬底基板上的第一走线部分和设置在所述第一走线部分的远离所述衬底基板一侧的第二走线部分，所述第二走线部分通过过孔与所述第一走线部分电连接，所述第二走线部分在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，所述第二走线部分与所述第一电源信号线同层设置。
例如，本公开至少一实施例提供的显示基板中，所述第二走线部分设置在所述第一电源信号线的远离所述显示区域的一侧，所述第一走线部分设置在所述第二走线部分的远离所述显示区域的一侧。
例如，本公开至少一实施例提供的显示基板中，所述第一走线部分包括多条第一走线，所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线在所述衬底基板上的正投影内部，或者所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线中相邻的两条第一走线的间隔在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线中的一条第一走线在所述衬底基板上的正投影的中部，或者所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影在所述多条第一走线中相邻的两条第一走线的间隔在所述衬底基板上的正投影内部，且与所述相邻的两条第一走线中远离所述显示区域的第一走线在衬底基板上的正投影的距离大于等于3微米。
例如，本公开至少一实施例提供的显示基板中，所述显示区域包括多个子像素，所述多个子像素中的每个包括发光器件和驱动所述发光器件的像素驱动电路，所述像素驱动电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括设置在所述衬底基板上的栅极和设置在所述栅极的远离所述衬底基板一侧的源漏电极，所述存储电容包括设置在所述衬底基板上的第一电容电极和设置在所述第一电容电极的远离所述衬底基板一侧的第二电容电极，所述栅极和所述第一电容电极同层设置，所述第二电容电极与所述第一走线部分同层设置，所述源漏电极与所述第二走线部分同层设置。
例如，本公开至少一实施例提供的显示基板还包括裂纹阻隔坝，其中，所述裂纹阻隔坝设置在所述裂纹检测电路的远离所述显示区域的一侧。
例如，本公开至少一实施例提供的显示基板中，所述周边区包括无机层，所述裂纹阻隔坝包括设置在所述无机层中的凹槽。
例如，本公开至少一实施例提供的显示基板中，所述显示区域还包括设置在所述像素驱动电路的远离所述衬底基板一侧的平坦化层、设置在所述平坦化层的远离所述衬底基板一侧的像素界定层和设置在所述像素界定层的远离所述衬底基板一侧的隔垫物，所述第一阻隔坝与所述平坦化层、像素界定层和隔垫物中的至少一个同层设置。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路的远离所述显示区域的至少部分边界在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述第一电源信号线设置在所述裂纹检测电路的远离所述衬底基板的一侧。
例如，本公开至少一实施例提供的显示基板中，所述周边区域还包括至少一条辅助走线，所述第一电源信号线通过过孔与所述至少一条辅助走线电连接，以与所述至少一条辅助走线并联。
例如，本公开至少一实施例提供的显示基板中，所述显示区域包括多个子像素，所述多个子像素中的每个包括发光器件和驱动所述发光器件的像素驱动电路，所述像素驱动电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括设置在所述衬底基板上的栅极和设置在所述栅极的远离所述衬底基板一侧的源漏电极，所述存储电容包括设置在所述衬底基板上的第一电容电极和设置在所述第一电容电极的远离所述衬底基板一侧的第二电容电极，所述栅极和所述第一电容电极同层设置，所述第二电容电极与所述至少一条辅助走线同层设置，所述源漏电极与所述第一电源信号线同层设置。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路与所述至少一条辅助走线同层设置。
例如，本公开至少一实施例提供的显示基板中，所述薄膜晶体管还包括有源层，所述有源层设置在所述栅极的靠近所述衬底基板的一侧，所述显示区域还包括遮光图案，所述遮光图案设置在所述有源层和所述衬底基板之间，所述有源层在所述衬底基板上的正投影与所述遮光图案在所述衬底基板上的正投影至少部分重叠。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路与所述遮光图案同层设置。
例如，本公开至少一实施例提供的显示基板中，所述裂纹检测电路在所述衬底基板上的正投影与所述至少一条辅助走线在所述衬底基板上的正投影至少部分交叠。
例如，本公开至少一实施例提供的显示基板还包括：裂纹阻隔坝，设置在所述周边区域且设置在所述第一阻隔坝的靠近所述显示区域的一侧，至少部分围绕所述显示区域，所述裂纹阻隔坝在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述裂纹阻隔坝与所述栅极和第二电容电极中的至少一个同层设置。
例如，本公开至少一实施例提供的显示基板中，在所述裂纹阻隔坝的延伸方向上，所述裂纹阻隔坝包括间隔设置的多个子裂纹阻隔坝。
例如，本公开至少一实施例提供的显示基板中，在所述裂纹阻隔坝的延伸方向上，所述多个子裂纹阻隔坝中每个子裂纹阻隔坝的长度小于50毫米。
例如，本公开至少一实施例提供的显示基板还包括：第二阻隔坝，设置在所述第一阻隔坝的靠近所述显示区域的一侧，且设置在所述裂纹阻隔坝的远离所述衬底基板的一侧，其中，所述裂纹阻隔坝在所述衬底基板上的正投影与所述第二阻隔坝在所述衬底基板上的正投影至少部分交叠。
例如，本公开至少一实施例提供的显示基板中，所述第一电源信号线配置为向所述显示区域提供第一电源信号，所述显示基板还包括第二电源信号线，所述第二电源信号线配置为向所述显示区域提供第二电源信号，所述第二电源信号的电位高于所述第一电源信号的电位。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为一种显示基板的周边区域的电路和结构的排布示意图；
图2为本公开至少一实施例提供的显示基板的平面示意图；
图3为图2中的显示基板在虚线框区域的放大示意图；
图4为图3中的显示基板沿A-A线的截面示意图；
图5A为本公开至少一实施例提供的显示基板的显示区域的一个子像素的部分截面示意图；
图5B为本公开至少一实施例提供的显示基板的显示区域的一个子像素的另一部分截面示意图；
图6A为图2中的显示基板在虚线框区域的另一放大示意图；
图6B为图6A中的显示基板沿B-B线的截面示意图；
图7A为图2中的显示基板在虚线框区域的再一放大示意图；
图7B为图7A中的显示基板沿D-D线的截面示意图；
图8A为图2中的显示基板在虚线框区域的再另一放大示意图；
图8B为图8A中的显示基板沿E-E线的截面示意图；
图9为一种显示基板中封装层在第一走线旁断裂的扫描电镜示意图；
图10为本公开至少一实施例提供的另一显示基板的平面示意图；
图11为图10中的显示基板沿C-C线的截面示意图；
图12为图10中的显示基板沿C-C线的另一截面示意图；
图13为本公开至少一实施例提供的显示基板的显示区域的一个子像素的另一部分截面示意图；
图14为图10中的显示基板沿C-C线的再一截面示意图；
图15为图10中的显示基板在虚线框区域的放大示意图；
图16为图10中的显示基板沿C-C线的再另一截面示意图；以及
图17为本公开至少一实施例提供的显示基板的周边区域的电路和结构的排布示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示面板中，如何进一步缩窄边框，并在窄边框下保证显示面板的封装信赖性，是本领域技术人员的共同努力方向。
在显示面板中，通常设置裂纹检查电路(Panel Crack Detection，PCD)以检测显示面板是否存在裂纹。裂纹检查电路中的电路图案需要保护层保护，常见的有两种保护层，一种是有机保护层，另一种是无机保护层。在使用有机保护层的情况下，有机保护层上通常还需要覆盖无机层，以免有机保护层出现吸水膨胀等不良现象。但是，在实际工艺中，由于工艺波动，常存在无机层厚度不足的情况，在有狭缝的位置，无机层容易发生断裂，导致有机保护层被暴露出来，进而引发吸水膨胀，封装失效。在使用无机保护层的情况下，需要增加沉积无机材料以无机保护层的制备过步骤，也即多一道制备工序，会降低产能。
另外，在进行窄边框设计时，例如，图1示出了一种显示基板的边框，即围绕显示区域的非显示区域的结构排布示意图。如图1所示，在一些窄边框显示基板中，非显示区域设置有边缘切割区域A、裂纹阻挡区域B、电源走线区域C、电路设置区域D以及与连接区域E。
边缘切割区域A是为通过切割母版形成单个显示基板的切割操作预留的区域，该区域的宽度通常为约110微米；裂纹阻挡区域B设置有裂纹阻挡结构以及裂纹检查电路，以应对通过切割形成单个显示基板时的切割操作可能造成的显示基板中形成裂纹，该区域的宽度通常为约100微米；电源走线区域C例如为向显示区域中的多个子像素传输低电平电压信号的电源总线的设置区域，该区域的宽度通常为约150微米；电路设置区域D为向显示区域的多个子像素的像素驱动电路提供驱动信号的GOA(Gate on Array)驱动电路的设置区域，该区域的宽度通常为约350微米；连接区域E为周边区域的结构(例如走线和电路)与显示区域的结构(例如走线和电路)连接的区域，该区域的宽度通常为约90微米。
上述各个区域的宽度之和即为显示基板的边框宽度，为约850微米，该宽度基本是在实现各个区域的电路以及功能结构的基本功能的基础上通过精密设计所达到的最窄宽度，该宽度难以进一步降低，因此对技术人员进一步缩窄边框提出的更大的挑战。
本公开至少一实施例提供一种显示基板，使该显示基板具有显示区域以及至少部分围绕显示区域的周边区域，且包括衬底基板、第一阻隔坝、第一电源信号线和裂纹检测电路，第一阻隔坝设置在衬底基板上且设置在周边区域，并至少部分围绕显示区域；第一电源信号线设置在衬底基板与第一阻隔坝之间，且至少在周边区域延伸，第一电源信号线的远离显示区域的至少部分边界在衬底基板上的正投影位于第一阻隔坝在衬底基板上的正投影内部；裂纹检测电路设置在衬底基板与第一阻隔坝之间，且设置在周边区域，并至少部分围绕显示区域，裂纹检测电路在衬底基板上的正投影与第一阻隔坝在衬底基板上的正投影至少部分重叠。
在本公开实施例提供的上述显示基板中，通过设计裂纹检查电路与其附近的第一电源信号线、第一阻隔坝的位置关系，可以进一步缩窄系显示基板的边框，例如将边框缩小至720微米以下，例如可以实现600微米或者650微米的极窄边框设计；并且，第一阻隔坝在实现阻隔作用的同时，还可以实现对裂纹检查电路的保护作用，并利于后续封装工艺的进行，提高封装信赖性。
下面通过几个具体的实施例对本公开的显示基板进行说明。
本公开至少一实施例提供一种显示基板，图2示出了该显示基板的平面示意图，图3示出了图2中的显示基板在虚线框区域的放大示意图，图4示出了图3中的显示基板沿A-A线的截面示意图。如图2-图4所示，该显示基板具有显示区域AA以及至少部分围绕显示区域AA的周边区域NA，且包括衬底基板110、第一阻隔坝D1、第一电源信号线VSS和裂纹检测电路PCD。
第一阻隔坝D1设置在衬底基板110上且设置在周边区域NA，并至少部分围绕显示区域AA，例如在显示区域AA的四周围绕显示区域AA，以阻挡例如显示区域AA中形成(例如喷墨打印)的材料流入到周边区域NA中。第一电源信号线VSS设置在衬底基板110与第一阻隔坝D1之间，且至少在周边区域NA延伸，例如在一些实施例中从显示区域AA延伸至周边区域NA。第一电源信号线VSS的远离显示区域AA的至少部分边界B2在衬底基板110上的正投影位于第一阻隔坝D1在衬底基板110上的正投影内部。由此，第一阻隔坝D1覆盖第一电源信号线VSS的远离显示区域AA的至少部分边界B2，以保护第一电源信号线VSS。
裂纹检测电路PCD设置在衬底基板110与第一阻隔坝D1之间，且设置在周边区域NA，并至少部分围绕显示区域AA，例如在显示区域AA的左侧、上侧和右侧围绕显示区域AA，通过裂纹检测电路PCD可以检测显示基板是否存在例如由于切割造成的断裂等不良现象。
裂纹检测电路PCD在衬底基板110上的正投影与第一阻隔坝D1在衬底基板110上的正投影至少部分重叠，从而第一阻隔坝D1还可以保护裂纹检测电路PCD的至少部分，不需要额外形成保护层来保护裂纹检测电路PCD，由此可以简化显示基板的制备工艺。另外，上述设置还可以缩短第一阻隔坝D1到切割线CL(参考图6A、图7A和图8A)的距离，以进一步缩窄边框。
例如，在一些实施例中，裂纹检测电路PCD包括设置在衬底基板110上的第一走线部分P1和设置在第一走线部分P1的远离衬底基板110一侧的第二走线部分P2，第二走线部分P2通过过孔V与第一走线部分P1电连接，第二走线部分P2在衬底基板110上的正投影位于第一阻隔坝D1在衬底基板110上的正投影内部。例如，第一阻隔坝D1可以直接设置在第二走线部分P2上方以与第二走线部分P2接触，实现保护作用。
本公开的实施例中，通过将裂纹检测电路PCD设置为包括电连接的且位于不同导电层的第一走线部分P1和第二走线部分P2，可以防止较长的走线(长程走线)出现静电干扰等不良现象，从而达到防静电的技术效果。
例如，在一些实施例中，第二走线部分P2与第一电源信号线VSS同层设置，以简化显示基板的制备工艺。
需要注意的是，在本公开的实施例中，“同层设置”为两个功能层或结构层在显示基板的层级结构中同层且同材料形成，即在制备工艺中，该两个功能层或结构层可以由同一个材料层形成，且可以通过同一构图工艺形成所需要的图案和结构。
例如，在一些实施例中，第二走线部分P2设置在第一电源信号线VSS的远离显示区域AA的一侧，第一走线部分P1设置在第二走线部分P2的远离显示区域AA的一侧。也即，第一走线部分P1、第二走线部分P2和第一电源信号线VSS在靠近显示基板AA的方向依次排布。
例如，在一些实施例中，第一走线部分P1包括多条第一走线111(即在显示基板一侧并列排布的第一走线的数量)，例如两条-六条第一走线111，第二走线部分P2包括至少一条第二走线112(即在显示基板一侧并列排布的第二走线的数量)，例如一条-三条第二走线112。本公开的实施例对此不做具体限定。
例如，第一阻隔坝D1的远离显示区域AA的边界B1在衬底基板110上的正投影位于多条第一走线111在衬底基板上的正投影内部，也即第一阻隔坝D1的远离显示区域AA的边界B1位于多条第一走线111中任一的正上方；或者，在另一些实施例中，第一阻隔坝D1的远离显示区域AA的边界B1在衬底基板110上的正投影位于多条第一走线111中相邻的两条第一走线111的间隔在衬底基板110上的正投影内部，也即第一阻隔坝D1的远离显示区域AA的边界B1位于多条第一走线111的间隔的正上方。
例如，在一些实施例中，第一阻隔坝D1的远离显示区域AA的边界B1在衬底基板110上的正投影位于多条第一走线111中的一条第一走线111在衬底基板110上的正投影的中部，如图6A所示，第一阻隔坝D1的远离显示区域AA的边界B1位于一条第一走线111的中间部位的正方向；或者，在另一些实施例中，如图3所示，第一阻隔坝D1的远离显示区域AA的边界B1在衬底基板110上的正投影在多条第一走线111中相邻的两条第一走线111的间隔在衬底基板110上的正投影内部，且与相邻的两条第一走线111中远离显示区域AA的第一走线111在衬底基板110上的正投影的距离L1大于等于3微米，以与第一走线111具有足够的间隔。
例如，图7A也示出了第一阻隔坝D1的远离显示区域AA的边界B1在衬底基板110上的正投影在多条第一走线111中相邻的两条第一走线111的间隔在衬底基板110上的正投影内部，且与相邻的两条第一走线111中远离显示区域AA的第一走线111在衬底基板110上的正投影的距离L1大于等于3微米的一种情况，图7B为图7A中的显示基板沿D-D线的截面示意图。
通过上述设置，可以避免第一阻隔坝D1上方形成的无机封装层在第一走线111的边界位置断裂，例如，当第一阻隔坝D1的远离显示区域AA的边界B1与在衬底基板110上的正投影在多条第一走线111中相邻的两条第一走线111的间隔在衬底基板110上的正投影内部，且与相邻的两条第一走线111中远离显示区域AA的第一走线111在衬底基板110上的正投影的距离L1较近，例如小于3微米时，如图9所示，第一阻隔坝D1上方形成的第一无机封装层1051(稍后详细介绍)容易在第一走线111旁发生断裂，因此影响显示基板的封装效果。通过本公开实施例的上述设置，可以充分避免第一无机封装层1051出现断裂的风险，提高显示基板的封装效果。
例如，在一些实施例中，如图2所示，裂纹检测电路PCD可以包括采用两种原理检测显示基板是否发生断裂的电路，也即亮线检测电路PCD1和电阻检测电路PCD2。亮线检测电路PCD1可以通过亮线检测数据线PD连接至一些子像素，并通过检测子像素是否可以被点亮来检测亮线检测电路PCD1是否发生断路，进而推断显示基板是否发生断裂。电阻检测电路PCD2例如包括两个端部，通过检测电路检测电阻检测电路PCD2的电阻高低来判断电阻检测电路PCD2是否发生断路，进而推断显示基板是否发生断裂。例如，亮线检测电路PCD1和电阻检测电路PCD2可以连接至电路板FPC，并通过电路板FPC控制检测过程。
例如，在一些实施例中，如图2所示，显示区域AA包括多个子像素S，多个子像素S中的每个包括发光器件EN和驱动发光器件EM的像素驱动电路。像素驱动电路可以包括多个薄膜晶体管和存储电容，例如可以形成为2T1C(即包括两个薄膜晶体管和一个存储电容)、7T1C(即包括七个薄膜晶体管和一个存储电容)、8T2C(即包括八个薄膜晶体管和两个存储电容)等多种结构，本公开的实施例对像素驱动电路的具体形式不做限定。
例如，图5A示出了一个子像素S的部分截面示意图，如图5A所示，该像素驱动电路包括薄膜晶体管T和存储电容C。薄膜晶体管C包括设置在衬底基板110上的有源层1021、栅极1022和设置在栅极1022的远离衬底基板110一侧的源漏电极1023和1024。存储电容C包括设置在衬底基板110上的第一电容电极1031和设置在第一电容电极1031的远离衬底基板110一侧的第二电容电极1032，栅极1022和第一电容电极1031同层设置，第二电容电极1032与第一走线部分P1同层设置，源漏电极1023和1024、第一电源信号线VSS与第二走线部分P2同层设置。由此可以简化显示基板的制备工艺。
例如，发光器件EM包括第一电极层1041(例如阳极层)、发光材料层1042以及第二电极层1043(例如阴极层)。例如，第一电极层1041与像素驱动电路(例如薄膜晶体管T的源漏电极1023)电连接，第二电极层1043与第一电源信号线VSS电连接。在第一电极层1041和第二电极层1043施加的电压驱动下，发光材料层1042可以发光。
例如，图6A示出了图2中的显示基板在虚线框区域的另一平面示意图，图6B为图6A中的显示基板沿B-B线的截面示意图。如图6A和图6B所示，在一些实施例中，显示基板还可以包括裂纹阻隔坝D3，例如多个裂纹阻隔坝D3，图6A和图6B中示出五个裂纹阻挡坝作为示例，裂纹阻隔坝D3设置在裂纹检测电路PCD的远离显示区域AA的一侧，并至少部分围绕显示区域AA。裂纹阻隔坝D3可以阻挡裂纹形成以及扩展，例如阻挡切割显示基板时形成裂纹或者阻挡已经形成的裂纹扩展至显示区域AA，从而在周边区域NA起到保护显示基板的作用。
例如，在一些实施例中，周边区NA包括无机层IN，裂纹阻隔坝D3包括设置在无机层IN中的凹槽GV。由于裂纹多数受应力作用而产生于无机层，并沿着无机层扩散、蔓延，因此，对部分无机层进行刻蚀，例如形成多条无机凹槽，可以有效阻挡微裂纹向显示区域AA扩展。例如，无机层IN可以与第一栅绝缘层1014A、第二栅绝缘层1014B以及层间绝缘层1015中的至少一个(例如全部)同层设置。例如，裂纹阻隔坝D3上方覆盖有部分平坦化层1016，以保护裂纹阻隔坝D3。
需要注意的是，为示出简洁，图4、图6B以及之后的图7B和图8B中没有分别示出与第一栅绝缘层1014A、第二栅绝缘层1014B、层间绝缘层1015以及阻挡层1112、缓冲层1013、衬底基板110等结构，这些结构的叠层关系可以参见图5A和图5B。
例如，在一些实施例中，如图2所示，显示基板还可以包括第二电源走线VDD，第一电源信号线VSS配置为向显示区域AA提供第一电源信号，第二电源信号线VDD配置为向显示区域AA提供第二电源信号，第二电源信号的电位高于第一电源信号的电位，也即第二电源信号为高电平信号，第一电源信号为低电平信号。
例如，在一些实施例中，如图2所示，显示基板的周边区域NA还可以包括走线扇出区域F1/F2、弯折区B以及集成电路IC等。走线扇出区域F1/F2包括多条连接走线，以将显示区域AA的多条引出线(例如数据线)等连接至集成电路IC，弯折区B具有较好的柔性，以将集成电路IC以及电路板FPC等弯折至显示基板的非显示侧，从而实现窄边框设计。
例如，在一些实施例中，如图5A和图5B所示，显示区域还包括设置在像素驱动电路的远离衬底基板110一侧的平坦化层1016、设置在平坦化层1016的远离衬底基板110一侧的像素界定层1017和设置在像素界定层1017的远离衬底基板一侧的隔垫物1018。平坦化层1016可以起到平坦化像素驱动电路的作用。像素界定层1017包括多个子像素开口PO，多个子像素开口PO分贝暴露多个发光器件EM的第一电极层1041，以限定子像素的发光区域。隔垫物1018可以起到隔垫、支撑的作用，例如支撑在制备过程中可能采用的掩模板等器件。
例如，第一阻隔坝D1可以与平坦化层1016、像素界定层1017和隔垫物1018中的至少一个同层设置。例如，在一些实施例中，如图4所示，第一阻隔坝D1可以包括三个子层D11/D12/D13，该三个子层D11/D12/D13分别与平坦化层1016、像素界定层1017和隔垫物1018同层设置，以简化显示基板的制备工艺。
例如，在另一些实施例中，如图5B所示，显示基板还包括设置在像素驱动电路的远离衬底基板一侧的连接电极CEL，该连接电极CEL将像素驱动电路与第一电极层1041电连接，此时，连接电极CEL的远离衬底基板的一侧还设置有另一平坦化层1019。例如，第一阻隔坝D1可以与平坦化层1016、上述另一平坦化层1019、像素界定层1017和隔垫物1018中的至少一个同层设置。例如，在制备过程中，像素界定层1017和隔垫物1018可以采用灰色调掩模板通过同一构图工艺形成，以简化显示基板的制备工艺。例如，当平坦化层1016或者上述另一平坦化层需要在显示基板中形成具有不同厚度的部分时，也可以采用灰色调掩模板通过同一构图工艺形成不同厚度的部分。
例如，在一些实施例中，显示基板还包括第二阻隔坝D2，第二阻隔坝D2设置在第一阻隔坝D1的靠近显示区域AA的一侧，并且至少部分围绕显示区域AA。例如，第二阻隔坝D2也可以与平坦化层1016/1019、像素界定层1017和隔垫物1018中的至少一个同层设置。
例如，第一阻隔坝D1相对于衬底基板110的高度大于第二阻隔坝D2相对于衬底基板110的高度。例如，在一些实施例中，如图4所示，第二阻隔坝D2可以包括两个子层，该两个子层分别与平坦化层1016/1019、像素界定层1017和隔垫物1018中的两个同层设置，以简化显示基板的制备工艺。例如，第二阻隔坝D2包括两个子层D21和D22，子层D21与平坦化层1016或平坦化层1019同层设置，子层D22与像素界定层1017或隔垫物1018同层设置。第一阻隔坝D1和第二阻隔坝D2可以起到多重阻挡作用，以提高阻挡效果。
例如，在一些实施例中，裂纹检测电路PCD也可以只具有第一走线部分P1，此时，可以适当减少第一走线部分P1包括的第一走线111的条数(长度)，以避免发生静电干扰现象。例如，图8A示出了裂纹检测电路PCD只包括第一走线部分P1的情况，图8B为图8A中的显示基板沿E-E线的截面示意图。如图8A和图8B所示，裂纹检测电路PCD只包括第一走线部分P1，不包括第二走线部分P2，并且第一走线部分P1包括四条第一走线111，该四条第一走线111同样可以采用亮线检测和/或电阻检测等方式实现裂纹检测功能。该技术方案可以进一步缩短第一阻隔坝D1与切割线CL之间的距离，缩窄边框。
例如，如图5A和图5B所示，显示基板还可以包括设置在衬底基板110上的阻挡层1112和缓冲层1013，阻挡层1112和缓冲层1013可以防止衬底基板110中的杂质进入到显示基板110上的多个功能层中，从而起到保护作用。例如，阻挡层1112、缓冲层1013可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。
例如，如图5A和图5B所示，显示基板还可以包括设置在有源层1021的远离衬底基板110一侧的第一栅绝缘层1014A、设置在栅极1022和第一电容电极1031的远离衬底基板110一侧的第二栅绝缘层1014B以及设置在第二电容电极1032的远离衬底基板110一侧的层间绝缘层1015。例如，第一栅绝缘层1014A、第二栅绝缘层1014B、层间绝缘层1015可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。
例如，如图5A和图5B所示，显示基板还可以包括设置在发光器件EM的远离衬底基板110一侧的封装层EN，封装层EN可以为复合封装层，包括第一无机封装层1051、第一有机封装层1052和第二无机封装层1053。第一无机封装层1051和第二无机封装层1053可以采用氧化硅、氮化硅或者氮氧化硅等无机绝缘材料。第一有机封装层1052可以采用树脂、聚酰亚胺等有机绝缘材料。
例如，本公开的实施例中，衬底基板110可以采用聚酰亚胺等柔性基板，栅极1022可以采用铜(Cu)、铝(Al)、钛(Ti)、钼(Mo)等金属材料或者合金材料，例如形成为单层金属层结构或者多层金属层结构，例如钛/铝/钛等多层金属层结构。第一源漏电极1023和第一源漏电极1024可以采用铜(Cu)、铝(Al)、钛(Ti)、钼(Mo)等金属材料或者合金材料，例如形成为单层金属层结构或者多层金属层结构，例如钛/铝/钛等多层金属层结构。第一电极电极1031以及第二电极电极1032的材料包括铝、钛、钴、铜等金属或者合金材料。有源层1021可以采用多晶硅和金属氧化物等材料。
例如，平坦化层1016、像素界定层1017、隔垫物层1018以及封装层EN的第一有机封装层1052可以采用聚酰亚胺、树脂等有机绝缘材料。
例如，如图6B、图7B和图8B所示，在一些实施例中，发光器件EM的第二电机层1043可以整面形成在显示基板上，因此从显示区域延伸至周边区域NA，并且周边区域NA中还可以具有电极材料层1041A以及发光材料1042A，这些材料分别与发光器件EM的第一电极层1041和发光材料层1042同层设置。
例如，周边区域NA中还设置有栅扫描驱动电路GOA，栅扫描驱动电路GOA也包括薄膜晶体管和存储电容等结构，这些结构可以与显示区域AA中的像素驱动电路的薄膜晶体管T和存储电容C等结构同层设置。周边区域NA还可以包括一些走线W，这些走线W可以与连接电极CEL同层设置。
例如，显示基板还可以包括除上述结构以外的其他结构，具体可以参考相关技术，这里不再赘述。
另外，需要说明的是，本公开的实施例对各功能层的材料不做限定，且各功能层的材料并不局限于上述示例。在本公开的实施例中，各薄膜晶体管可以为P型薄膜晶体管或者N型薄膜晶体管，结构可以为底栅型、顶栅型或者双栅型，附图中示出的结构仅仅是示例性的，本公开的实施例对各薄膜晶体管的具体形式不做限定。
例如，图10示出了本公开至少一实施例提供的另一显示基板的平面示意图，其主要示出了裂纹检测电路PCD的排布，图11示出了图10中的显示面板沿C-C线的截面示意图。
如图10和图11所示，该显示基板具有显示区域AA以及至少部分围绕显示区域AA的周边区域NA，且包括衬底基板110、第一阻隔坝D1、第一电源信号线VSS和裂纹检测电路PCD。
第一阻隔坝D1设置在衬底基板110上且设置在周边区域NA，并至少部分围绕显示区域AA，以阻挡例如显示区域AA中形成的材料流入到周边区域NA中。第一电源信号线VSS设置在衬底基板110与第一阻隔坝D1之间，且至少在周边区域NA延伸，例如在一些实施例中从显示区域AA延伸至周边区域NA。第一电源信号线VSS的远离显示区域AA的至少部分边界B2在衬底基板110上的正投影位于第一阻隔坝D1在衬底基板110上的正投影内部。由此，第一阻隔坝D1覆盖第一电源信号线VSS的远离显示区域AA的至少部分边界B2。
裂纹检测电路PCD设置在衬底基板110与第一阻隔坝D1之间，且设置在周边区域NA，并至少部分围绕显示区域AA，通过裂纹检测电路PCD可以检测显示基板是否存在断裂等不良现象。裂纹检测电路PCD在衬底基板110上的正投影与第一阻隔坝D1在衬底基板110上的正投影至少部分重叠。
例如，在一些实施例中，裂纹检测电路PCD的远离显示区域AA的至少部分边界B3在衬底基板110上的正投影位于第一阻隔坝D1在衬底基板110上的正投影内部。也即，裂纹检测电路PCD的整体结构位于第一阻隔坝D1的远离显示区域AA的边界B1的靠近显示区域AA的一侧。
例如，在一些实施例中，如图11所示，裂纹检测电路PCD包括第一部分PCD3和第二部分PCD4，第一部分PCD3和第二部分PCD4可以首尾连接以形成一个检测电路，或者第一部分PCD3和第二部分PCD4也可以分别为两个检测电路。例如，第二部分PCD4位于第一部分PCD3的靠近显示区域AA的一侧。例如，第一部分PCD3在衬底基板110上的正投影位于第一阻隔坝D1在衬底基板110上的正投影内部。第二部分PCD4位于第一阻隔坝D1的靠近显示区域AA的一侧。
例如，在一些实施例中，裂纹检测电路PCD在衬底基板110上的正投影与第一电源信号线VSS在衬底基板110上的正投影至少部分重叠。由此，裂纹检测电路PCD与第一电源信号线VSS在衬底基板110上占据了基本相同的空间，以达到充分利用排布空间的效果，利于窄边框设计。
例如，在一些实施例中，第一电源信号线VSS设置在裂纹检测电路PCD的远离衬底基板110的一侧。
例如，如图10所示，显示区域AA包括多个子像素S，多个子像素S中的每个包括发光器件EN和驱动发光器件EM的像素驱动电路，参考图5A和图5B，显示区域AA包括多个子像素S，多个子像素S中的每个包括发光器件EM和驱动发光器件EM的像素驱动电路，像素驱动电路包括薄膜晶体管T和存储电容C，薄膜晶体管T包括设置在衬底基板110上的栅极1022和设置在栅极1022的远离衬底基板110一侧的源漏电极1023和1024。存储电容C包括设置在衬底基板110上的第一电容电极1031和设置在第一电容电极1031的远离衬底基板110一侧的第二电容电极1032，栅极1022和第一电容电极1031同层设置。对于发光器件EM和像素驱动电路的其他结构可以参照图5A、图5B及其描述，这里不再赘述。
例如，裂纹检测电路PCD与第二电容电极1032同层设置，第一电源信号线VSS与源漏电极1023和1024同层设置，以简化显示基板的制备工艺。
例如，在一些实施例中，如图5B所示，发光器件EM与像素驱动电路通过连接电极CEL电连接，如图11所示，显示基板还包括设置在第一电源信号线VSS远离衬底基板110一侧的走线SG以及与第一电极层1041同层的电极材料层1041A，走线SG例如与连接电极CEL同层设置，电极材料层1041A例如为形成第一电极层1041的同时形成在周边区域NA的材料层。
例如，在一些实施例中，如图12所示，周边区域NA还包括至少一条辅助走线AL，例如多条辅助走线AL(图中示出五条辅助走线AL作为示例)，第一电源信号线VSS通过过孔V2与至少一条辅助走线AL电连接，以与该至少一条辅助走线AL并联。通过将辅助走线AL与第一电源信号线VSS并联可以降低第一电源信号线VSS的电阻以及传输信号的压降，从而减小为不同位置的子像素提供的信号差异。
例如，在一些实施例中，辅助走线AL与裂纹检测电路PCD以及第二电容电极1032同层设置，以简化显示基板的制备工艺。
例如，在另一些实施例中，如图13所示，薄膜晶体管T还包括有源层1021，有源层1021设置在栅极1022的靠近衬底基板110的一侧，显示区域AA还包括遮光图案SH，遮光图案SH设置在有源层1021和衬底基板110之间，有源层1021在衬底基板110上的正投影与遮光图案SH在衬底基板110上的正投影至少部分重叠。由此，遮光图案SH可以为有源层1021遮光，防止光照射到有源层1021而影响薄膜晶体管T的正常工作。
例如，在上述实施例中，如图14所示，裂纹检测电路PCD可以与遮光图案SH同层设置，以简化显示基板的制备工艺。
例如，图14的实施例相对于图12的实施例可以多设置两条辅助走线AL(图中示出七条辅助走线AL作为示例)，以进一步降低第一电源信号线VSS的电阻以及传输信号的压降。如图14所示，裂纹检测电路PCD的第一部分PCD3和第二部分PCD4的上方分别设置有一条辅助走线AL，裂纹检测电路PCD在衬底基板110上的正投影与上述辅助走线AL在衬底基板110上的正投影至少部分交叠，从而裂纹检测电路PCD与上述辅助走线AL占据了显示基板上基本相同的区域，由此可以充分利用显示基板的排布空间，实现窄边框设计。
例如，在一些实施例中，如图11和图14所示，显示基板还包括裂纹阻隔坝D3，例如多个裂纹阻隔坝D3，图中示出五个裂纹阻隔坝D3作为示例。裂纹阻隔坝D3设置在周边区域NA且设置在第一阻隔坝D1的靠近显示区域AA的一侧，至少部分围绕显示区域AA。裂纹阻隔坝D3可以阻挡裂纹形成以及扩展，例如阻挡切割显示基板时形成裂纹或者阻挡已经形成的裂纹扩展至显示区域AA，从而在周边区域NA起到保护显示基板的作用。
例如，裂纹阻隔坝D3在衬底基板110上的正投影与第一电源信号线VSS在衬底基板110上的正投影至少部分交叠。例如，裂纹阻隔坝D3在衬底基板110上的正投影位于第一电源信号线VSS在衬底基板110上的正投影内。
例如，裂纹阻隔坝D3在衬底基板110上的正投影位于裂纹检测电路PCD的第一部分PCD3和第二部分PCD4在衬底基板110上的正投影之间，也即裂纹检测电路PCD可以至少部分包围裂纹阻隔坝D3。
例如，在一些实施例中，如图11所示，裂纹阻隔坝D3包括两个金属层D31和D32，该两个金属层D31和D32分别与栅极1022和第二电容电极1032同层设置，以简化显示基板的制备工艺。例如，在另一些实施例中，如图14所示，裂纹阻隔坝D3包括两个金属层D31和D32，该两个金属层D31和D32分别与遮光图案SH和栅极1022同层设置，以简化显示基板的制备工艺。
例如，图15示出了图10中的显示基板在虚线框区域的放大示意图，如图15所示，在一些实施例中，在裂纹阻隔坝D3的延伸方向上，即图中的竖直方向上，裂纹阻隔坝D3包括间隔设置的多个子裂纹阻隔坝D3A。
本公开的发明人在研究中发现，若裂纹阻隔坝D3的长度过长，裂纹阻隔坝D3容易累积电荷，导致静电荷较大且无法导出，因此在裂纹阻隔坝D3末端容易发生尖端发电现象，进而融化金属，导致金属氧化腐蚀。通过将裂纹阻隔坝D3设置为包括间隔设置的多个子裂纹阻隔坝D3A，可以避免上述不良现象发生。
例如，在一些实施例中，在裂纹阻隔坝D3的延伸方向上，多个子裂纹阻隔坝D3A中每个子裂纹阻隔坝D3A的长度L0小于50毫米，例如为47毫米、45毫米或者40毫米等。通过实验测试，在上述条件下，裂纹阻隔坝D3基本不会发生氧化腐蚀等不良现象。
例如，在一些实施例中，如图11、12和14所示，显示基板还包括第二阻隔坝D2，第二阻隔坝D2设置在第一阻隔坝D1的靠近显示区域AA的一侧，且设置在裂纹阻隔坝D3的远离衬底基板110的一侧，裂纹阻隔坝D3在衬底基板110上的正投影与第二阻隔坝D2在衬底基板110上的正投影至少部分交叠。
例如，第一阻隔坝D1相对于衬底基板110的高度大于第二阻隔坝D2相对于衬底基板110的高度，由此第一阻隔坝D1和第二阻隔坝D2在不同的位置以及在不同程度上起到双重阻挡作用。
例如，如图11所示，第一阻隔坝D1下方设置有平坦化层1016，从而具有更高的高度。例如，第一阻隔坝D1和第二阻隔坝D2可以与像素界定层1017、隔垫物1018或者平坦化层1016上设置的其他平坦化层(未示出)中的至少一个同层设置。
例如，在一些实施例中，如图16所示，显示基板也可以不包括第二阻隔坝D2，此时，裂纹阻隔坝D3的数量可以适当减少，图16中示出三个裂纹阻隔坝D3作为示例，由此缩小裂纹阻隔坝D3所占据的区域面积，以进一步缩窄边框。
例如，在一些实施例中，显示基板还包括第二电源信号线VDD，第一电源信号线VSS配置为向显示区域AA提供第一电源信号，第二电源信号线VDD配置为向显示区域AA提供第二电源信号，第二电源信号的电位高于第一电源信号的电位，也即第二电源信号配置为提供高电平电压。例如，第一电源信号线VSS与发光器件EM的第二电极层1043电连接，以提供低电平电压。
例如，图9示出了本公开的实施例提供的显示基板中非显示区域NA的电路/结构排布。如图9所示，在靠近显示区域AA的方向上，非显示区域NA包括边缘切割区域A1、裂纹阻挡和电源走线区域B0、电路设置区域C1以及与连接区域D1。例如，边缘切割区域A1的长度为约110微米；裂纹阻挡和电源走线区域B0的宽度为约100微米；电路设置区域C1的宽度为约350微米；连接区域D1的宽度通常为约90微米。上述各个区域的总宽度为约650微米。可见，通过本公开实施例的上述设计，显示基板的边框可以进一步缩窄，达到极窄边框的设计效果。
本公开至少一实施例提供一种显示装置，该显示装置包括上述任一的显示基板。例如，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
还有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)为了清晰起见，在用于描述本公开的实施例的附图中，层或区域的厚度被放大或缩小，即这些附图并非按照实际的比例绘制。可以理解，当诸如层、膜、区域或基板之类的元件被称作位于另一元件“上”或“下”时，该元件可以“直接”位于另一元件“上”或“下”或者可以存在中间元件。
(3)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (25)

1.一种显示基板，具有显示区域以及至少部分围绕所述显示区域的周边区域，且包括：
衬底基板；
第一阻隔坝，设置在所述衬底基板上且设置在所述周边区域，并至少部分围绕所述显示区域；
第一电源信号线，设置在所述衬底基板与所述第一阻隔坝之间，且至少在所述周边区域延伸，其中，所述第一电源信号线的远离所述显示区域的至少部分边界在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部；以及
裂纹检测电路，设置在所述衬底基板与所述第一阻隔坝之间，且设置在所述周边区域，并至少部分围绕所述显示区域，其中，所述裂纹检测电路在所述衬底基板上的正投影与所述第一阻隔坝在所述衬底基板上的正投影至少部分重叠。
2.根据权利要求1所述的显示基板，其中，所述裂纹检测电路包括设置在所述衬底基板上的第一走线部分和设置在所述第一走线部分的远离所述衬底基板一侧的第二走线部分，所述第二走线部分通过过孔与所述第一走线部分电连接，
所述第二走线部分在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部。
3.根据权利要求2所述的显示基板，其中，所述第二走线部分与所述第一电源信号线同层设置。
4.根据权利要求2或3所述的显示基板，其中，所述第二走线部分设置在所述第一电源信号线的远离所述显示区域的一侧，所述第一走线部分设置在所述第二走线部分的远离所述显示区域的一侧。
5.根据权利要求2或3所述的显示基板，其中，所述第一走线部分包括多条第一走线，
所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线在所述衬底基板上的正投影内部，或者
所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线中相邻的两条第一走线的间隔在所述衬底基板上的正投影内部。
6.根据权利要求5所述的显示基板，其中，所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影位于所述多条第一走线中的一条第一走线在所述衬底基板上的正投影的中部，或者
所述第一阻隔坝的远离所述显示区域的边界在所述衬底基板上的正投影在所述多条第一走线中相邻的两条第一走线的间隔在所述衬底基板上的正投影内部，且与所述相邻的两条第一走线中远离所述显示区域的第一走线在衬底基板上的正投影的距离大于等于3微米。
7.根据权利要求2或3所述的显示基板，其中，所述显示区域包括多个子像素，所述多个子像素中的每个包括发光器件和驱动所述发光器件的像素驱动电路，所述像素驱动电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括设置在所述衬底基板上的栅极和设置在所述栅极的远离所述衬底基板一侧的源漏电极，所述存储电容包括设置在所述衬底基板上的第一电容电极和设置在所述第一电容电极的远离所述衬底基板一侧的第二电容电极，
所述栅极和所述第一电容电极同层设置，所述第二电容电极与所述第一走线部分同层设置，所述源漏电极与所述第二走线部分同层设置。
8.根据权利要求7所述的显示基板，还包括裂纹阻隔坝，其中，所述裂纹阻隔坝设置在所述裂纹检测电路的远离所述显示区域的一侧。
9.根据权利要求8所述的显示基板，其中，所述周边区包括无机层，所述裂纹阻隔坝包括设置在所述无机层中的凹槽。
10.根据权利要求7所述的显示基板，其中，所述显示区域还包括设置在所述像素驱动电路的远离所述衬底基板一侧的平坦化层、设置在所述平坦化层的远离所述衬底基板一侧的像素界定层和设置在所述像素界定层的远离所述衬底基板一侧的隔垫物，
所述第一阻隔坝与所述平坦化层、像素界定层和隔垫物中的至少一个同层设置。
11.根据权利要求1所述的显示基板，其中，所述裂纹检测电路的远离所述显示区域的至少部分边界在所述衬底基板上的正投影位于所述第一阻隔坝在所述衬底基板上的正投影内部。
12.根据权利要求11所述的显示基板，其中，所述裂纹检测电路在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影至少部分重叠。
13.根据权利要求12所述的显示基板，其中，所述第一电源信号线设置在所述裂纹检测电路的远离所述衬底基板的一侧。
14.根据权利要求13所述的显示基板，其中，所述周边区域还包括至少一条辅助走线，所述第一电源信号线通过过孔与所述至少一条辅助走线电连接，以与所述至少一条辅助走线并联。
15.根据权利要求14所述的显示基板，其中，所述显示区域包括多个子像素，所述多个子像素中的每个包括发光器件和驱动所述发光器件的像素驱动电路，所述像素驱动电路包括薄膜晶体管和存储电容，所述薄膜晶体管包括设置在所述衬底基板上的栅极和设置在所述栅极的远离所述衬底基板一侧的源漏电极，所述存储电容包括设置在所述衬底基板上的第一电容电极和设置在所述第一电容电极的远离所述衬底基板一侧的第二电容电极，
所述栅极和所述第一电容电极同层设置，所述第二电容电极与所述至少一条辅助走线同层设置，所述源漏电极与所述第一电源信号线同层设置。
16.根据权利要求15所述的显示基板，其中，所述裂纹检测电路与所述至少一条辅助走线同层设置。
17.根据权利要求15所述的显示基板，其中，所述薄膜晶体管还包括有源层，所述有源层设置在所述栅极的靠近所述衬底基板的一侧，所述显示区域还包括遮光图案，所述遮光图案设置在所述有源层和所述衬底基板之间，所述有源层在所述衬底基板上的正投影与所述遮光图案在所述衬底基板上的正投影至少部分重叠。
18.根据权利要求17所述的显示基板，其中，所述裂纹检测电路与所述遮光图案同层设置。
19.根据权利要求18所述的显示基板，其中，所述裂纹检测电路在所述衬底基板上的正投影与所述至少一条辅助走线在所述衬底基板上的正投影至少部分交叠。
20.根据权利要求15所述的显示基板，其中，还包括裂纹阻隔坝，设置在所述周边区域且设置在所述第一阻隔坝的靠近所述显示区域的一侧，至少部分围绕所述显示区域，
所述裂纹阻隔坝在所述衬底基板上的正投影与所述第一电源信号线在所述衬底基板上的正投影至少部分交叠。
21.根据权利要求20所述的显示基板，其中，所述裂纹阻隔坝与所述栅极和第二电容电极中的至少一个同层设置。
22.根据权利要求20所述的显示基板，其中，在所述裂纹阻隔坝的延伸方向上，所述裂纹阻隔坝包括间隔设置的多个子裂纹阻隔坝。
23.根据权利要求22所述的显示基板，其中，在所述裂纹阻隔坝的延伸方向上，所述多个子裂纹阻隔坝中每个子裂纹阻隔坝的长度小于50毫米。
24.根据权利要求20所述的显示基板，还包括：
第二阻隔坝，设置在所述第一阻隔坝的靠近所述显示区域的一侧，且设置在所述裂纹阻隔坝的远离所述衬底基板的一侧，
其中，所述裂纹阻隔坝在所述衬底基板上的正投影与所述第二阻隔坝在所述衬底基板上的正投影至少部分交叠。
25.根据权利要求1所述的显示基板，其中，所述第一电源信号线配置为向所述显示区域提供第一电源信号，
所述显示基板还包括第二电源信号线，所述第二电源信号线配置为向所述显示区域提供第二电源信号，所述第二电源信号的电位高于所述第一电源信号的电位。
CN202210307455.2A 2022-03-25 2022-03-25 显示基板 Pending CN116864507A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210307455.2A CN116864507A (zh) 2022-03-25 2022-03-25 显示基板
PCT/CN2023/083379 WO2023179713A1 (zh) 2022-03-25 2023-03-23 显示基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210307455.2A CN116864507A (zh) 2022-03-25 2022-03-25 显示基板

Publications (1)

Publication Number Publication Date
CN116864507A true CN116864507A (zh) 2023-10-10

Family

ID=88100098

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210307455.2A Pending CN116864507A (zh) 2022-03-25 2022-03-25 显示基板

Country Status (2)

Country Link
CN (1) CN116864507A (zh)
WO (1) WO2023179713A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102362189B1 (ko) * 2015-04-16 2022-02-11 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102518427B1 (ko) * 2016-03-14 2023-04-05 삼성디스플레이 주식회사 표시 장치
KR102642351B1 (ko) * 2018-12-31 2024-02-28 엘지디스플레이 주식회사 전계 발광 표시 장치
CN112289778B (zh) * 2020-10-28 2023-02-07 京东方科技集团股份有限公司 显示基板、显示装置和用于显示基板的检测方法
CN112885844B (zh) * 2021-01-14 2024-02-09 京东方科技集团股份有限公司 显示面板及显示装置
CN217768378U (zh) * 2022-03-25 2022-11-08 京东方科技集团股份有限公司 显示基板

Also Published As

Publication number Publication date
WO2023179713A1 (zh) 2023-09-28
WO2023179713A9 (zh) 2023-11-16

Similar Documents

Publication Publication Date Title
US11751440B2 (en) Display panel and method of manufacturing display panel
US11914822B2 (en) Electroluminescent display including touch sensor
US11429213B2 (en) Touch display device, display panel and manufacturing method of the same
CN113241366B (zh) 显示面板和显示装置
CN111128969B (zh) 显示面板及显示装置
US20230359295A1 (en) Touch display device
US20240045541A1 (en) Display panel, display device and method for fabricating the display panel
CN217768378U (zh) 显示基板
US20240061524A1 (en) Touch display device
CN116864507A (zh) 显示基板
US20220052133A1 (en) Display panel and display device
CN113641264B (zh) 显示面板及显示装置
US11803283B2 (en) Touch display device
US11941212B2 (en) Touch display device
WO2022193172A1 (zh) 显示基板及显示装置
US11733804B2 (en) Touch display device
CN113257884B (zh) 显示基板、工艺母板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination