CN116844987A - 一种检测并消除热处理硅晶圆应力缺陷的方法 - Google Patents
一种检测并消除热处理硅晶圆应力缺陷的方法 Download PDFInfo
- Publication number
- CN116844987A CN116844987A CN202310945124.6A CN202310945124A CN116844987A CN 116844987 A CN116844987 A CN 116844987A CN 202310945124 A CN202310945124 A CN 202310945124A CN 116844987 A CN116844987 A CN 116844987A
- Authority
- CN
- China
- Prior art keywords
- silicon wafer
- heat treatment
- film thickness
- temperature
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007547 defect Effects 0.000 title claims abstract description 109
- 238000010438 heat treatment Methods 0.000 title claims abstract description 100
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 98
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 97
- 239000010703 silicon Substances 0.000 title claims abstract description 97
- 238000000034 method Methods 0.000 title claims abstract description 66
- 238000012360 testing method Methods 0.000 claims abstract description 45
- 238000012544 monitoring process Methods 0.000 claims abstract description 41
- 230000008569 process Effects 0.000 claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 claims abstract description 36
- 238000011282 treatment Methods 0.000 claims description 7
- 229940095676 wafer product Drugs 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 abstract description 119
- 238000007669 thermal treatment Methods 0.000 abstract description 3
- 238000001514 detection method Methods 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 238000005247 gettering Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000004140 cleaning Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000000227 grinding Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 230000004075 alteration Effects 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011155 quantitative monitoring Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种检测并消除热处理硅晶圆应力缺陷的方法，包括以下步骤：S1.取测试样品，模拟硅晶圆生产热处理工艺参数进行热处理，使样品表面生长氧化层，选取监测点对样品不同位置氧化层膜厚进行监测，同时对样品是否发生应力缺陷进行监测；S2.调节热处理工艺参数，使样品边缘和pinmark位置产生应力缺陷，分别将样品边缘和pinmark位置产生应力缺陷时的监测点膜厚差值作为上限值和下限值；S3.采用步骤S1的热处理工艺参数对硅晶圆产品进行热处理生产时，选取同样的监测点对膜厚进行监测，当监测点膜厚差值不在上限值和下限值之间时，及时调节热处理工艺参数，避免应力缺陷产生，提高了热处理硅晶圆良率。
Description
技术领域
本发明属于半导体硅晶圆制造技术领域，具体涉及一种检测并消除热处理硅晶圆应力缺陷的方法。
背景技术
目前硅晶圆的制造流程基本为：单晶硅棒初加工(切断、滚磨)、切片、研磨、倒角、蚀刻、吸杂处理、抛光、清洗等。其中，吸杂处理方式有生长多晶硅、生成氧化膜、和热处理方式。热处理方式是借助快速热处理设备(RTP)，利用热处理设备快速升降温的特点，将单晶硅晶圆以50～100℃/s的速度快速升温到1000℃甚至更高，使硅原子瞬间获得巨大的能量，而摆脱周围原子的束缚作用离开其平衡位置，在单晶硅体内瞬间产生相同数量的空位和自间隙硅原子，在短暂的高温保温时间内由于扩散运动的进行，且自间隙硅原子的扩散速率大于空位的扩散速率，使单晶硅体内的空位和自间隙硅原子浓度达到平衡，然后在降温阶段中间隙硅原子和空位边扩散复合，最终在单晶硅表面一定深度内形成一个低空位浓度区域，在体内则是高空位浓度区域，这样就可以在单晶硅的表面形成一定宽度的洁净区(DZ)，而在体内形成高密度的氧沉淀及诱生缺陷，以起到吸除单晶硅表面有源区有害杂质的目的，也就是内吸杂工艺。
现有的热处理工艺需要升温到1000℃以上，通过一定热处理时间，对晶圆起到加热的过程，在该过程中，晶圆通过三个大小相同的pin支撑(如图1所示，pinmark距晶圆边缘约10mm)，并进行旋转，当升温到高温时，因空间受热原因，晶圆边缘位置与靠近晶圆中心位置温度分布差异，产生温度差(如图2所示)，温度差造成应力差，晶圆边缘产生应力缺陷，该缺陷在后续芯片制备过程中容易造成漏电，因此，需要定期对热处理产品进行XRT测试，查看晶圆边缘是否有应力缺陷产生(如图3所示)。XRT测试是定性监控，不是定量监控，无法对其进行量化，进行SPC管控，一旦产生，则需对风险产品逐一XRT测试，筛选出不良品。因此需要一种可以量化的检测晶圆应力缺陷的方法，减少应力缺陷产生，对于提升热处理产品良率具有深远意义。
发明内容
本发明的目的就在于为解决现有技术的不足而提供一种检测并消除热处理硅晶圆应力缺陷的方法。
本发明的目的是以下述技术方案实现的：
一种检测并消除热处理硅晶圆应力缺陷的方法，包括以下步骤：
S1.取硅晶圆测试样品，模拟硅晶圆生产热处理工艺参数，对硅晶圆测试样品进行热处理，使硅晶圆测试样品的表面生长氧化层，选取监测点对测试样品不同位置氧化层膜厚进行监测，同时对测试样品是否发生应力缺陷进行监测；所述监测点均匀分布于两个以圆心为中心的环形带上，包括代表硅晶圆边缘温度的最外圈环形带、和代表硅晶圆pinmark位置的次外圈环形带或pinmark所在位置环形带；所述最外圈环形带距离样品的外边缘1～5mm，所述次外圈环形带距离所述最外圈环形带的距离为所述最外圈环形带半径的1/2～1/4；
S2.调节热处理工艺参数，使测试样品边缘和pin mark位置产生应力缺陷，将测试样品边缘产生应力缺陷时的最外圈、和次外圈或pin mark所在位置环形带的膜厚差值作为上限值X1，pin mark位置产生应力缺陷时的最外圈、和次外圈或pinmark所在位置环形带的膜厚差值作为下限值X2；根据所述上限值X1和所述下限值X2确定上限临界值X10和下限临界值X20；
S3.采用步骤S1的热处理工艺参数对硅晶圆产品进行热处理生产时，选取同样的监测点对硅晶圆产品的膜厚进行监测，当最外圈、和次外圈或pin mark所在位置环形带的膜厚差值X不在所述上限临界值X10和所述下限临界值X20之间时，及时调节热处理工艺参数，避免应力缺陷产生。
优选的，步骤S1所述热处理工艺参数包括热处理温度，步骤S2调节的所述热处理工艺参数为热处理温度。
优选的，步骤S1所述热处理氧气流量为20～40slm，热处理时间为10～60S，热处理至晶圆所有位置平均氧化层膜厚生长为5～30nm。
优选的，步骤S3所述膜厚和所述应力缺陷监测周期为8～24h。
优选的，所述监测点还包括多个以圆心为中心的、位于所述次外圈环形带以内的、呈等间距排列的环形带，最内圈环形带为样品圆心；
包括所述最外圈环形带和所述次外圈环形带的环形带总圈数为3～5圈。
优选的，所述最外圈、和次外圈环形带或pin mark所在位置的膜厚差值，为最外圈监测点膜厚的平均值与次外圈、或pin mark所在位置监测点膜厚的平均值之差。
优选的，每个所述环形带上的监测点之间的距离不大于50mm。
优选的，所述上限临界值X10小于所述上限值X10.02～0.05nm；
所述下限临界值X20大于所述下限值X20.02～0.05nm。
优选的，步骤S3所述“及时调节热处理工艺参数，避免应力缺陷产生”进一步包括：
当所述膜厚差值X大于所述上限临界值X10时，增加所述最外圈环形带位置的温度或减少所述pin mark所在位置的温度；
当所述膜厚差值X小于所述下限临界值X20时，减少所述最外圈环形带位置的温度或增加所述或pin mark所在位置的温度。
优选的，当所述膜厚差值X＞所述上限临界值X10时，增加所述最外圈环形带位置的温度或减少所述pin mark所在位置的温度1×n℃，所述n＝(X-X10)/0.01；
当所述膜厚差值X＜所述下限临界值X20时，减少所述最外圈环形带位置的温度或增加所述pin mark所在位置的温度1×n℃，所述n＝(X20-X)/0.01。
本申请通过膜厚差量化测试方式表征硅晶圆应力缺陷程度，并在生产时及时对热处理参数进行改善调节，可有效降低应力缺陷的产生，同时提高热处理硅晶圆良率。因此，本申请所提供的量化应力缺陷的方法具有较好的实用价值和技术改进意义。
附图说明
图1是现有技术热处理过程中硅晶圆被pin支撑示意图；
图2是现有技术热处理过程中硅晶圆产生温度差示意图；
图3是现有技术热处理过程中硅晶圆边缘产生的应力缺陷示意图；
图4是本申请实施例1提供的样品监测点设置示意图；
图5是本申请实施例1pin mark位置出现应力缺陷示意图；
图6是本申请实施例1pin mark位置出现应力缺陷时晶圆温度分布趋势图；
图7是不同的第三圈-第四圈膜厚差值对应的pinmark位置XRT测试应力情况图；
图8是第三圈-第四圈膜厚差值对应的边缘位置XRT测试应力情况图。
具体实施方式
鉴于目前应力测试无法定量化问题，而膜厚与应力缺陷具有对应关系，一般情况下，晶圆边缘出现应力缺陷时，硅晶圆内部和边缘膜厚差别较大，边缘氧化层膜厚度较薄，膜厚相比应力缺陷容易监控且可以量化，因此本申请拟通过监控硅晶圆膜厚解决硅晶圆应力缺陷问题。具体如下：
本申请提供的检测并消除热处理硅晶圆应力缺陷的方法，包括以下步骤：
S1.取硅晶圆测试样品，模拟硅晶圆生产热处理工艺参数，对硅晶圆测试样品进行热处理，使硅晶圆测试样品的表面生长氧化层，随着氧化层的生长，硅晶圆测试样品膜厚发生变化，选取监测点对样品不同位置膜厚进行监测，同时对样品是否发生应力缺陷进行监测。
此处热处理工艺参数主要指热处理温度，正常硅晶圆热处理生产时，热处理温度是关键控制指标，因此在测试条件下模拟正常热处理生产温度；在正常生产时，热处理装置内一般具有一定量的氧气，硅晶圆表面会沉积一定厚度的氧化层，本申请为了快速获得一定的膜厚，以能够有足够的膜厚进行监测，优选增加氧气流量至20～40slm，在此条件下一般热处理10～60S，即可使膜厚生长至5～30nm；样品膜厚可以采用椭圆仪进行检测，应力缺陷可以采用XRT进行检测。
监测点均匀分布于两个以圆心为中心的且等距离排列的环形带上，包括代表硅晶圆边缘温度的最外圈环形带、和代表硅晶圆pin mark位置的次外圈环形带或pin mark所在位置环形带，其中最外圈环形带距离样品的外边缘1～5mm，次外圈环形带距离外圈环形带的距离为外圈环形带半径的1/2～1/4；为了提高膜厚检测的精确性，防止监测点距离过大而无法准确的反应该圈环形带膜厚，每个环形带上的监测点之间的距离不大于50mm。
其中最外圈环形带膜厚可以良好代表晶圆边缘位置温度情况，次外圈环形带膜厚或pin mark所在位置环形带代表晶圆pin mark位置温度情况，在检测硅晶圆应力缺陷时采用该两圈环形带作为监测位置即可。
为了测试整个晶圆膜厚分布是否均匀，以更好监测热处理生长情况，减少应力缺陷的产生，优选晶圆整个内侧膜厚也做监测，具体的，监测点还包括多个以圆心为中心的、位于次外圈环形带以内的、呈等间距排列的环形带，最内圈环形带为样品圆心，环形带总圈数为3～5圈(包括最外圈环形带和次外圈环形带)。最外圈环形带距离边缘1～5mm，其余环形带位置根据圈数平均分配。本申请提供一种典型的监测点分布图，如图4所示(该硅晶圆为8寸晶片，半径为100mm)，总圈数为4圈。
为了提高测试的精确性，硅晶圆测试样品尽可能选取与实际生产时硅晶圆直径、厚度、元素组成相同，而且已经过切片，研磨，倒角，蚀刻，吸杂处理，抛光和清洗，等待热处理的硅晶圆。模拟硅晶圆生产热处理工艺参数主要指采取与实际热处理生产时温度同样的参数进行样品热处理，以尽可能的模拟实际生产时热处理过程。
S2.采用常规热处理工艺参数硅晶圆应力缺陷的产生几率较低，因此本申请通过调节热处理工艺参数，促使测试样品边缘和pin mark位置产生应力缺陷(生产中应力缺陷种类有多种，此处指出现任意一种应力缺陷时)，将样品边缘产生应力缺陷时的最外圈和次外圈、或pin mark所在位置环形带的膜厚差值作为上限值(此处的最外圈、和次外圈或pinmark所在位置环形带的膜厚差值，为最外圈监测点膜厚的平均值与次外圈或pin mark所在位置监测点膜厚的平均值之差)，pin mark位置产生应力缺陷时的最外圈和次外圈、或pinmark所在位置环形带的膜厚差值作为下限值。
调节热处理工艺参数主要指调节热处理温度，更进一步的指调节最外圈环形带位置的温度，通过上述调节，促进应力缺陷的产生，以得出应力缺陷下最外圈和次外圈或pinmark所在位置膜厚差。
由于一般热处理情况下，硅晶圆温度从中心至边缘呈梯度分布，相应的膜厚也从中心至边缘呈梯度递减分布，硅晶圆边缘处温度和膜厚最低，最容易产生应力缺陷，上述选择多个同心的环形带作为膜厚监测点，也是基于此原因。因此，当检测到硅晶圆边缘位置出现应力缺陷时，表明硅晶圆边缘温度较低，硅晶圆边缘温度与内部差异达到应力缺陷临界值，此时将最外圈和次外圈或pinmark所在位置环形带膜厚差值作为热处理SPC管控上限，当实际生产时监控到膜厚差值达到上限时，说明硅晶圆边缘温度较低，存在出现应力缺陷的风险，此时及时的对温度进行调节，相应的提高硅晶圆边缘温度，可促进边缘氧化层的生长，降低膜厚差，进而降低硅晶圆出现应力缺陷的风险。
实际生产过程中，也可能出现硅晶圆边缘温度较高的情况，比如在持续生产过程中，可能产生一些挥发物，这些挥发物质可能会影响到加热功率，或者在边缘出现应力缺陷调高边缘温度进行修正时，调节过大也可能造成边缘温度较高。当晶圆边缘温度较高时，实验中发现硅晶圆pin mark支撑位置(热处理过程中需要采用pin支撑晶圆)最容易出现应力缺陷。pin mark位置一般距离晶圆边缘10mm处，此处容易出现应力缺陷推测是由于Pinmark是唯一在热处理过程中与晶圆接触的位置，pin的材质与晶圆不同，pin mark材质是石英，晶圆是单晶硅，材质不同，在同样的受热情况下，两者之间感受到的热量也不一样，从而产生温度差，造成该位置出现应力缺陷。而晶圆的内部其他位置不容易产生应力缺陷，因为内部材质都是连接的，温度差较小。
如图5所示，当硅晶圆pin mark位置出现应力缺陷时，说明硅晶圆边缘温度较高(如图6所示)，将该膜厚差值作为SPC管制下限，当实际生产时监控到膜厚差值达到下限时，说明硅晶圆边缘温度较高，存在出现应力缺陷的风险，此时及时的对温度进行调节，相应的降低硅晶圆边缘温度，减少边缘氧化层的生长，提高膜厚差，进而降低硅晶圆出现应力缺陷的风险。
S3.采用步骤S1的热处理工艺参数对硅晶圆进行热处理生产时，选取同样的监测点对硅晶圆的膜厚进行监测，监测周期优选为每8～24h，可根据实际生产情况对监测周期进行灵活调节。当最外圈、和次外圈或pin mark所在位置环形带的膜厚差值不在上限设定阈值和下限设定阈值之间时，及时调节热处理工艺参数，避免应力缺陷产生。在实际生产中，当膜厚差值达到上限和下限值时再进行调节热处理工艺参数，已来不及消除应力缺陷，因此，在膜厚差值接近上限值和下限值时，就应及时的进行调节。具体的，根据上限值X1和下限值X2确定上限临界值X10和下限临界值X20，优选的，上限临界值X10小于上限值X10.02～0.05nm；下限临界值X20大于下限值X20.02～0.05nm。当最外圈、和次外圈或pin mark所在位置环形带的膜厚差值X不在上限临界值X10和下限临界值X20之间时，及时调节热处理工艺参数。
热处理生产时，硅晶圆一次一片置于热处理装置内进行热处理，热处理总时间一般在3min以内，本申请在确定应力缺陷管控上限和下限以后，在生产时优选膜厚监测周期为8～24h，一般情况下，该监测周期内所有硅晶圆生产和应力缺陷出现情况基本一致，进行一次检测即可，当然，根据实际生产情况，可灵活调整监测周期。
在实际生产时通过对硅晶圆膜厚进行监控，及时调节相应的生产参数，即可成功的避免硅晶圆应力缺陷产生。具体的：
当膜厚差值大于上限临界值X10时，增加最外圈环形带位置的温度或减少pin mark所在位置的温度；
当膜厚差值小于下限临界值X20时，减少最外圈环形带位置的温度或增加pin mark所在位置的温度。
经过试验研究，当膜厚差值X＞上限临界值X10时，增加最外圈环形带位置的温度或减少pin mark所在位置温度1×n℃，n＝(X-X10)/0.01；
当膜厚差值X＜下限临界值X20时，减少最外圈环形带位置的温度或增加pin mark所在位置的温度1×n℃，n＝(X20-X)/0.01。
原则上pin mark所在位置环形带相比次外圈环形带更能代表pin mark所在位置的温度，但是pin mark所在位置环形带距离最外圈环形带比较近，其与最外圈环形带膜厚差值较小，因此优选监测次外圈环形带位置温度，将样品边缘产生应力缺陷时的最外圈和次外圈环形带的膜厚差值作为上限值，pin mark位置产生应力缺陷时的最外圈和次外圈环形带的膜厚差值作为下限值。
实施例1
S1.选取一批已经过切片、研磨、倒角、蚀刻、吸杂处理、抛光、清洗的8寸硅晶圆片作为测试样品；
2.在热处理机台建立膜厚recipe，温度按照实际生产热处理产品温度设定，具体温度为1200℃，氧气流量设定为30slm，时间设定为30s；
3.通过该recipe对一片硅晶圆测试样品进行热处理，随着热处理的进行样品表面氧化层逐渐生长；
4.在该片硅晶圆测试样品热处理完成后，通过椭圆仪测试该样品氧化层厚度，测试点如图4所示，得出每一圈膜厚分布，第一圈(最内圈)距离晶圆边缘100mm，第二圈距离晶圆边缘68mm，第三圈(次外圈)距离晶圆边缘中心36mm，第四圈(最外圈)距离晶圆边缘5mm，并计算得到第三圈与第四圈膜厚平均值之差(第三圈-第四圈)；同时采用XRT测试样品是否产生应力缺陷；
5.由于常规热处理工艺应力缺陷出现几率不高，因此本申请通过调节热处理机台offset，促进应力缺陷的产生，当该晶片边缘出现应力缺陷时，表明晶圆边缘温度与内部差异达到应力缺陷临界值，此时膜厚差值作为SPC管制上限，当该晶片pin mark位置出现应力缺陷时(如图5所示)，说明第四圈温度较高(如图6所示)，该膜厚差值作为SPC管制下限。
具体的：本实施例采用的热处理机台设有offset调节位置，分为zone1/2/3/4，分别代表腔体内不同加热灯管功率的控制单元，其中zone1代表的灯管在第一圈环形带附近，zone4代表的灯管在第四圈环形带附近(正常生产时zone1/2/3/4所处的档位数值分别为0,0,0,0)，当第一片硅晶圆热处理30S后，取出检测第三圈-第四圈膜厚差和是否产生应力缺陷，若未产生应力缺陷，根据第三圈-第四圈膜厚差值调节zone4档位数值改变晶圆边缘温度(具体的，当膜厚差值较小时，下次测试时可加大幅度调节晶圆边缘温度，以尽快促进应力缺陷的产生，当膜厚差值较大时，仍未出现应力缺陷时，下次测试时可减小幅度调节晶圆边缘温度，以防止错过应力缺陷出现的温度，提高测试精确性)，在温度调节完成后，再重新放入一片硅晶圆测试样品(因为上片硅晶圆测试样品已经生长了膜厚，不能够再使用，而若将膜厚去除可以再次使用)进行热处理，30S后取出继续检测第三圈-第四圈膜厚差和是否产生应力缺陷，若仍未产生应力缺陷，重复上述步骤，直至边缘和pin mark位置均出现应力缺陷，停止测试。
重复上述测试多次，取每次测试出现应力缺陷的膜厚差值的平均值作为最终确认的应力缺陷产生的上限值和下限值。
经过多次测试，发现当降低zone4数值1～3左右(offset数值每变动1，温度变动1℃)，晶片边缘出现应力缺陷(此时zone1/2/3/4所处的档位数值分别为0,0,0,-1～-3)，此时第三圈-第四圈膜厚差值(0.35nm)作为边缘应力缺陷产生的上限值。提高zone4数值1～3左右，pin mark位置出现应力缺陷(此时zone1/2/3/4所处的档位数值分别为0,0,0,1～3)，此时第三圈-第四圈膜厚差值(0.1nm)作为应力缺陷产生的下限值。
不同的第三圈-第四圈膜厚差值对应的pin mark位置和边缘位置XRT测试应力情况如图7和8所示。从图7可以看出，当膜厚差数值＝0.3nm时，pin mark较小，可观察到除了黑色圆点无其他痕迹，当数值＝0.1nm时，pin mark黑色部分有发散出来，说明在pin mark位置出现应力缺陷，所以设定下限是0.1nm。从图8可以看出，当数值＝0.35nm时，晶圆边缘产生应力缺陷(正常情况下，边缘无黑色痕迹)，因此把0.35nm作为边缘产生应力缺陷数值上限。根据上限值和下限值确认上限临界值为0.31nm，下限临界值为0.14nm。
实施例2
在实施例1通过测试得到膜厚差管控上、下临界值后，取50个批次8寸硅晶圆片进行实际热处理生产，热处理参数同实施例1(热处理温度为1200℃，zone1/2/3/4所处的档位分别为0,0,0,0)，生产过程中每隔12h采用椭圆仪对晶圆膜厚进行检测，当第三圈与第四圈膜厚平均值之差在0.14～0.31nm之间时，表明无应力缺陷产生，当膜厚差＞0.31nm时，调高zone4 offset数值，当膜厚差＜0.14nm时，降低zone4 offset数值。
这里给出几个典型的硅晶圆膜厚差值超出管控上限临界值、下限临界值及相应的调节offset数值示例，具体的：
样品1，在膜厚差检测值为0.32nm时，zone4档位值调高1，温度调高1℃，进行后续硅晶圆热处理生产。
样品2，在膜厚差检测值为0.33nm时，zone4档位值调高2，温度调高2℃，进行后续硅晶圆热处理生产。
样品3，在膜厚差检测值为0.12nm时，zone4档位值降低2，温度降低2℃，进行后续硅晶圆热处理生产。
样品4，膜厚差检测值为0.13nm时，zone4档位值降低1，温度降低1℃，进行后续硅晶圆热处理生产。
经过上述处理，该50个批次硅晶圆热处理的应力缺陷出现比例降低为0，产品良率达到100％。
如本领域技术可以理解的，在更换新的硅晶圆产品时，需要重新测试上限值和下限值。在长时间热处理生产同一种硅晶圆产品时，也优选重新测试上限值和下限值。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，包括以下步骤：
S1.取硅晶圆测试样品，模拟硅晶圆生产热处理工艺参数，对硅晶圆测试样品进行热处理，使硅晶圆测试样品的表面生长氧化层，选取监测点对测试样品不同位置氧化层膜厚进行监测，同时对测试样品是否发生应力缺陷进行监测；所述监测点均匀分布于两个以圆心为中心的环形带上，包括代表硅晶圆边缘温度的最外圈环形带、和代表硅晶圆pin mark位置的次外圈环形带或pinmark所在位置环形带；所述最外圈环形带距离样品的外边缘1～5mm，所述次外圈环形带距离所述最外圈环形带的距离为所述最外圈环形带半径的1/2～1/4；
S2.调节热处理工艺参数，使测试样品边缘和pin mark位置产生应力缺陷，将测试样品边缘产生应力缺陷时的最外圈、和次外圈或pin mark所在位置环形带的膜厚差值作为上限值X1，pin mark位置产生应力缺陷时的最外圈、和次外圈或pinmark所在位置环形带的膜厚差值作为下限值X2；根据所述上限值X1和所述下限值X2确定上限临界值X10和下限临界值X20；
S3.采用步骤S1的热处理工艺参数对硅晶圆产品进行热处理生产时，选取同样的监测点对硅晶圆产品的膜厚进行监测，当最外圈、和次外圈或pin mark所在位置环形带的膜厚差值X不在所述上限临界值X10和所述下限临界值X20之间时，及时调节热处理工艺参数，避免应力缺陷产生。
2.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
步骤S1所述热处理工艺参数包括热处理温度，步骤S2调节的所述热处理工艺参数为热处理温度。
3.如权利要求2所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
步骤S1所述热处理氧气流量为20～40slm，热处理时间为10～60S，热处理至晶圆所有位置平均氧化层膜厚生长为5～30nm。
4.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
步骤S3所述膜厚和所述应力缺陷监测周期为8～24h。
5.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
所述监测点还包括多个以圆心为中心的、位于所述次外圈环形带以内的、呈等间距排列的环形带，最内圈环形带为样品圆心；
包括所述最外圈环形带和所述次外圈环形带的环形带总圈数为3～5圈。
6.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
所述最外圈、和次外圈环形带或pin mark所在位置的膜厚差值，为最外圈监测点膜厚的平均值与次外圈、或pinmark所在位置监测点膜厚的平均值之差。
7.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
每个所述环形带上的监测点之间的距离不大于50mm。
8.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
所述上限临界值X10小于所述上限值X10.02～0.05nm；
所述下限临界值X20大于所述下限值X20.02～0.05nm。
9.如权利要求1所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
步骤S3所述“及时调节热处理工艺参数，避免应力缺陷产生”进一步包括：
当所述膜厚差值X大于所述上限临界值X10时，增加所述最外圈环形带位置的温度或减少所述pin mark所在位置的温度；
当所述膜厚差值X小于所述下限临界值X20时，减少所述最外圈环形带位置的温度或增加所述或pin mark所在位置的温度。
10.如权利要求9所述的检测并消除热处理硅晶圆应力缺陷的方法，其特征在于，
当所述膜厚差值X＞所述上限临界值X10时，增加所述最外圈环形带位置的温度或减少所述pin mark所在位置的温度1×n℃，所述n＝(X-X10)/0.01；
当所述膜厚差值X＜所述下限临界值X20时，减少所述最外圈环形带位置的温度或增加所述pin mark所在位置的温度1×n℃，所述n＝(X20-X)/0.01。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310945124.6A CN116844987A (zh) | 2023-07-31 | 2023-07-31 | 一种检测并消除热处理硅晶圆应力缺陷的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310945124.6A CN116844987A (zh) | 2023-07-31 | 2023-07-31 | 一种检测并消除热处理硅晶圆应力缺陷的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116844987A true CN116844987A (zh) | 2023-10-03 |
Family
ID=88160113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310945124.6A Pending CN116844987A (zh) | 2023-07-31 | 2023-07-31 | 一种检测并消除热处理硅晶圆应力缺陷的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116844987A (zh) |
-
2023
- 2023-07-31 CN CN202310945124.6A patent/CN116844987A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741793B2 (ja) | シリコンウェーハ及びその製造方法 | |
| EP1615261B1 (en) | Semiconductor wafer heat treatment jig | |
| US9758871B2 (en) | Method and apparatus for manufacturing epitaxial silicon wafer | |
| US6629012B1 (en) | Wafer-less qualification of a processing tool | |
| US8173449B2 (en) | Method for making COP evaluation on single-crystal silicon wafer | |
| CN111599683A (zh) | 采用应力记忆技术的半导体器件的制造方法 | |
| CN116844987A (zh) | 一种检测并消除热处理硅晶圆应力缺陷的方法 | |
| CN113035697B (zh) | 一种高电子迁移率器件外延生长工艺参数的优化方法 | |
| CN111809230B (zh) | 制备单晶硅时的间隙尺寸决定方法及单晶硅的制备方法 | |
| US8978494B2 (en) | Method for determining COP generation factors for single-crystal silicon wafer | |
| CN113281304B (zh) | 一种退火炉降温速率校准的方法 | |
| JP4978608B2 (ja) | エピタキシャルウエーハの製造方法 | |
| KR20230053212A (ko) | 웨이퍼의 결함 영역의 평가 방법 | |
| JPH1012689A (ja) | 半導体基板の検査方法とモニター用半導体基板 | |
| EP1933372A1 (en) | Process for producing epitaxial wafer and epitaxial wafer produced therefrom | |
| JP7230661B2 (ja) | シリコンウェーハのスリップ転位に対する耐性の評価方法 | |
| JP5029514B2 (ja) | 単結晶シリコンウェーハのｃｏｐ発生要因の判定方法 | |
| US6577926B1 (en) | Method of detecting and controlling in-situ faults in rapid thermal processing systems | |
| TWI735361B (zh) | 一種對晶圓進行定位的方法和半導體製造設備 | |
| CN111900099B (zh) | 退火设备的温度监控方法 | |
| JP2005159013A (ja) | シリコン単結晶の検査方法及びシリコンウエーハの製造方法、並びにエピタキシャルウエーハの製造方法 | |
| KR20230056289A (ko) | 웨이퍼의 에피택셜층의 성장 방법 | |
| JP5889125B2 (ja) | ＳｉＣエピタキシャル基板の製造方法 | |
| CN116053119A (zh) | 一种硅片外延生长的方法 | |
| JP2020077711A (ja) | 半導体基板の評価方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |