CN116828853A - 半导体存储装置 - Google Patents

半导体存储装置 Download PDF

Info

Publication number
CN116828853A
CN116828853A CN202210740187.3A CN202210740187A CN116828853A CN 116828853 A CN116828853 A CN 116828853A CN 202210740187 A CN202210740187 A CN 202210740187A CN 116828853 A CN116828853 A CN 116828853A
Authority
CN
China
Prior art keywords
region
insulating layer
layer
gate electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210740187.3A
Other languages
English (en)
Inventor
关春海
铃木正道
田中玲华
太田健介
东悠介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN116828853A publication Critical patent/CN116828853A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/516—Insulating materials associated therewith with at least one ferroelectric layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/10—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

实施方式的半导体存储装置具备：层叠体，其在第1方向上交替地层叠了栅电极层和第1绝缘层而成；半导体层，其设置在层叠体中，在第1方向上延伸；第2绝缘层，其设置在半导体层与层叠体之间；第3绝缘层，其设置在第2绝缘层与层叠体之间；以及第1层，其设置在第2绝缘层与第3绝缘层之间，含有硅即Si和氮即N，包括栅电极层与半导体层之间的第1区域和第1绝缘层与半导体层之间的第2区域，第1区域含有氟即F或者不含有氟即F，第2区域含有氟即F，第2区域的氟浓度比第1区域的氟浓度高。

Description

半导体存储装置
本申请以基于2022年3月16日提出了申请的在先的日本特许申请第2022-41800号的优先权利益为基础，并且，要求该利益，其内容整体通过引用而包含于此。
技术领域
本发明的实施方式涉及半导体存储装置。
背景技术
以三维的方式配置了存储单元的三维NAND闪速存储器实现高集成度和低成本。在三维NAND闪速存储器中，例如在交替地层叠了多个绝缘层和多个栅电极层而成的层叠体形成有将层叠体贯通的存储孔。通过在存储孔中形成电荷蓄积层和半导体层，而形成串联连接了多个存储单元的存储串。通过对保持于电荷蓄积层的电荷的量进行控制，在存储单元中存储数据。
发明内容
一个实施方式提供能够提高电荷保持特性的半导体存储装置。
实施方式的半导体存储装置具备：层叠体，其通过在第1方向上交替地层叠栅电极层和第1绝缘层而形成；半导体层，其设置在所述层叠体中，在所述第1方向上延伸；第2绝缘层，其设置在所述半导体层与所述层叠体之间；第3绝缘层，其设置在所述第2绝缘层与所述层叠体之间；以及第1层，其设置在所述第2绝缘层与所述第3绝缘层之间，含有硅(Si)和氮(N)，包括所述栅电极层与所述半导体层之间的第1区域和所述第1绝缘层与所述半导体层之间的第2区域，所述第1区域含有氟(F)或者不含有氟(F)，所述第2区域含有氟(F)，所述第2区域的氟浓度比所述第1区域的氟浓度高。
根据上述的构成，能够提供能提高电荷保持特性的半导体存储装置。
附图说明
图1是第1实施方式的半导体存储装置的存储单元阵列的电路图。
图2是第1实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图3是第1实施方式的半导体存储装置的存储单元的示意剖面图。
图4是比较例的半导体存储装置的存储单元的示意剖面图。
图5是比较例的半导体存储装置的问题的说明图。
图6是第2实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图7是第2实施方式的半导体存储装置的存储单元的示意剖面图。
图8是第3实施方式的半导体存储装置的存储单元的示意剖面图。
图9是第4实施方式的半导体存储装置的存储单元阵列的电路图。
图10是第4实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图11是第4实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图12是第4实施方式的半导体存储装置的存储单元的示意剖面图。
图13是第4实施方式的半导体存储装置的存储单元的示意剖面图。
图14是第5实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图15是第5实施方式的半导体存储装置的存储单元阵列的示意剖面图。
图16是第5实施方式的半导体存储装置的存储单元的示意剖面图。
图17是第5实施方式的半导体存储装置的存储单元的示意剖面图。
具体实施方式
以下，参照附图对发明的实施方式进行说明。此外，在以下的说明中，对相同或者类似的部件等标记同一标号，对于说明过一次的部件等，适当省略其说明。
另外，本说明书中，为了便于说明，有时使用“上”或者“下”这一用语。“上”或者“下”例如是表示附图中的相对位置关系的用语。“上”或者“下”这一用语并不一定是规定相对于重力的位置关系的用语。
对于构成本说明书中的半导体存储装置的部件的化学组成的定性分析和定量分析，例如能够通过二次离子质谱分析法(Secondary Ion Mass Spectroscopy：SIMS)、能量色散型X射线谱法(Energy Dispersive X-ray Spectroscopy：EDX)、电子能量损失谱法(Electron Energy Loss Spectroscopy：EELS)等来进行。另外，对于测定构成半导体存储装置的部件的厚度、部件间的距离等，例如可以使用透射型电子显微镜(TransmissionElectron Microscope：TEM)。另外，对于构成半导体存储装置的部件的构成物质的结晶系的确定、结晶系的存在比例的大小比较，例如可以使用透射型电子显微镜、X射线衍射分析(X-ray Diffraction：XRD)、电子射线衍射分析(Electron Beam Diffraction：EBD)、X射线光电子能量谱分析(X-ray Photoelectron Spectroscopy：XPS)、辐射光X射线散射分析(Synchrotron Radiation X-ray Absorption Fine Structure：XAFS)。
在本说明书中，“铁电体”意味着即使不从外部施加电场、也具有自发的极化(自发极化)、当从外部施加电场时极化会反转的物质。另外，在本说明书中，“顺电体”意味着当施加电场时会产生极化、当除去电场时极化会消失的物质。
(第1实施方式)
第1实施方式的半导体存储装置具备：层叠体，其通过在第1方向上交替地层叠栅电极层和第1绝缘层而成；半导体层，其设置在层叠体中，在第1方向上延伸；第2绝缘层，其设置在半导体层与层叠体之间；第3绝缘层，其设置在第2绝缘层与层叠体之间；以及第1层，其设置在第2绝缘层与第3绝缘层之间，含有硅(Si)和氮(N)，包括栅电极层与半导体层之间的第1区域和第1绝缘层与半导体层之间的第2区域，第1区域含有或不含有氟(F)，第2区域含有氟(F)，第2区域的氟浓度比第1区域的氟浓度高。
第1实施方式的半导体存储装置为三维NAND闪速存储器。第1实施方式的半导体存储装置的存储单元是所谓的金属氮氧化物半导体(Metal-Oxide-Nitride-Oxide-Semiconductor)型(MONOS型)的存储单元。
图1是第1实施方式的半导体存储装置的存储单元阵列的电路图。
如图1所示，第1实施方式的三维NAND闪速存储器的存储单元阵列100具备多条字线WL、共用源极线CSL、源极选择栅极线SGS、多个漏极选择栅极线SGD、多条位线BL以及多个存储串MS。
多条字线WL相互分离地在z方向上配置。多条字线WL在z方向上层叠地配置。多个存储串MS在z方向上延伸。多条位线BL例如在x方向上延伸。
以下，将x方向定义为第2方向，将y方向定义为第3方向，将z方向定义为第1方向。x方向、y方向、z方向相互交叉，例如相互垂直。
如图1所示，存储串MS具备在共用源极线CSL与位线BL之间串联连接的源极选择晶体管SST、多个存储单元以及漏极选择晶体管SDT。通过选择1条位线BL和1条漏极选择栅极线SGD，1条存储串MS被选择，通过选择1条字线WL，1个存储单元成为能够选择。字线WL是构成存储单元的存储单元晶体管MT的栅电极。
图2的(a)、图2的(b)是第1实施方式的半导体存储装置的存储单元阵列的示意剖面图。图2的(a)、图2的(b)表示图1的存储单元阵列100中的例如由虚线包围的一个存储串MS中的多个存储单元的剖面。
图2的(a)是存储单元阵列100的yz剖面图。图2的(a)是图2的(b)的BB’剖面。图2的(b)是存储单元阵列100的xy剖面图。图2的(b)是图2的(a)的AA’剖面。在图2的(a)中，由虚线包围的区域为1个存储单元。
图3是第1实施方式的半导体存储装置的存储单元的示意剖面图。图3是存储单元的局部放大剖面图。
如图2的(a)、图2的(b)、图3所示，存储单元阵列100具备字线WL、半导体层10、层间绝缘层12、隧道绝缘层14、电荷蓄积层16、第1阻挡绝缘层18、芯绝缘区域20。
多条字线WL和多个层间绝缘层12构成层叠体30。电荷蓄积层16包括电荷蓄积区域16a和单元间区域16b。
字线WL是栅电极层的一个例子。层间绝缘层12是第1绝缘层的一个例子。隧道绝缘层14是第2绝缘层的一个例子。第1阻挡绝缘层18是第3绝缘层的一个例子。电荷蓄积层16是第1层的一个例子。电荷蓄积区域16a是第1区域的一个例子。单元间区域16b是第2区域的一个例子。
存储单元阵列100例如设置在未图示的半导体基板上。半导体基板具有与x方向以及y方向平行的表面。
字线WL和层间绝缘层12在z方向上交替地层叠在半导体基板上。字线WL相互分离地在z方向上反复配置。多条字线WL和多个层间绝缘层12构成层叠体30。字线WL作为存储单元晶体管MT的控制电极发挥功能。
字线WL是板状的导电体。字线WL例如是金属、金属氮化物、金属碳化物或者半导体。字线WL例如为钨(W)。字线WL的z方向上的厚度例如为5nm以上且20nm以下。
层间绝缘层12将字线WL与字线WL分离。层间绝缘层12将字线WL与字线WL电分离。
层间绝缘层12例如为氧化物、氮氧化物或者氮化物。层间绝缘层12例如含有硅(Si)和氧(O)。层间绝缘层12例如为氧化硅。层间绝缘层12的z方向上的厚度例如为5nm以上且20nm以下。
层间绝缘层12例如含有氟(F)。层间绝缘层12的氟浓度例如为1×1019atoms/cm3以上且1×1022atoms/cm3以下。
半导体层10设置在层叠体30中。半导体层10在z方向上延伸。半导体层10在与半导体基板的表面垂直的方向上延伸。
半导体层10贯通层叠体30地设置。半导体层10由多条字线WL包围。半导体层10例如为圆筒状。半导体层10作为存储单元晶体管MT的沟道发挥功能。
半导体层10例如为多晶半导体。半导体层10例如为多晶硅。
隧道绝缘层14设置在半导体层10与层叠体30之间。隧道绝缘层14设置在半导体层10与字线WL之间。隧道绝缘层14设置在半导体层10与多条字线WL中的至少一条之间。隧道绝缘层14设置在半导体层10与电荷蓄积层16之间。隧道绝缘层14也设置在半导体层10与层间绝缘层12之间。隧道绝缘层14具有根据在字线WL与半导体层10之间施加的电压来使电荷通过的功能。
隧道绝缘层14例如含有硅(Si)、氮(N)以及氧(O)。隧道绝缘层14例如含有氮化硅或者氮氧化硅。隧道绝缘层14的厚度例如为3nm以上且8nm以下。
隧道绝缘层14例如包括下层部、中间部、上层部。在半导体层10与中间部之间设置有下层部。在下层部与上层部之间设置有中间部。在中间部与电荷蓄积层16之间设置有上层部。
下层部例如为氧化硅。中间部例如为氮化硅或者氮氧化硅。上层部例如为氧化硅。
电荷蓄积层16设置在隧道绝缘层14与第1阻挡绝缘层18之间。
电荷蓄积层16具有俘获并蓄积电荷的功能。电荷例如为电子。根据蓄积于电荷蓄积层16的电荷量，存储单元晶体管MT的阈值电压变化。通过利用该阈值电压的变化，1个存储单元能够存储数据。
例如，通过存储单元晶体管MT的阈值电压变化，存储单元晶体管MT导通(ON)的电压变化。例如，当将阈值电压高的状态定义为数据“0”、将阈值电压低的状态定义为数据“1”时，存储单元能够存储“0”和“1”的1位数据。
电荷蓄积层16含有硅(Si)和氮(N)。电荷蓄积层16例如含有氮化硅。电荷蓄积层16例如为氮化硅。电荷蓄积层16的厚度例如为3nm以上且10nm以下。
如图3所示，电荷蓄积层16包括电荷蓄积区域16a和单元间区域16b。电荷蓄积区域16a设置在字线WL与半导体层10之间。单元间区域16b设置在层间绝缘层12与半导体层10之间。
电荷蓄积区域16a含有硅(Si)和氮(N)。电荷蓄积区域16a含有或者不含有氟(F)。单元间区域16b含有硅(Si)、氮(N)以及氟(F)。单元间区域16b的氟浓度比电荷蓄积区域16a的氟浓度高。
单元间区域16b的氟浓度例如为1×1019atoms/cm3以上且1×1020atoms/cm3以下。另外，电荷蓄积区域16a的氟浓度例如小于1×1019atoms/cm3。
电荷蓄积层16的氮(N)相对于硅(Si)的原子比例如为1.2以上。
电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)比单元间区域16b的氮(N)相对于硅(Si)的原子比(N/Si)大。
电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.25以上且1.4以下。另外，单元间区域16b的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.2以上且小于1.25。
此外，在氮化硅为化学计量的组成(stoichiometry)的情况下、即氮化硅为Si3N4的组成的情况下，氮(N)相对于硅(Si)的原子比(N/Si)大约为1.33。
例如，通过使氟从含有氟的层间绝缘层12热扩散，能够使单元间区域16b的氟浓度比电荷蓄积区域16a的氟浓度高。
第1阻挡绝缘层18设置在隧道绝缘层14与字线WL之间。第1阻挡绝缘层18设置在电荷蓄积层16与字线WL之间。第1阻挡绝缘层18也设置在半导体层10与层间绝缘层12之间。第1阻挡绝缘层18具有阻止在电荷蓄积层16与字线WL之间流动的电流的功能。
第1阻挡绝缘层18例如为氧化物、氮氧化物或者氮化物。第1阻挡绝缘层18例如含有硅(Si)和氧(O)。第1阻挡绝缘层18例如为氧化硅。第1阻挡绝缘层18的厚度例如为3nm以上且10nm以下。
芯绝缘区域20设置在层叠体30中。芯绝缘区域20在z方向上延伸。芯绝缘区域20贯通层叠体30地设置。芯绝缘区域20由半导体层10包围。芯绝缘区域20由多条字线WL包围。芯绝缘区域20为柱状。芯绝缘区域20例如为圆柱状。
芯绝缘区域20例如氧化物、氮氧化物或者氮化物。芯绝缘区域20例如含有硅(Si)和氧(O)。芯绝缘区域20例如为氧化硅。
接着，对第1实施方式的半导体存储装置的作用和效果进行说明。
第1实施方式的三维NAND闪速存储器通过使电荷蓄积层16的单元间区域16b的氟浓度比电荷蓄积区域16a的氟浓度高，而使得电荷保持特性提高。第1实施方式的三维NAND闪速存储器的存储单元晶体管MT的阈值变动被抑制。
图4是比较例的半导体存储装置的存储单元的示意剖面图。比较例的半导体存储装置在电荷蓄积层16不包括氟浓度高的单元间区域16b这一点上与图3所示的第1实施方式的半导体存储装置不同。
图5是比较例的半导体存储装置的问题的说明图。图5表示在电荷蓄积层16写入了电子的状态。
如图5所示，在电荷蓄积层16写入了电子之后，当时间经过时，会产生电子的去俘获(de-trap)。被写入到了电荷蓄积层16的电子沿着电荷蓄积层16在横向上脱离。发生所谓的电子的横向脱离。
当发生电子的横向脱离时，存储单元晶体管MT的阈值电压会变动。换言之，当发生电子的横向脱离时，三维NAND闪速存储器的电荷保持特性会劣化。
认为电子的横向脱离是因在电荷蓄积层16中存在的俘获能级而发生的。认为被写入到了电荷蓄积层16的电子经由俘获能级而沿着电荷蓄积层16在横向上移动下去。
当氮化硅含有氟时，氮化硅中的俘获能级密度降低。第1实施方式的三维NAND闪速存储器的电荷蓄积层16包括氟浓度比电荷蓄积区域16a高的单元间区域16b。通过使单元间区域16b的氟浓度高，单元间区域16b的俘获能级密度会降低。因此，电子的横向脱离被抑制。由此，存储单元晶体管MT的阈值电压的变动被抑制。换言之，三维NAND闪速存储器的电荷保持特性提高。
单元间区域16b的氟浓度优选为1×1019atoms/cm3以上且1×1020atoms/cm3以下。当氟浓度超过1×1020atoms/cm3时，俘获能级密度转为增加。通过使氟浓度满足上述条件，能够实现低的俘获能级密度。另外，当氟浓度超过1×1020atoms/cm3时，俘获能级的深度变浅。因此，电子不被俘获能级俘获，横向脱离有可能被促进。
电荷蓄积区域16a的氟浓度优选小于1×1019atoms/cm3。当电荷蓄积区域16a的氟浓度成为1×1019atoms/cm3以上时，电荷蓄积区域16a的俘获能级密度变低，写入存储单元的电荷量变小。
电荷蓄积层16的氮(N)相对于硅(Si)的原子比例如优选为1.2以上。
氟在氮化硅中的扩散依赖于氮(N)相对于硅(Si)的原子比(N/Si)。当氮(N)相对于硅(Si)的原子比小于1.2时，氮化硅中的氟的扩散变大。因此，例如有可能单元间区域16b的氟会扩散到电荷蓄积区域16a，电荷蓄积区域16a的俘获能级密度有可能会变低。
电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)优选比单元间区域16b的氮(N)相对于硅(Si)的原子比(N/Si)大。通过增大电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)，能够抑制单元间区域16b的氟向电荷蓄积区域16a扩散。
电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)优选为1.25以上。通过使电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)为1.25以上，能够抑制单元间区域16b的氟向电荷蓄积区域16a扩散。另外，通过使电荷蓄积区域16a的氮(N)相对于硅(Si)的原子比(N/Si)为1.25以上，电荷蓄积区域16a中的浅的俘获能级减少，变得难以发生电子的去俘获。
单元间区域16b的氮(N)相对于硅(Si)的原子比(N/Si)优选为1.2以上且小于1.25。通过使氮(N)相对于硅(Si)的原子比(N/Si)比上述下限值高，氮化硅中的氟的扩散被适度地抑制，单元间区域16b的氟浓度的控制变得容易。另外，通过使氮(N)相对于硅(Si)的原子比(N/Si)比上述上限值低，氟的扩散进展，提高单元间区域16b的氟浓度变得容易。
以上，根据第1实施方式，通过提高电荷蓄积层16的单元间区域16b的氟浓度，电子的横向脱离被抑制，能够提供能提高电荷保持特性的半导体存储装置。
(第2实施方式)
第2实施方式的半导体存储装置与第1实施方式的半导体器件的不同点在于，还具备第4绝缘层，该第4绝缘层设置在栅电极层与第3绝缘层之间以及栅电极层与第1绝缘层之间，包括栅电极层与第3绝缘层之间的第3区域和栅电极层与第1绝缘层之间的第4区域，第3区域含有或者不含有氟(F)，第4区域含有氟(F)，第4区域的氟浓度比第3区域的氟浓度高。以下，关于与第1实施方式重复的内容，有时省略一部分记述。
图6的(a)、图6的(b)是第2实施方式的半导体存储装置的存储单元阵列的示意剖面图。图6的(a)、图6的(b)是与第1实施方式的图2的(a)、图2的(b)对应的图。
图6的(a)是存储单元阵列200的yz剖面图。图6的(a)是图6(b)的BB’剖面。图6的(b)是存储单元阵列200的xy剖面图。图6的(b)是图6的(a)的AA’剖面。在图6的(a)中，由虚线包围的区域为1个存储单元。
图7是第2实施方式的半导体存储装置的存储单元的示意剖面图。图7是存储单元的局部放大剖面图。图7是与第1实施方式的图3对应的图。
如图6的(a)、图6的(b)、图7所示，存储单元阵列200具备字线WL、半导体层10、层间绝缘层12、隧道绝缘层14、电荷蓄积层16、第1阻挡绝缘层18、第2阻挡绝缘层19、芯绝缘区域20。
多条字线WL和多个层间绝缘层12构成层叠体30。电荷蓄积层16包括电荷蓄积区域16a和单元间区域16b。第2阻挡绝缘层19包括阻挡区域19a和层间区域19b。
字线WL是栅电极层的一个例子。层间绝缘层12是第1绝缘层的一个例子。隧道绝缘层14是第2绝缘层的一个例子。第1阻挡绝缘层18是第3绝缘层的一个例子。电荷蓄积层16是第1层的一个例子。电荷蓄积区域16a是第1区域的一个例子。单元间区域16b是第2区域的一个例子。第2阻挡绝缘层19是第4绝缘层的一个例子。阻挡区域19a是第3区域的一个例子。层间区域19b是第4区域的一个例子。
第2阻挡绝缘层19设置在字线WL与第1阻挡绝缘层18之间。第2阻挡绝缘层19设置在字线WL与层间绝缘层12之间。第2阻挡绝缘层19具有阻止在电荷蓄积层16与字线WL之流动的电流的功能。
第2阻挡绝缘层19例如为氧化物、氮氧化物或者氮化物。第2阻挡绝缘层19例如含有铝(Al)和氧(O)。第2阻挡绝缘层19例如为氧化铝。第2阻挡绝缘层19的厚度例如为3nm以上且10nm以下。
通过设置第2阻挡绝缘层19，与第1实施方式相比，三维NAND闪速存储器的电荷保持特性进一步得以提高。
如图7所示，第2阻挡绝缘层19包括阻挡区域19a和层间区域19b。阻挡区域19a设置在字线WL与第1阻挡绝缘层18之间。层间区域19b设置在字线WL与层间绝缘层12之间。
阻挡区域19a含有铝(Al)和氧(O)。阻挡区域19a含有或者不含有氟(F)。层间区域19b含有铝(Al)、氧(O)以及氟(F)。层间区域19b的氟浓度比阻挡区域19a的氟浓度高。
例如，通过使氟从含有氟的层间绝缘层12热扩散，能够使层间区域19b的氟浓度比阻挡区域19a的氟浓度高。
通过使层间区域19b的氟浓度高，层间区域19b的介电常数降低。因此，字线WL间的电容降低。由此，能够降低三维NAND闪速存储器的功耗。另外，三维NAND闪速存储器能够高速化。
以上，根据第2实施方式，通过提高电荷蓄积层16的单元间区域16b的氟浓度，电子的横向脱离被抑制，能够提供能提高电荷保持特性的半导体存储装置。
(第3实施方式)
第3实施方式的半导体存储装置与第1实施方式的半导体装置的不同点在于，第3绝缘层至少在第1绝缘层与第1层之间的区域含有铁电体材料。以下，关于与第1实施方式重复的内容，有时省略一部分记述。
图8是第3实施方式的半导体存储装置的存储单元的示意剖面图。图8是存储单元的局部放大剖面图。图8是与第1实施方式的图3对应的图。
第1阻挡绝缘层18的至少一部分含有铁电体材料。第1阻挡绝缘层18例如含有铪(Hf)和锆(Zr)中的至少任一方的金属元素以及氧(O)。第1阻挡绝缘层18例如含有氧化铪和氧化锆中的至少任一方。第1阻挡绝缘层18例如为氧化铪或者氧化锆。
如图8所示，第1阻挡绝缘层18包括铁电区域18a和顺电区域18b。铁电区域18a设置在层间绝缘层12与电荷蓄积层16之间。铁电区域18a设置在层间绝缘层12与单元间区域16b之间。
顺电区域18b设置在字线WL与电荷蓄积层16之间。顺电区域18b设置在字线WL与电荷蓄积区域16a之间。
铁电区域18a含有铁电体材料。铁电区域18a具有铁电性。
铁电区域18a例如含有铪(Hf)和锆(Zr)中的至少任一方的金属元素以及氧(O)。铁电区域18a例如将正交晶系(orthorhombic crystal system)或者三方晶系的结晶作为主要的构成物质。将正交晶系或者三方晶系的结晶作为主要的构成物质意味着在构成铁电区域18a的物质中，正交晶系或者三方晶系的结晶呈现最高的存在比例。
顺电区域18b含有顺电体材料。顺电区域18b具有顺电性。
顺电区域18b例如含有铪(Hf)和锆(Zr)中的至少任一方的金属元素以及氧(O)。顺电区域18b将正交晶系和三方晶系的结晶以外作为主要的构成物质。将正交晶系和三方晶系的结晶以外作为主要的构成物质意味着在构成顺电区域18b的物质中，正交晶系和三方晶系的结晶以外的物质呈现最高的存在比例。
氧化铪在为正交晶系或者三方晶系的结晶的情况下具有铁电性。氧化铪在为正交晶系或者三方晶系的结晶的情况下为铁电体。
氧化铪例如在为第三正交晶系(Orthorhombic III、空间群Pbc21、空间群编号第29)或者三方晶系(Trigonal、空间群R3m或者P3或者R3、空间群编号第160或者第143或者第146)的结晶的情况下具有铁电性。
氧化铪在为正交晶系或者三方晶系的结晶以外的结晶的情况下、或者在为无定形的情况下没有铁电性。氧化铪在为正交晶系或者三方晶系的结晶以外的结晶的情况下、或者在为无定形的情况下为顺电体。正交晶系或者三方晶系以外是指立方晶系、六方晶系、四方晶系、单斜晶系、三斜晶系。
氧化锆在为正交晶系或者三方晶系的结晶的情况下具有铁电性。氧化锆在为正交晶系或者三方晶系的结晶的情况下为铁电体。
氧化锆例如在为第三正交晶系(Orthorhombic III、空间群Pbc21、空间群编号第29)或者三方晶系(Trigonal、空间群R3m或者P3或者R3、空间群编号第160或者第143或者第146)的结晶的情况下具有铁电性。
氧化锆在为正交晶系或者三方晶系的结晶以外的结晶的情况下、或者在为无定形的情况下没有铁电性。氧化锆在为正交晶系或者三方晶系的结晶以外的结晶的情况下、或者为无定形的情况下为顺电体。
第1阻挡绝缘层18在层间绝缘层12与单元间区域16b之间设置有铁电区域18a。由此，被单元间区域16b的俘获能级所俘获的电子被铁电区域18a吸引。因此，单元间区域16b的电子的移动被抑制。因此，电子的横向脱离进一步被抑制，三维NAND闪速存储器的电荷保持特性进一步提高。
此外，也可以设为如下结构：在第1阻挡绝缘层18不设置顺电区域18b，第1阻挡绝缘层18的整体含有铁电体材料。
以上，根据第3实施方式，通过提高电荷蓄积层16的单元间区域16b的氟浓度，电子的横向脱离被抑制，能够提供能提高电荷保持特性的半导体存储装置。
(第4实施方式)
第4实施方式的半导体存储装置具备：第1栅电极层，其在第1方向上延伸；第2栅电极层，其在第1方向上延伸，在与第1方向交叉的第2方向上与第1栅电极层相邻；半导体层，其设置在第1栅电极层与第2栅电极层之间，在与第1方向以及第2方向交叉的第3方向上延伸；第3栅电极层，其在第1方向上延伸，在第3方向上与第1栅电极层相邻；第1绝缘层，其设置在第1栅电极层与第3栅电极层之间；第2绝缘层，其设置在半导体层与第1栅电极层之间以及半导体层与第1绝缘层之间；第3绝缘层，其设置在第2绝缘层与第1栅电极层之间以及第2绝缘层与第1绝缘层之间；第1层，其设置在第2绝缘层与第3绝缘层之间，含有硅(Si)和氮(N)，包括第1栅电极层与半导体层之间的第1区域和第1绝缘层与半导体层之间的第2区域，第1区域含有或者不含有氟(F)，第2区域含有氟(F)，第2区域的氟浓度比第1区域的氟浓度高。
第4实施方式的半导体存储装置为三维NAND闪速存储器。第4实施方式的半导体存储装置的存储单元为所谓的金属氮氧化物半导体(Metal-Oxide-Nitride-Oxide-Semiconductor)型(MONOS型)的存储单元。
第4实施方式的半导体存储装置的存储单元阵列的构造与第1实施方式的半导体存储装置不同。具体而言，第1实施方式的存储单元阵列为形成存储单元晶体管的沟道的半导体层由栅电极层包围的构造，但第4实施方式的存储单元阵列为半导体层由两个电分离了的栅电极层夹着的构造。以下，关于与第1实施方式重复的内容，有时省略一部分记述。
图9是第4实施方式的半导体存储装置的存储单元阵列的电路图。
如图9所示，第4实施方式的三维NAND闪速存储器的存储单元阵列400具备源极选择晶体管SST、漏极选择晶体管SDT、字线WLa、WLb、位线BL1～BL4、共用源极线CSL、源极选择栅极线SGS、漏极选择栅极线SGD以及存储串MS。
以下，图9所示的x方向为第1方向的一个例子。y方向为第2方向的一个例子。z方向为第3方向的一个例子。y方向与x方向交叉。z方向与x方向以及y方向交叉。例如，x方向与y方向正交。例如，z方向与x方向以及y方向正交。
如图9所示，存储串MS具备在共用源极线CSL与位线BL之间串联连接的源极选择晶体管SST、多个存储单元以及漏极选择晶体管SDT。通过选择1条位线BL和1条漏极选择栅极线SGD，1条存储串MS被选择，通过选择1条字线WL，1个存储单元成为能够选择。字线WL是构成存储单元的存储单元晶体管MT的栅电极。
字线WLa、WLb在x方向上延伸。字线WLa、WLb与存储单元晶体管MT的栅电极连接。字线WLa、WLb对存储单元晶体管MT的栅极电压进行控制。
字线WLa和字线WLb电分离。字线WLa和字线WLa电连接。字线WLb和字线WLb电连接。
源极选择晶体管SST与共用源极线CSL电连接。源极选择晶体管SST由施加于源极选择栅极线SGS的电压进行控制。
漏极选择晶体管SDT与位线BL1～BL4连接。漏极选择晶体管SDT由施加于漏极选择栅极线SGD的电压进行控制。
在图9中，在串联连接的存储单元为4个时，例示了位线为4条的情况，但串联连接的存储单元的数量、位线的数量不限定于4个或者4条。
图10、图11是第4实施方式的半导体存储装置的存储单元阵列的示意剖面图。图10是存储单元阵列400的xy剖面。图10是包含图11的BB’面的剖面。图11是存储单元阵列400的yz剖面。图11是图10的AA’剖面。
在图10和图11中，由虚线包围的区域为一个存储单元。在图10和图11中例示了在y方向上相邻的存储单元MC1和存储单元MC2。
图12是第4实施方式的半导体存储装置的存储单元的示意剖面图。图12是存储单元的局部放大剖面图。图12是图11的局部放大图。
图13是第4实施方式的半导体存储装置的存储单元的示意剖面图。图13是图10的局部放大图。
存储单元阵列400具备半导体层10、第1栅电极层11a、第2栅电极层11b、第3栅电极层11c、第4栅电极层11d、层间绝缘层12、沟槽(trench)绝缘层13、隧道绝缘层14、电荷蓄积层16、第1阻挡绝缘层18、芯绝缘区域20。电荷蓄积层16包括第1电荷蓄积区域16a1、第2电荷蓄积区域16a2、第1单元间区域16b1以及第2单元间区域16b2。
层间绝缘层12是第1绝缘层的一个例子。隧道绝缘层14是第2绝缘层的一个例子。第1阻挡绝缘层18是第3绝缘层的一个例子。电荷蓄积层16是第1层的一个例子。第1电荷蓄积区域16a1是第1区域的一个例子。第2电荷蓄积区域16a2是第3区域的一个例子。第1单元间区域16b1是第2区域的一个例子。第2单元间区域16b2是第4区域的一个例子。
存储单元阵列400例如设置在未图示的半导体基板上。半导体基板具有与x方向以及y方向平行的表面。
第1栅电极层11a在x方向上延伸。第1栅电极层11a例如与图9所示的字线WLa对应。第1栅电极层11a作为存储单元MC1的晶体管的栅电极发挥功能。
第2栅电极层11b在x方向上延伸。第2栅电极层11b在y方向上与第1栅电极层11a相邻。第2栅电极层11b例如与图9所示的字线WLb对应。第2栅电极层11b作为存储单元MC2的晶体管的栅电极发挥功能。
第3栅电极层11c在x方向上延伸。第3栅电极层11c在z方向上与第1栅电极层11a相邻。第3栅电极层11c例如与图9所示的字线WLa对应。第3栅电极层11c作为存储单元的晶体管的栅电极发挥功能。
第4栅电极层11d在x方向上延伸。第4栅电极层11d在y方向上与第3栅电极层11c相邻。另外，第4栅电极层11d在z方向上与第2栅电极层11b相邻。第4栅电极层11d例如与图9所示的字线WLb对应。第4栅电极层11d作为存储单元的晶体管的栅电极发挥功能。
第1栅电极层11a、第2栅电极层11b、第3栅电极层11c、第4栅电极层11d例如为金属、金属氮化物、金属碳化物或者半导体。第1栅电极层11a、第2栅电极层11b、第3栅电极层11c、第4栅电极层11d例如为钨(W)。
半导体层10设置在第1栅电极层11a与第2栅电极层11b之间。半导体层10设置在第3栅电极层11c与第4栅电极层11d之间。半导体层10在z方向上延伸。半导体层10例如为圆筒形状。
半导体层10作为存储单元晶体管MT的沟道发挥功能。
半导体层10例如为多晶半导体。半导体层10例如含有多晶硅。半导体层10例如为多晶硅层。半导体层10的xy平面中的厚度例如为5nm以上且30nm以下。
层间绝缘层12设置在第1栅电极层11a与第3栅电极层11c之间以及第2栅电极层11b与第4栅电极层11d之间。
层间绝缘层12例如为氧化物、氮氧化物或者氮化物。层间绝缘层12例如含有氧化硅。层间绝缘层12例如为氧化硅。层间绝缘层12的z方向上的厚度例如为5nm以上且30nm以下。
层间绝缘层12例如含有氟(F)。层间绝缘层12的氟浓度例如为1×1019atoms/cm3以上且1×1022atoms/cm3以下。
沟槽绝缘层13设置在第1栅电极层11a与第2栅电极层11b之间。沟槽绝缘层13设置在第3栅电极层11c与第4栅电极层11d之间。沟槽绝缘层13在x方向上与半导体层10相邻。
沟槽绝缘层13例如为氧化物、氮氧化物或者氮化物。沟槽绝缘层13例如含有氧化硅。沟槽绝缘层13例如为氧化硅。
沟槽绝缘层13例如含有氟(F)。沟槽绝缘层13的氟浓度例如为1×1019atoms/cm3以上且1×1022atoms/cm3以下。
隧道绝缘层14包围半导体层10。隧道绝缘层14设置在半导体层10与第1栅电极层11a之间。隧道绝缘层14设置在半导体层10与第2栅电极层11b之间。隧道绝缘层14设置在半导体层10与第3栅电极层11c之间。隧道绝缘层14设置在半导体层10与第4栅电极层11d之间。
隧道绝缘层14设置在半导体层10与电荷蓄积层16之间。隧道绝缘层14也设置在半导体层10与层间绝缘层12之间。隧道绝缘层14具有根据在栅电极层与半导体层10之间施加的电压来使电荷通过的功能。
隧道绝缘层14例如含有硅(Si)、氮(N)以及氧(O)。隧道绝缘层14例如含有氮化硅或者氮氧化硅。隧道绝缘层14的厚度例如为3nm以上且8nm以下。
隧道绝缘层14例如包括下层部、中间部、上层部。在半导体层10与中间部之间设置有下层部。在下层部与上层部之间设置有中间部。在中间部与电荷蓄积层16之间设置有上层部。
下层部例如为氧化硅。中间部例如为氮化硅或者氮氧化硅。上层部例如为氧化硅。
电荷蓄积层16设置在隧道绝缘层14与第1阻挡绝缘层18之间。电荷蓄积层16包围半导体层10。
电荷蓄积层16具有俘获并蓄积电荷的功能。电荷例如为电子。根据蓄积于电荷蓄积层16的电荷量，存储单元晶体管MT的阈值电压变化。通过利用该阈值电压的变化，1个存储单元能够存储数据。
例如，通过存储单元晶体管MT的阈值电压变化，存储单元晶体管MT导通(ON)的电压变化。例如当将阈值电压高的状态定义为数据“0”、将阈值电压低的状态定义为数据“1”时，存储单元能够存储“0”和“1”的1位数据。
电荷蓄积层16含有硅(Si)和氮(N)。电荷蓄积层16例如含有氮化硅。电荷蓄积层16例如为氮化硅。电荷蓄积层16的厚度例如为3nm以上且10nm以下。
如图12所示，电荷蓄积层16包括第1电荷蓄积区域16a1和第1单元间区域16b1。第1电荷蓄积区域16a1设置在第1栅电极层11a与半导体层10之间。第1单元间区域16b1设置在层间绝缘层12与半导体层10之间。
第1电荷蓄积区域16a1含有硅(Si)和氮(N)。第1电荷蓄积区域16a1含有或者不含有氟(F)。第1单元间区域16b1含有硅(Si)、氮(N)以及氟(F)。第1单元间区域16b1的氟浓度比第1电荷蓄积区域16a1的氟浓度高。
第1单元间区域16b1的氟浓度例如为1×1019atoms/cm3以上且1×1020atoms/cm3以下。另外，第1电荷蓄积区域16a1的氟浓度例如小于1×1019atoms/cm3。
电荷蓄积层16的氮(N)相对于硅(Si)的原子比例如为1.2以上。
第1电荷蓄积区域16a1的氮(N)相对于硅(Si)的原子比(N/Si)比第1单元间区域16b1的氮(N)相对于硅(Si)的原子比(N/Si)大。
第1电荷蓄积区域16a1的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.25以上且1.4以下。另外，第1单元间区域16b1的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.2以上且小于1.25。
例如，通过使氟从含有氟的层间绝缘层12热扩散，能够使第1单元间区域16b1的氟浓度比第1电荷蓄积区域16a1的氟浓度高。
如图13所示，电荷蓄积层16包括第1电荷蓄积区域16a1、第2电荷蓄积区域16a2、第2单元间区域16b2。第2电荷蓄积区域16a2设置在第2栅电极层11b与半导体层10之间。第2单元间区域16b2设置在第1电荷蓄积区域16a1与第2电荷蓄积区域16a2之间。第2单元间区域16b2设置在沟槽绝缘层13与半导体层10之间。
第1电荷蓄积区域16a1和第2电荷蓄积区域16a2含有硅(Si)和氮(N)。第1电荷蓄积区域16a1和第2电荷蓄积区域16a2含有或者不含有氟(F)。第2单元间区域16b2含有硅(Si)、氮(N)以及氟(F)。第2单元间区域16b2的氟浓度比第1电荷蓄积区域16a1的氟浓度以及第2电荷蓄积区域16a2的氟浓度高。
第2单元间区域16b2的氟浓度例如为1×1019atoms/cm3以上且1×1020atoms/cm3以下。另外，第1电荷蓄积区域16a1的氟浓度和第2电荷蓄积区域16a2的氟浓度例如小于1×1019atoms/cm3。
第1电荷蓄积区域16a1和第2电荷蓄积区域16a2的氮(N)相对于硅(Si)的原子比(N/Si)比第2单元间区域16b2的氮(N)相对于硅(Si)的原子比(N/Si)大。
第1电荷蓄积区域16a1和第2电荷蓄积区域16a2的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.25以上且1.4以下。另外，第2单元间区域16b2的氮(N)相对于硅(Si)的原子比(N/Si)例如为1.2以上且小于1.25。
例如，通过使氟从含有氟的沟槽绝缘层13热扩散，能够使第2单元间区域16b2的氟浓度比第1电荷蓄积区域16a1的氟浓度以及第2电荷蓄积区域16a2的氟浓度高。
第1阻挡绝缘层18包围半导体层10。第1阻挡绝缘层18设置在隧道绝缘层14与层叠体30之间。第1阻挡绝缘层18设置在隧道绝缘层14与第1栅电极层11a之间。第1阻挡绝缘层18设置在隧道绝缘层14与第2栅电极层11b之间。第1阻挡绝缘层18设置在隧道绝缘层14与第3栅电极层11c之间。第1阻挡绝缘层18设置在隧道绝缘层14与第4栅电极层11d之间。
第1阻挡绝缘层18设置在电荷蓄积层16与第1栅电极层11a之间。第1阻挡绝缘层18设置在电荷蓄积层16与第2栅电极层11b之间。第1阻挡绝缘层18设置在电荷蓄积层16与第3栅电极层11c之间。第1阻挡绝缘层18设置在电荷蓄积层16与第4栅电极层11d之间。
第1阻挡绝缘层18例如为氧化物、氮氧化物或者氮化物。第1阻挡绝缘层18例如含有硅(Si)和氧(O)。第1阻挡绝缘层18例如为氧化硅。第1阻挡绝缘层18的厚度例如为3nm以上且10nm以下。
芯绝缘区域20在z方向上延伸。芯绝缘区域20由半导体层10包围。芯绝缘区域20为柱状。芯绝缘区域20例如为圆柱状。
芯绝缘区域20例如为氧化物、氮氧化物或者氮化物。芯绝缘区域20例如含有硅(Si)和氧(O)。芯绝缘区域20例如为氧化硅。
第4实施方式的三维NAND闪速存储器使电荷蓄积层16的第1单元间区域16b1的氟浓度和第2单元间区域16b2的氟浓度比第1电荷蓄积区域16a1的氟浓度和第2电荷蓄积区域16a2的氟浓度高。因此，通过与第1实施方式的三维NAND闪速存储器同样的作用，电荷保持特性提高。另外，通过与第1实施方式的三维NAND闪速存储器同样的作用，存储单元晶体管MT的阈值变动被抑制。
以上，根据第4实施方式，通过使电荷蓄积层16的第1单元间区域16b1的氟浓度和第2单元间区域16b2的氟浓度比第1电荷蓄积区域16a1的氟浓度和第2电荷蓄积区域16a2的氟浓度高，电子的横向脱离被抑制，能够提供能提高电荷保持特性的半导体存储装置。
(第5实施方式)
第5实施方式的半导体存储装置与第4实施方式的半导体存储装置的不同点在于，还具备第4绝缘层，该第4绝缘层设置在第1栅电极层与第3绝缘层之间以及栅电极层与第1绝缘层之间，包括第1栅电极层与第3绝缘层之间的第5区域和第1栅电极层与第1绝缘层之间的第6区域，第5区域含有或者不含有氟(F)，第6区域含有氟(F)，第6区域的氟浓度比第5区域的氟浓度高。以下，关于与第1实施方式或者第4实施方式重复的内容，有时省略一部分记述。
图14、图15是第5实施方式的半导体存储装置的存储单元阵列的示意剖面图。图14是存储单元阵列500的xy剖面。图14是包含图15的BB’面的剖面。图15是存储单元阵列400的yz剖面。图15是图14的AA’剖面。
在图14和图15中，由虚线包围的区域为一个存储单元。在图15和图14中例示了在y方向上相邻的存储单元MC1和存储单元MC2。
图16是第5实施方式的半导体存储装置的存储单元的示意剖面图。图16是存储单元的局部放大剖面图。图16是图15的局部放大图。
图17是第5实施方式的半导体存储装置的存储单元的示意剖面图。图17是图14的局部放大图。
存储单元阵列500具备半导体层10、第1栅电极层11a、第2栅电极层11b、第3栅电极层11c、第4栅电极层11d、层间绝缘层12、沟槽绝缘层13、隧道绝缘层14、电荷蓄积层16、第1阻挡绝缘层18、第2阻挡绝缘层19、芯绝缘区域20。电荷蓄积层16包括第1电荷蓄积区域16a1、第2电荷蓄积区域16a2、第1单元间区域16b1以及第2单元间区域16b2。第2阻挡绝缘层19包括阻挡区域19a、第1层间区域19b1以及第2层间区域19b2。
层间绝缘层12是第1绝缘层的一个例子。沟槽绝缘层13是第5绝缘层的一个例子。隧道绝缘层14是第2绝缘层的一个例子。第1阻挡绝缘层18是第3绝缘层的一个例子。电荷蓄积层16是第1层的一个例子。第1电荷蓄积区域16a1是第1区域的一个例子。第2电荷蓄积区域16a2是第3区域的一个例子。第1单元间区域16b1是第2区域的一个例子。第2单元间区域16b2是第4区域的一个例子。阻挡区域19a是第5区域的一个例子。第1层间区域19b1是第6区域的一个例子。第2层间区域19b2是第7区域的一个例子。
第2阻挡绝缘层19设置在第1栅电极层11a与第1阻挡绝缘层18之间。第2阻挡绝缘层19设置在第2栅电极层11b与第1阻挡绝缘层18之间。第2阻挡绝缘层19设置在第3栅电极层11c与第1阻挡绝缘层18之间。第2阻挡绝缘层19设置在第4栅电极层11d与第1阻挡绝缘层18之间。
第2阻挡绝缘层19设置在第1栅电极层11a与层间绝缘层12之间。第2阻挡绝缘层19设置在第2栅电极层11b与层间绝缘层12之间。第2阻挡绝缘层19设置在第3栅电极层11c与层间绝缘层12之间。第2阻挡绝缘层19设置在第4栅电极层11d与层间绝缘层12之间。
第2阻挡绝缘层19设置在第1栅电极层11a与沟槽绝缘层13之间。第2阻挡绝缘层19设置在第2栅电极层11b与沟槽绝缘层13之间。第2阻挡绝缘层19设置在第3栅电极层11c与沟槽绝缘层13之间。第2阻挡绝缘层19设置在第4栅电极层11d与沟槽绝缘层13之间。
第2阻挡绝缘层19具有阻止在电荷蓄积层16与栅电极层之间流动的电流的功能。
第2阻挡绝缘层19例如为氧化物、氮氧化物或者氮化物。第2阻挡绝缘层19例如含有铝(Al)和氧(O)。第2阻挡绝缘层19例如为氧化铝。第2阻挡绝缘层19的厚度例如为3nm以上且10nm以下。
通过设置第2阻挡绝缘层19，与第4实施方式相比，三维NAND闪速存储器的电荷保持特性进一步提高。
如图16所示，第2阻挡绝缘层19包括阻挡区域19a和第1层间区域19b1。阻挡区域19a设置在第1栅电极层11a与第1阻挡绝缘层18之间。第1层间区域19b1设置在第1栅电极层11a与层间绝缘层12之间。
阻挡区域19a含有铝(Al)和氧(O)。阻挡区域19a含有或者不含有氟(F)。第1层间区域19b1含有铝(Al)、氧(O)以及氟(F)。第1层间区域19b1的氟浓度比阻挡区域19a的氟浓度高。
例如，通过使氟从含有氟的层间绝缘层12热扩散，能够使第1层间区域19b1的氟浓度比阻挡区域19a的氟浓度高。
如图17所示，第2阻挡绝缘层19包括阻挡区域19a和第2层间区域19b2。阻挡区域19a设置在第1栅电极层11a与第1阻挡绝缘层18之间。第2层间区域19b2设置在第1栅电极层11a与沟槽绝缘层13之间。
阻挡区域19a含有铝(Al)和氧(O)。阻挡区域19a含有或者不含有氟(F)。第2层间区域19b2含有铝(Al)、氧(O)以及氟(F)。第2层间区域19b2的氟浓度比阻挡区域19a的氟浓度高。
例如，通过使氟从含有氟的沟槽绝缘层13热扩散，能够使第2层间区域19b2的氟浓度比阻挡区域19a的氟浓度高。
通过使第1层间区域19b1和第2层间区域19b2的氟浓度高，第1层间区域19b1和第2层间区域19b2的介电常数降低。因此，栅电极层间的电容降低。由此，能够降低三维NAND闪速存储器的功耗。另外，三维NAND闪速存储器能够高速化。
以上，根据第5实施方式，能够与第1实施方式和第4实施方式同样地提供能提高电荷保持特性的半导体存储装置。
在第1实施方式～第5实施方式中，以在字线WL或者栅电极层之间设置有层间绝缘层12的情况为例进行了说明，但字线WL或者栅电极层之间例如也可以为空洞。
能够对第2实施方式的半导体存储装置应用与第3实施方式同样的含有铁电体材料的第1阻挡绝缘层18，能够得到与第3实施方式同样的效果。另外，也能够对于第4实施方式、第5实施方式的半导体存储装置应用与第3实施方式同样的含有铁电体材料的第1阻挡绝缘层18，能够得到与第3实施方式同样的效果。进而，通过在沟槽绝缘层13与第2单元间区域16b2之间的第1阻挡绝缘层18设置有铁电区域，由第2单元间区域16b2的俘获能级所俘获的电子被铁电区域吸引，第2单元间区域16b2的电子的移动被抑制。因此，电子的横向脱离被进一步抑制，三维NAND闪速存储器的电荷保持特性进一步提高。
以上对本发明的几个实施方式进行了说明，但这些实施方式是作为例子提示的，并不是意在限定发明的范围。这些新的实施方式能够以其它各种各样的方式来实施，能够在不脱离发明的宗旨的范围内进行各种省略、置换、变更。例如，也可以将一个实施方式的构成要素置换或者变更为其它实施方式的构成要素。这些实施方式和/或其变形包含在发明的范围、宗旨内，并且包含在权利要求书所记载的发明及其等同的范围内。

Claims (20)

1.一种半导体存储装置，具备：
层叠体，其通过在第1方向上交替地层叠栅电极层和第1绝缘层而形成；
半导体层，其设置在所述层叠体中，在所述第1方向上延伸；
第2绝缘层，其设置在所述半导体层与所述层叠体之间；
第3绝缘层，其设置在所述第2绝缘层与所述层叠体之间；以及
第1层，其设置在所述第2绝缘层与所述第3绝缘层之间，含有硅即Si和氮即N，包括所述栅电极层与所述半导体层之间的第1区域和所述第1绝缘层与所述半导体层之间的第2区域，所述第1区域含有氟即F或者不含有氟即F，所述第2区域含有氟即F，所述第2区域的氟浓度比所述第1区域的氟浓度高。
2.根据权利要求1所述的半导体存储装置，
所述第2区域的氟浓度为1×1020atoms/cm3以下。
3.根据权利要求1或者2所述的半导体存储装置，
所述第1层的氮即N相对于硅即Si的原子比即N/Si为1.2以上。
4.根据权利要求1所述的半导体存储装置，
所述第1区域的氮即N相对于硅即Si的原子比即N/Si比所述第2区域的氮即N相对于硅即Si的原子比即N/Si大。
5.根据权利要求4所述的半导体存储装置，
所述第1区域的氮即N相对于硅即Si的原子比即N/Si为1.25以上，所述第2区域的氮即N相对于硅即Si的原子比即N/Si为1.2以上且小于1.25。
6.根据权利要求1所述的半导体存储装置，
所述第1绝缘层含有氟。
7.根据权利要求1所述的半导体存储装置，
还具备第4绝缘层，所述第4绝缘层设置在所述栅电极层与所述第3绝缘层之间以及所述栅电极层与所述第1绝缘层之间，包括所述栅电极层与所述第3绝缘层之间的第3区域和所述栅电极层与所述第1绝缘层之间的第4区域，所述第3区域含有氟即F或者不含有氟即F，所述第4区域含有氟即F，所述第4区域的氟浓度比所述第3区域的氟浓度高。
8.根据权利要求7所述的半导体存储装置，
所述第1绝缘层含有硅即Si和氧即O，所述第4绝缘层含有铝即Al和氧即O。
9.根据权利要求1所述的半导体存储装置，
所述第3绝缘层至少在所述第1绝缘层与所述第1层之间的区域含有铁电体材料。
10.根据权利要求9所述的半导体存储装置，
所述第3绝缘层在所述栅电极层与所述第1层之间的区域含有顺电体材料。
11.一种半导体存储装置，具备：
第1栅电极层，其在第1方向上延伸；
第2栅电极层，其在所述第1方向上延伸，在与所述第1方向交叉的第2方向上与所述第1栅电极层相邻；
半导体层，其设置在所述第1栅电极层与所述第2栅电极层之间，在与所述第1方向以及所述第2方向交叉的第3方向上延伸；
第3栅电极层，其在所述第1方向上延伸，在所述第3方向上与所述第1栅电极层相邻；
第1绝缘层，其设置在所述第1栅电极层与所述第3栅电极层之间；
第2绝缘层，其设置在所述半导体层与所述第1栅电极层之间以及所述半导体层与所述第1绝缘层之间；
第3绝缘层，其设置在所述第2绝缘层与所述第1栅电极层之间以及所述第2绝缘层与所述第1绝缘层之间；以及
第1层，其设置在所述第2绝缘层与所述第3绝缘层之间，含有硅即Si和氮即N，包括所述第1栅电极层与所述半导体层之间的第1区域和所述第1绝缘层与所述半导体层之间的第2区域，所述第1区域含有氟即F或者不含有氟即F，所述第2区域含有氟即F，所述第2区域的氟浓度比所述第1区域的氟浓度高。
12.根据权利要求11所述的半导体存储装置，
所述第2区域的氟浓度为1×1020atoms/cm3以下。
13.根据权利要求11或者12所述的半导体存储装置，
所述第1层的氮即N相对于硅即Si的原子比即N/Si为1.2以上。
14.根据权利要求11或者12所述的半导体存储装置，
所述第1区域的氮即N相对于硅即Si的原子比即N/Si比所述第2区域的氮即N相对于硅即Si的原子比即N/Si大。
15.根据权利要求14所述的半导体存储装置，
所述第1区域的氮即N相对于硅即Si的原子比即N/Si为1.25以上，所述第2区域的氮即N相对于硅即Si的原子比即N/Si为1.2以上且小于1.25。
16.根据权利要求11或者12所述的半导体存储装置，
所述第1绝缘层含有氟。
17.根据权利要求11或者12所述的半导体存储装置，
所述第1层还包括所述第2栅电极层与所述半导体层之间的第3区域和所述第1区域与所述第3区域之间的第4区域，所述第3区域含有氟即F或者不含有氟即F，所述第4区域含有氟即F，所述第4区域的氟浓度比所述第1区域的氟浓度高，所述第4区域的氟浓度比所述第3区域的氟浓度高。
18.根据权利要求11或者12所述的半导体存储装置，
还具备第4绝缘层，所述第4绝缘层设置在所述第1栅电极层与所述第3绝缘层之间以及所述栅电极层与所述第1绝缘层之间，包括所述第1栅电极层与所述第3绝缘层之间的第5区域和所述第1栅电极层与所述第1绝缘层之间的第6区域，所述第5区域含有氟即F或者不含有氟即F，所述第6区域含有氟即F，所述第6区域的氟浓度比所述第5区域的氟浓度高。
19.根据权利要求18所述的半导体存储装置，
所述第1绝缘层含有硅即Si和氧即O，所述第4绝缘层含有铝即Al和氧即O。
20.根据权利要求18所述的半导体存储装置，
还具备第5绝缘层，所述第5绝缘层设置在所述第1栅电极层与所述第2栅电极层之间，所述第4绝缘层还包括所述第1栅电极层与所述第5绝缘层之间的第7区域，所述第7区域含有氟即F，所述第7区域的氟浓度比所述第5区域的氟浓度高。
CN202210740187.3A 2022-03-16 2022-06-27 半导体存储装置 Pending CN116828853A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022041800A JP2023136276A (ja) 2022-03-16 2022-03-16 半導体記憶装置
JP2022-041800 2022-03-16

Publications (1)

Publication Number Publication Date
CN116828853A true CN116828853A (zh) 2023-09-29

Family

ID=88111462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210740187.3A Pending CN116828853A (zh) 2022-03-16 2022-06-27 半导体存储装置

Country Status (4)

Country Link
US (1) US20230320093A1 (zh)
JP (1) JP2023136276A (zh)
CN (1) CN116828853A (zh)
TW (1) TWI814414B (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017010951A (ja) * 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
CN106935592A (zh) * 2015-12-31 2017-07-07 中芯国际集成电路制造(上海)有限公司 3d nand闪存的形成方法
JP2021150524A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置
JP2021150525A (ja) * 2020-03-19 2021-09-27 キオクシア株式会社 半導体記憶装置及び半導体記憶装置の製造方法

Also Published As

Publication number Publication date
US20230320093A1 (en) 2023-10-05
TWI814414B (zh) 2023-09-01
TW202338805A (zh) 2023-10-01
JP2023136276A (ja) 2023-09-29

Similar Documents

Publication Publication Date Title
CN110299410B (zh) 半导体存储装置
JP7173909B2 (ja) 半導体記憶装置
CN110931560B (zh) 存储装置
US11437403B2 (en) Ferroelectric memory device
US11195858B2 (en) Ferroelectric memory device
US20210358925A1 (en) Semiconductor memory device
US10672788B2 (en) Semiconductor memory device having a multi-region semiconductor layer
US11737281B2 (en) Semiconductor memory device
US11417674B2 (en) Semiconductor memory device and method of manufacturing semiconductor memory device
US11871579B2 (en) Semiconductor memory device having ferroelectric gate insulating layer
US20220406809A1 (en) Semiconductor memory device
CN113497058B (zh) 半导体存储装置及半导体存储装置的制造方法
US11355511B2 (en) Semiconductor memory device
TWI814414B (zh) 半導體記憶裝置
US11723211B2 (en) Semiconductor memory device having ferroelectric field effect transistor
TWI826936B (zh) 半導體記憶裝置
US20230301089A1 (en) Method for manufacturing oxide film, method for manufacturing semiconductor memory device, semiconductor device, and semiconductor memory device
TWI811686B (zh) 半導體記憶裝置及其製造方法
US11646354B2 (en) Semiconductor device and semiconductor storage device
JP2023044117A (ja) 半導体装置、半導体記憶装置、及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination