CN116828852A - 存储器及其制备方法 - Google Patents
存储器及其制备方法 Download PDFInfo
- Publication number
- CN116828852A CN116828852A CN202310780515.7A CN202310780515A CN116828852A CN 116828852 A CN116828852 A CN 116828852A CN 202310780515 A CN202310780515 A CN 202310780515A CN 116828852 A CN116828852 A CN 116828852A
- Authority
- CN
- China
- Prior art keywords
- layer
- charge trapping
- forming
- memory
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 60
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 60
- 230000008569 process Effects 0.000 claims abstract description 51
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 47
- 229920005591 polysilicon Polymers 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 31
- 238000000137 annealing Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 230000005641 tunneling Effects 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 17
- 230000000903 blocking effect Effects 0.000 claims abstract description 15
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 claims abstract description 9
- 229910052805 deuterium Inorganic materials 0.000 claims abstract description 9
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 239000007789 gas Substances 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 claims description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 172
- 230000007547 defect Effects 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000005527 interface trap Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供了一种存储器及其制备方法，所述存储器的制备方法包括：提供半导体衬底；在所述半导体衬底上形成隔离层；在所述隔离层上形成多晶硅层；在所述多晶硅层上形成隧穿氧化层；在所述隧穿氧化层上形成电荷俘获层；执行高压退火工艺，所述高压退火工艺采用的气体为氘气；在所述电荷俘获层上形成阻挡层；在所述阻挡层上形成栅电极层。本发明的技术方案能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
Description
技术领域
本发明涉及半导体制成技术领域，特别涉及一种存储器及其制备方法。
背景技术
随着非易失性存储器市场的快速增长，提出的3D氧化硅-氮化物-氧化硅(SONOS)闪存结构克服了现有2D结构的特征尺寸方面的物理限制。如图1所示，一种现有SONOS器件包含衬底11以及自下向上依次形成于衬底11上的隧穿氧化层12、电荷俘获层13、阻挡层14和栅极层15。其中，在所述衬底11与所述隧穿氧化层12的界面之间会形成晶体硅(c-Si)沟道。
而随着3D结构的发展，对器件的性能和可靠性要求越来越高，为提高器件的性能，多晶硅(ploy-Si)沟道逐渐取代晶体硅沟道，多晶硅沟道通常形成于多晶硅层上，然而多晶硅层是由具有不同晶体取向的晶粒和具有高度缺陷界面的晶界组成的，这些缺陷会导致器件性能和可靠性降低。
因此，如何在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种存储器及其制备方法，能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
为解决上述技术问题，本发明提供一种存储器的制备方法，包括：
提供半导体衬底；
在所述半导体衬底上形成隔离层；
在所述隔离层上形成多晶硅层；
在所述多晶硅层上形成隧穿氧化层；
在所述隧穿氧化层上形成电荷俘获层；
执行高压退火工艺，所述高压退火工艺采用的气体为氘气；
在所述电荷俘获层上形成阻挡层；
在所述阻挡层上形成栅电极层。
优选地，所述高压退火工艺所采用的温度为700℃～750℃。
优选地，所述高压退火工艺所采用的压力为180mTorr～220mTorr。
优选地，在所述隧穿氧化层上形成所述电荷俘获层的步骤包括：
以氨气和二氯硅烷作为工艺气体，采用化学气相沉积工艺在所述隧穿氧化层上沉积形成所述电荷俘获层。
优选地，所述电荷俘获层的材料为氮化硅。
优选地，所述电荷俘获层的厚度为10nm～20nm。
优选地，在所述电荷俘获层上形成所述阻挡层的步骤包括：
以四乙氧基硅烷作为工艺气体，采用化学气相沉积工艺在所述电荷俘获层上沉积形成所述阻挡层。
优选地，在所述半导体衬底上形成所述隧穿氧化层的步骤包括：
以四乙氧基硅烷作为工艺气体，采用化学气相沉积工艺在所述半导体衬底上沉积形成所述隧穿氧化层。
优选地，所述阻挡层、所述隧穿氧化层和所述隔离层的材料均为二氧化硅。
本发明还提供一种存储器，包括：采用所述的存储器的制备方法制备。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明提供的存储器的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成隔离层；在所述隔离层上形成多晶硅层；在所述多晶硅层上形成隧穿氧化层；在所述隧穿氧化层上形成电荷俘获层；执行高压退火工艺，所述高压退火工艺采用的气体为氘气；在所述电荷俘获层上形成阻挡层；在所述阻挡层上形成栅电极层，能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
2、本发明提供的存储器，包括：采用所述的存储器的制备方法制备，能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
附图说明
图1是一种现有SONOS器件的结构示意图；
图2是本发明一实施例的存储器的制备方法的流程图；
图3是本发明一实施例的存储器的结构示意图；
图4是本发明一实施例的存储器的电荷俘获层在进行退火工艺后的结构示意图。
其中，附图1-图4的附图标记说明如下：
11-衬底；12-隧穿氧化层；13-电荷俘获层；14-阻挡层；15-栅极层；21-半导体衬底；22-隔离层；23-多晶硅层；24-隧穿氧化层；25-电荷俘获层；26-阻挡层；27-栅电极层。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明提出的存储器及其制备方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
本发明一实施例提供一种存储器的制备方法，参阅图2，所述存储器的制备方法包括：
步骤S1，提供半导体衬底；
步骤S2，在所述半导体衬底上形成隔离层；
步骤S3，在所述隔离层上形成多晶硅层；
步骤S4，在所述半导体衬底上形成隧穿氧化层；
步骤S5，在所述隧穿氧化层上形成电荷俘获层；
步骤S6，执行高压退火工艺，所述高压退火工艺采用的气体为氘气；
步骤S7，在所述电荷俘获层上形成阻挡层；
步骤S8，在所述阻挡层上形成栅电极层。
下面参阅图3～图4对本实施例提供的存储器的制备方法进行详细介绍。
按照步骤S1，提供一半导体衬底21，其中，所述半导体衬底21的材料可以为p型的半导体材料，包括但不限于：单晶硅、锗、硅锗、硅碳化锗、碳化硅以及其他半导体。
按照步骤S2，在所述半导体衬底21上形成隔离层22，所述隔离层22能够起到绝缘隔离的作用，能够避免后续在所述隔离层22上形成的结构影响所述半导体衬底21。
按照步骤S3，在所述隔离层22上形成多晶硅层23。
优选地，在所述半导体衬底21上形成所述隧穿氧化层24之前，所述存储器的制备方法还包括：在所述半导体衬底21上形成自下向上的隔离层22和多晶硅层23，所述隧穿氧化层24形成于所述多晶硅层23上，使得所述存储器具有多晶硅沟道，而多晶硅沟道取代晶体硅沟道能够使得所述存储器的性能得到提高。
按照步骤S4，在所述多晶硅层23上形成隧穿氧化层24，从而使得所述存储器具有多晶硅沟道，多晶硅材料相较于晶体硅材料具有良好的晶粒均匀性、表面平坦度和界面缺陷态，这些都会直接影响到存储器的电学性能，本实施例中采用多晶硅沟道取代晶体硅沟道能够使得所述存储器的性能得到提高。
在所述半导体衬底21上形成所述隔离层22、所述多晶硅层23和所述隧穿氧化层24的步骤可以包括：首先，采用热氧化工艺在所述半导体衬底21上形成所述隔离层22，所述隔离层22的材料可以为二氧化硅，且所述隔离层22的厚度范围可以为190nm～210nm；随后，采用化学气相沉积工艺在所述隔离层22上沉积形成所述多晶硅层23，所述多晶硅层23的材料可以为多晶硅，且所述多晶硅层23的厚度范围可以为45nm～55nm；随后，以四乙氧基硅烷作为工艺气体，并在750℃～850℃的温度下采用化学气相沉积工艺在所述多晶硅层23上沉积形成所述隧穿氧化层24，其中，所述隧穿氧化层24的材料可以为二氧化硅，且所述隧穿氧化层24的厚度范围可以为6nm～8nm。
需要说明的是，所述隔离层22、所述多晶硅层23以及所述隧穿氧化层24的材料、厚度以及制作工艺不仅限于上述描述，在其他实施例中，可以根据所述存储器的实际制作需要进行调整。
按照步骤S5，在所述隧穿氧化层24上形成电荷俘获层25。
在所述隧穿氧化层24上形成所述电荷俘获层25的步骤可以包括：以氨气和二氯硅烷作为工艺气体，采用化学气相沉积工艺在所述隧穿氧化层24上沉积形成所述电荷俘获层25。其中，所述电荷俘获层25的材料可以为氮化硅，且所述电荷俘获层25的厚度范围可以为10nm～20nm。
按照步骤S6，对所述电荷俘获层25执行高压退火工艺，所述高压退火工艺采用的气体为氘气，氘气相较于其他气体能够和硅非常快速且牢固地结合在一起，有效提高了工艺的效率，且氘气可以降低制成的存储器中的热载流子效应，并减少应力引起的泄漏电流，从而极大地提高存储器的寿命。
由于所述多晶硅层23是由具有不同晶体取向的晶粒和具有高度缺陷界面的晶界组成的，这些缺陷会影响所述存储器的电学性能和可靠性，而通过对所述电荷俘获层25执行高压退火工艺，能够降低所述电荷俘获层25的表面粗糙度并调控所述电荷俘获层25界面缺陷位点的数量，进而提高所述存储器的性能和可靠性。
优选地，所述高压退火工艺所采用的温度为700℃～750℃，所述高压退火工艺所采用的压力为180mTorr～220mTorr，退火时间范围为50min～70min。
按照步骤S7，在所述电荷俘获层25上形成阻挡层26。
在所述电荷俘获层25上形成所述阻挡层26的步骤可以包括：以四乙氧基硅烷作为工艺气体，在750℃～850℃的温度下采用化学气相沉积工艺在所述电荷俘获层25上沉积形成所述阻挡层26。其中，所述阻挡层26的材料可以为二氧化硅，且所述阻挡层26的厚度范围可以为10nm～20nm。
参阅图4，图4为存储器的电荷俘获层在进行退火工艺后的结构示意图。其中，所述电荷俘获层25为E-field(电场)，作为电子存储区，可用于吸收电子，当给存储器上电的时候，电子会被储存在所述电荷俘获层25内，而在存储器放电的时候，电子会扩散至所述隧穿氧化层24和所述阻挡层26。在进行高压退火工艺后，所述电荷俘获层25的平整度能够发生改善，所述电荷俘获层25的表面粗糙度降低，从而有利于电子向所述电荷俘获层25中运输，并收集在所述电荷俘获层25内，继而有效提高器件的后续使用性能。
当所述电荷俘获层25的材质为氮化硅时，在执行高压退火工艺的过程中，所述电荷俘获层25的氮化硅中会形成硅空位和氮空位，原子进入到硅空位和氮空位中会改变氮化硅的晶体结构，从而改变所述电荷俘获层25的性质，实现对所述电荷俘获层25的界面陷阱位点数量的调控，进而提高所述存储器的性能和可靠性。
步骤S8，在所述阻挡层26上形成栅电极层27，从而得到所述存储器。
所述栅电极层27的材料可以为多晶硅，且所述栅电极层27的厚度范围可以为90nm～110nm。此外，所述栅电极层27上还会进行射频镀钛，从而提高器件的使用性能。
另外，所述存储器的制备方法还可以包括：依次对所述栅电极层27、所述阻挡层26、所述电荷俘获层25和所述隧穿氧化层24进行刻蚀，以暴露出所述多晶硅层23。
在本实施例中，所述栅电极层27处连接电源，可用于对所述栅电极层27进行加压，所述多晶硅层23接地。当对所述栅电极层27施加电压时，所述存储器内部会产生电压差，在所述多晶硅层23的表层形成的多晶硅沟道内会产生电子，且电子会因为电压差发生移动，电子穿过所述隧穿氧化层24到达所述电荷俘获层25，而所述阻挡层26能够避免所述电荷俘获层25内的电子继续向上传输，从而使得所述电荷俘获层25能够存储电子。而当电子发生释放时，所述阻挡层26和所述隧穿氧化层24能够成为导体，并可用于传输电子。
另外，通过对比不同存储器在不同烘烤温度下的编程窗口，可以测试存储器的性能和可靠性。通过对比得到，进行高压退火工艺制成的存储器的编程窗口大小基本未发生变化，而未进行高压退火工艺制成的存储器的编程窗口增大，有效证明了在不同烘烤温度下，进行高压退火工艺制成的存储器的性能依旧能够保持稳定，可靠性高。
综上所述，本发明提供了一种存储器的制备方法，包括：提供半导体衬底；在所述半导体衬底上形成隔离层；在所述隔离层上形成多晶硅层；在所述多晶硅层上形成隧穿氧化层；在所述隧穿氧化层上形成电荷俘获层；执行高压退火工艺，所述高压退火工艺采用的气体为氘气；在所述电荷俘获层上形成阻挡层；在所述阻挡层上形成栅电极层，能够在采用多晶硅沟道取代晶体硅沟道的同时，还能提高器件的性能和可靠性。
此外，本发明还提供一种存储器，包括：采用所述的存储器的制备方法制备。
下面参阅图3对本发明提供的存储器进行详细介绍。
所述存储器的制备方法具体参见上述介绍，在此不再赘述。
所述存储器包括半导体衬底21以及自下向上形成于所述半导体衬底21上的隔离层22、多晶硅层23、隧穿氧化层24、电荷俘获层25、阻挡层26和栅电极层27。
并且，所述隧穿氧化层24形成于部分所述多晶硅层23上。
由于采用所述的存储器的制备方法制备所述存储器，使得所述存储器相较于现有存储器具有多晶硅沟道，从而使得所述存储器的所述隧穿氧化层24与所述电荷俘获层25的界面存在多余的键能够与其他原子结合，继而能够有效提高器件的可靠性和性能。此外，对所述存储器的所述电荷俘获层25进行高压退火工艺，从而改变所述电荷俘获层25的性质，实现对所述电荷俘获层25的界面陷阱位点数量的调控，进而能够提高所述存储器的性能和可靠性。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种存储器的制备方法，其特征在于，所述存储器的制备方法包括：
提供半导体衬底；
在所述半导体衬底上形成隔离层；
在所述隔离层上形成多晶硅层；
在所述多晶硅层上形成隧穿氧化层；
在所述隧穿氧化层上形成电荷俘获层；
执行高压退火工艺，所述高压退火工艺采用的气体为氘气；
在所述电荷俘获层上形成阻挡层；
在所述阻挡层上形成栅电极层。
2.如权利要求1所述的存储器的制备方法，其特征在于，所述高压退火工艺所采用的温度为700℃～750℃。
3.如权利要求1所述的存储器的制备方法，其特征在于，所述高压退火工艺所采用的压力为180mTorr～220mTorr。
4.如权利要求1所述的存储器的制备方法，其特征在于，在所述隧穿氧化层上形成所述电荷俘获层的步骤包括：
以氨气和二氯硅烷作为工艺气体，采用化学气相沉积工艺在所述隧穿氧化层上沉积形成所述电荷俘获层。
5.如权利要求1所述的存储器的制备方法，其特征在于，所述电荷俘获层的材料为氮化硅。
6.如权利要求1所述的存储器的制备方法，其特征在于，所述电荷俘获层的厚度为10nm～20nm。
7.如权利要求1所述的存储器的制备方法，其特征在于，在所述电荷俘获层上形成所述阻挡层的步骤包括：
以四乙氧基硅烷作为工艺气体，采用化学气相沉积工艺在所述电荷俘获层上沉积形成所述阻挡层。
8.如权利要求1所述的存储器的制备方法，其特征在于，在所述半导体衬底上形成所述隧穿氧化层的步骤包括：
以四乙氧基硅烷作为工艺气体，采用化学气相沉积工艺在所述半导体衬底上沉积形成所述隧穿氧化层。
9.如权利要求1所述的存储器的制备方法，其特征在于，所述阻挡层、所述隧穿氧化层和所述隔离层的材料均为二氧化硅。
10.一种存储器，其特征在于，包括：采用如权利要求1至9中任一项所述的存储器的制备方法制备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310780515.7A CN116828852A (zh) | 2023-06-28 | 2023-06-28 | 存储器及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310780515.7A CN116828852A (zh) | 2023-06-28 | 2023-06-28 | 存储器及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116828852A true CN116828852A (zh) | 2023-09-29 |
Family
ID=88115215
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310780515.7A Pending CN116828852A (zh) | 2023-06-28 | 2023-06-28 | 存储器及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116828852A (zh) |
-
2023
- 2023-06-28 CN CN202310780515.7A patent/CN116828852A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11049953B2 (en) | Nanosheet transistor | |
| US6455372B1 (en) | Nucleation for improved flash erase characteristics | |
| US7585725B2 (en) | Use of dilute steam ambient for improvement of flash devices | |
| KR100615093B1 (ko) | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 | |
| US6808986B2 (en) | Method of forming nanocrystals in a memory device | |
| US6008091A (en) | Floating gate avalanche injection MOS transistors with high K dielectric control gates | |
| US9184172B2 (en) | Non-volatile memory devices and methods of manufacturing the same | |
| CN107658310B (zh) | 降低晶片翘曲的共源极阵列形成方法 | |
| JPH05206473A (ja) | 堆積させた半導体上に形成した改善された誘電体 | |
| US6969885B2 (en) | Non-volatile semiconductor memory device with first and second nitride insulators | |
| TWI233650B (en) | Method of manufacturing semiconductor device | |
| CN116828852A (zh) | 存储器及其制备方法 | |
| TWI709174B (zh) | 用於製造非揮發性電荷捕獲記憶體元件之基氧化方法 | |
| US20220310643A1 (en) | Ladder annealing process for increasing polysilicon grain size in semiconductor device | |
| US8324050B2 (en) | Method of manufacturing flash memory device | |
| CN104299904A (zh) | 闪存单元的形成方法 | |
| KR20020095688A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20020007862A (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| KR20080092540A (ko) | 비휘발성 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |