CN116825621A - 碳化硅器件的制造方法 - Google Patents
碳化硅器件的制造方法 Download PDFInfo
- Publication number
- CN116825621A CN116825621A CN202210282247.1A CN202210282247A CN116825621A CN 116825621 A CN116825621 A CN 116825621A CN 202210282247 A CN202210282247 A CN 202210282247A CN 116825621 A CN116825621 A CN 116825621A
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon carbide
- gate
- type
- gate trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 63
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 63
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000005468 ion implantation Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 3
- 238000001259 photo etching Methods 0.000 claims abstract description 3
- 210000000746 body region Anatomy 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 10
- 238000002161 passivation Methods 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 241001391944 Commicarpus scandens Species 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明实施例提供的一种碳化硅器件的制造方法，包括：在n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出栅沟槽的位置，然后对硬掩膜层进行刻蚀并以剩余的硬掩膜层为掩膜，通过各向异性刻蚀和各向同性刻蚀相结合的方法在n型碳化硅层内形成栅沟槽；进行垂直的p型离子注入和倾斜的p型离子注入，在n型碳化硅层内形成p+区域，p+区域位于栅沟槽的一侧并从栅沟槽的侧壁位置处延伸至栅沟槽的底部；在栅沟槽的表面形成栅介质层，然后淀积一层导电层并回刻，在栅沟槽的侧壁处形成栅极。本发明使用刻蚀形成栅沟槽的硬掩膜层来实现p+区域的自对准离子注入和栅极的自对准刻蚀，可大幅精简制造工艺，降低制造成本。
Description
技术领域
本发明属于碳化硅器件技术领域，特别是涉及一种碳化硅器件的制造方法。
背景技术
碳化硅材料作为第三代宽禁带半导体材料的代表之一，具有禁带宽度大、临界击穿电场高、热导率高和电子饱和漂移速度高等特点，在大功率、高温及高频电力电子领域具有广阔的应用前景。沟槽型碳化硅器件消除了平面型碳化硅器件中寄生的JFET电阻，减小了元胞尺寸，使得电流密度显著提高，同时也降低了导通电阻，因此沟槽型碳化硅器件逐步取代平面型碳化硅器件成为主流。碳化硅器件通常采用二氧化硅作为栅介质层材料，由于碳化硅的介电常数约是二氧化硅的2.5倍，在碳化硅器件处于阻断状态时栅介质层承受了约2.5倍的漂移层电场。在沟槽型碳化硅器件中，栅沟槽底部拐角处的电场分布集中，使得栅沟槽底部拐角处的栅介质层更容易在碳化硅器件发生雪崩击穿前被击穿，使得碳化硅器件的可靠性降低。
发明内容
有鉴于此，本发明的目的是提供一种碳化硅器件的制造方法，以提高碳化硅器件的可靠性。
本发明实施例提供的一种碳化硅器件的制造方法，包括：
在提供的n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出栅沟槽的位置，对所述硬掩膜层进行刻蚀将所述n型碳化硅层暴露出来；
以剩余的所述硬掩膜层为掩膜，对所述n型碳化硅层进行各向异性刻蚀在所述n型碳化硅层内形成浅沟槽，在所述浅沟槽内对所述n型碳化硅层进行各向同性刻蚀在所述n型碳化硅层内形成栅沟槽；
进行垂直的p型离子注入和倾斜的p型离子注入，在所述n型碳化硅层内形成p+区域，所述p+区域位于所述栅沟槽的一侧并从所述栅沟槽的侧壁位置处延伸至所述栅沟槽的底部；
在所述栅沟槽的表面形成栅介质层，淀积一层导电层并以剩余的所述硬掩膜层为掩膜回刻所述导电层，在所述栅沟槽的侧壁处形成栅极。
可选的，本发明的碳化硅器件的制造方法，还包括：
去除所述硬掩膜层，在所形成结构的表面形成钝化层，并对所述钝化层进行刻蚀形成接触孔，形成正面金属层。
可选的，本发明的碳化硅器件的制造方法，所述钝化层填充所述栅沟槽。
可选的，本发明的碳化硅器件的制造方法，所述n型碳化硅层包括n型外延层，以及位于所述n型外延层顶部的p型体区和位于所述p型体区内的n型源区，所述栅沟槽的深度大于所述p型体区的深度。
可选的，本发明的碳化硅器件的制造方法，所述导电层为掺杂的多晶硅。
本发明通过自对准刻蚀方式优化栅沟槽的底部形貌，可以有效降低栅沟槽底部拐角处的电场强度，使得栅沟槽底部拐角处的栅介质层不容易被击穿，从而提高碳化硅器件的可靠性。同时，本发明使用刻蚀形成栅沟槽的硬掩膜层来实现p+区域的自对准离子注入和栅极的自对准刻蚀，可大幅精简制造工艺，降低制造成本。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。
图1至图6是本发明的碳化硅器件的制造方法的一个实施例的主要工艺节点的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。
图1至图6是本发明的碳化硅器件的制造方法的一个实施例的主要工艺节点的剖面结构示意图。如图1至图6所示，本发明的一种碳化硅器件的制造方法，包括：
首先，如图1所示，提供一n型碳化硅层20，然后进行p型离子注入，在n型碳化硅层20内形成p型体区21，然后进行n型离子注入，在p型体区21内形成n型源区22。
接下来，如图2所示，在n型碳化硅层20上形成硬掩膜层31，然后淀积一层光刻胶，通过光刻工艺定义出栅沟槽的位置，然后对硬掩膜层31进行刻蚀将n型碳化硅层20暴露出来，去除掉光刻胶后，以剩余的硬掩膜层31为掩膜，通过各向异性的刻蚀方法对n型碳化硅层20进行刻蚀，在n型碳化硅层20内形成浅沟槽30。需要说明的是，本发明实施例对浅沟槽30的具体深度不进行限定，图2仅以浅沟槽30的底部截止于p型体区21内为例进行说明。
接下来，如图3所示，通过各向同性刻蚀的刻蚀方法对n型碳化硅层20进行刻蚀，增加浅沟槽的宽度和深度，从而在n型碳化硅层内形成栅沟槽32，栅沟槽32的深度要大于p型体区21的深度，同时栅沟槽32的开口宽度大于硬掩膜层31的开口宽度。栅沟槽32的数量由碳化硅器件的设计规格决定，本发明对栅沟槽的数量不限定，本发明实施例中仅示例性的示出了两个栅沟槽32结构。
接下来，如图4所示，进行垂直的p型离子注入和倾斜的p型离子注入，在n型碳化硅层20内形成p+区域23，p+区域23位于栅沟槽的一侧并从栅沟槽的侧壁位置处延伸至栅沟槽的底部。形成p+区域23时，可以先进行垂直的p型离子注入，再进行倾斜的p型离子注入；也可以是先进行倾斜的p型离子注入，再进行垂直的p型离子注入，本发明对其顺序不做限定。垂直的p型离子注入用于形成栅沟槽底部位置处的p+区域，倾斜的p型离子注入用于形成栅沟槽侧壁位置处的p+区域。需要说明的是，垂直的p型离子注入可以理解为沿着栅沟槽32的深度方向进行离子注入，以在栅沟槽32底部位置处形成p+区域；倾斜的p型离子注入可以理解为沿着与栅沟槽32的深度方向成锐角的方向进行离子注入，以在栅沟槽32侧壁位置处形成p+区域。还需要说明的是，图4仅以在栅沟槽32的右侧侧壁处形成p+区域，或者，还可以在栅沟槽的左侧侧壁处形成p+区域，本发明实施例对此不进行限定。
接下来，如图5所示，在栅沟槽的表面形成栅介质层24，然后淀积一层导电层并以剩余的硬掩膜层31为掩膜回刻导电层，在栅沟槽的侧壁处形成栅极25。栅极25通常为掺杂的多晶硅。一般来说，栅介质层24的厚度较小，栅介质层24的厚度小于硬掩膜层31超出n型碳化硅层20的宽度，也就是说栅介质层24位于硬掩膜层31的覆盖范围内，因此回刻导电层时可以以剩余的硬掩膜层31为掩膜回刻导电层，在栅沟槽32的侧壁处形成栅极25，如此可以精简栅极的制造工艺，降低制造成本。接下来，如图6所示，去除掉硬掩膜层后，在所形成结构的表面形成钝化层26，并对钝化层26进行刻蚀形成接触孔，然后形成正面金属层。正面金属层包括源极金属层和栅极金属层，基于剖面的位置，图6中进行示例性的示出了源极金属层27，n型源区22和p体区21通过源极金属层27外接源极电压，而栅极25通过栅极金属层外接栅极电压。
最后，在n型氮化硅层的底部形成漏极金属层，该工艺为业界的常规工艺，本发明实施例中不再具体展示。
本发明通过自对准刻蚀方式优化栅沟槽的底部形貌，可以有效降低栅沟槽底部拐角处的电场强度，使得栅沟槽底部拐角处的栅介质层不容易被击穿，从而提高碳化硅器件的可靠性。同时，本发明使用刻蚀形成栅沟槽的硬掩膜层来实现p+区域的自对准离子注入和栅极的自对准刻蚀，可大幅精简制造工艺，降低制造成本。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (5)
1.一种碳化硅器件的制造方法，其特征在于，包括：
在提供的n型碳化硅层上形成硬掩膜层，通过光刻工艺定义出栅沟槽的位置，对所述硬掩膜层进行刻蚀将所述n型碳化硅层暴露出来；
以剩余的所述硬掩膜层为掩膜，对所述n型碳化硅层进行各向异性刻蚀在所述n型碳化硅层内形成浅沟槽，在所述浅沟槽内对所述n型碳化硅层进行各向同性刻蚀在所述n型碳化硅层内形成栅沟槽；
进行垂直的p型离子注入和倾斜的p型离子注入，在所述n型碳化硅层内形成p+区域，所述p+区域位于所述栅沟槽的一侧并从所述栅沟槽的侧壁位置处延伸至所述栅沟槽的底部；
在所述栅沟槽的表面形成栅介质层，淀积一层导电层并以剩余的所述硬掩膜层为掩膜回刻所述导电层，在所述栅沟槽的侧壁处形成栅极。
2.如权利要求1所述的碳化硅器件的制造方法，其特征在于，还包括：
去除所述硬掩膜层，在所形成结构的表面形成钝化层，并对所述钝化层进行刻蚀形成接触孔，形成正面金属层。
3.如权利要求2所述的碳化硅器件的制造方法，其特征在于，所述钝化层填充所述栅沟槽。
4.如权利要求1所述的碳化硅器件的制造方法，其特征在于，所述n型碳化硅层包括n型外延层，以及位于所述n型外延层顶部的p型体区和位于所述p型体区内的n型源区，所述栅沟槽的深度大于所述p型体区的深度。
5.如权利要求1所述的碳化硅器件的制造方法，其特征在于，所述导电层为掺杂的多晶硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210282247.1A CN116825621A (zh) | 2022-03-21 | 2022-03-21 | 碳化硅器件的制造方法 |
| PCT/CN2022/107085 WO2023178895A1 (zh) | 2022-03-21 | 2022-07-21 | 碳化硅器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210282247.1A CN116825621A (zh) | 2022-03-21 | 2022-03-21 | 碳化硅器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116825621A true CN116825621A (zh) | 2023-09-29 |
Family
ID=88099767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210282247.1A Pending CN116825621A (zh) | 2022-03-21 | 2022-03-21 | 碳化硅器件的制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN116825621A (zh) |
| WO (1) | WO2023178895A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| KR100703027B1 (ko) * | 2005-09-26 | 2007-04-06 | 삼성전자주식회사 | 리세스 게이트 형성 방법 |
| CN100595895C (zh) * | 2008-05-07 | 2010-03-24 | 北大方正集团有限公司 | 硅槽形成方法及装置 |
| CN109920854B (zh) * | 2019-03-07 | 2020-11-10 | 中国科学院半导体研究所 | Mosfet器件 |
| CN114121639A (zh) * | 2020-08-27 | 2022-03-01 | 株洲中车时代半导体有限公司 | 一种圆滑沟槽的制作方法及圆滑沟槽结构 |
-
2022
- 2022-03-21 CN CN202210282247.1A patent/CN116825621A/zh active Pending
- 2022-07-21 WO PCT/CN2022/107085 patent/WO2023178895A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023178895A1 (zh) | 2023-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9484453B2 (en) | Device structure and methods of making high density MOSFETs for load switch and DC-DC applications | |
| TWI509809B (zh) | 帶有自對準有源接觸的基於高密度溝槽的功率ｍｏｓｆｅｔ及其制備方法 | |
| US20130153995A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR20080025158A (ko) | 트랜치-게이트 전계 효과 트랜지스터 내에서 측방향으로연장되는 유전체층을 형성하는 구조 및 방법 | |
| US20110318894A1 (en) | Method for manufacturing semiconductor device | |
| US20220328658A1 (en) | Trench field effect transistor structure and manufacturing method thereof | |
| JP2007207784A (ja) | 半導体装置 | |
| US8691635B2 (en) | Fabrication method of semiconductor device | |
| CN110914997A (zh) | 具有locos沟槽的半导体器件 | |
| US11342433B2 (en) | Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices | |
| US7671441B2 (en) | Trench MOSFET with sidewall spacer gates | |
| CN115377200A (zh) | 一种半导体器件及其制备方法 | |
| CN113851523B (zh) | 一种屏蔽栅mosfet及制作方法 | |
| CN113594255A (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN115136319A (zh) | 垂直鳍式场效应晶体管、垂直鳍式场效应晶体管布置和用于形成垂直鳍式场效应晶体管的方法 | |
| CN219419037U (zh) | 一种沟槽型碳化硅mosfet器件 | |
| TWI803288B (zh) | 集成的平面-溝道閘極功率mosfet | |
| CN116314302A (zh) | 一种沟槽型碳化硅mosfet器件的制造方法 | |
| CN115642088A (zh) | 一种沟槽型SiC MOSFET器件结构及其制造方法 | |
| CN116825621A (zh) | 碳化硅器件的制造方法 | |
| CN116072712A (zh) | 沟槽栅半导体器件及其制造方法 | |
| CN114667609A (zh) | 垂直场效应晶体管和用于构造其的方法 | |
| CN116825828A (zh) | 碳化硅器件及其制造方法 | |
| CN216288470U (zh) | 一种屏蔽栅mosfet | |
| CN117174757B (zh) | 一种超结槽栅碳化硅mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |