CN116819913A - 一种掩模版并行化合成方法、装置、曝光设备及存储介质 - Google Patents

Abstract

本发明涉及光刻技术领域，公开了一种掩模版并行化合成方法、装置、曝光设备及存储介质。其中，该方法应用于芯片制备工艺的曝光设备，掩模版为全息掩模版，具体包括获取成像面的目标图形，将成像面的目标图形拆分为图形子块；基于图形子块构建掩模子块，并获取掩模子块的重叠区域；在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。本发明通过全息掩模版并行化合成，以实现缩短全息掩模版的合成时间。

Description

一种掩模版并行化合成方法、装置、曝光设备及存储介质

技术领域

本发明涉及光刻技术领域，具体涉及一种掩模版并行化合成方法、装置、曝光设备及存储介质。

背景技术

光刻作为一种常见的微纳图形加工技术，是半导体行业和集成电路印刷中的重要工艺。传统投影式光刻具有局部的物象关系，掩模版能够拆分成多个子块进行独立优化，具备良好的并行性，但光路复杂、成本较高。伴随着集成电路（Integrated Circuits）制造的特征尺寸越来越小，传统投影式光刻（Projection Lithography）面临的技术挑战也越来越多；全息光刻（Holographic Lithography，HL）是基于全息掩模版（Holographic mask）的新型光刻系统，其基本原理是将集成电路信息编码于全息掩模版上，通过光的衍射与干涉在晶圆上成像，具有光路设计相对轻量化、制造环节相对精简的优点、发展前景广阔。但是由于全息光刻的掩模上每一个像素均对所有像点有贡献，因此不具备良好的并行性，难以将原问题拆分成若干子问题进行独立求解，导致全芯片的掩模版的合成时间难以满足工业需求。

因此如何进行全息掩模版并行化合成，缩短全息掩模版的合成时间成为亟待解决的技术问题。

发明内容

有鉴于此，本发明提供了一种掩模版并行化合成方法、装置、曝光设备及存储介质，以解决全息光刻不具备良好的并行性，难以将原问题拆分成若干子问题进行独立求解，导致全芯片的掩模版的合成时间难以满足工业需求的技术问题。

第一方面，本发明提供了一种掩模版并行化合成方法，应用于芯片制备工艺的曝光设备，掩模版为全息掩模版，包括：获取成像面的目标图形，将成像面的目标图形拆分为图形子块；基于图形子块构建掩模子块，并获取掩模子块的重叠区域；在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

本实施例提供的掩模版并行化合成方法，通过将成像面的目标图形拆分为图形子块，基于图形子块构建掩模子块，获取掩模子块的重叠区域，并在掩模版子块重叠区域内交错排布像素格点，并行独立求解掩模子块中像素格点的目标像素格点参数，从而实现对全息掩模版的拆分以及全息掩模版的并行化合成，提高全息掩模版优化问题求解效率，以满足工业需求。

在一种可选的实施方式中，基于图形子块构建掩模子块，并获取掩模子块的重叠区域，包括：获取图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸；基于图形子块的中心位置，确定掩模子块的中心位置；基于图形子块的尺寸和图形子块内最小线宽尺寸，确定掩模子块的尺寸；基于掩模子块的中心位置和掩模子块的尺寸构建掩模子块，并获取掩模子块的重叠区域。

本实施例提供的掩模版并行化合成方法，通过图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸确定掩模子块的中心位置和掩模子块的尺寸，进而构建掩模子块，以实现图像子块与掩模子块的映射，同时实现了各掩模子块之间的独立求解。

在一种可选的实施方式中，基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数，包括：基于掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数；求解优化目标函数，生成目标像素格点参数。

本实施例提供的掩模版并行化合成方法，通过构建优化目标函数，生成目标像素格点参数，提高全息掩模版优化效率和优化精度。

在一种可选的实施方式中，基于掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数，包括：获取图形子块的像素格点、图形子块像素格点的目标光强和掩模子块的像素格点参数，基于掩模子块的像素格点和图形子块的像素格点，生成掩模子块的像素指标集合和图形子块的像素指标集合；基于掩模子块的像素格点和图形子块的像素格点，确定成像面上的光强分布，其中成像面上的光强分布包括当前图形子块上的光强分布和其他图形子块的光强分布；基于掩模子块的像素指标集合、图形子块的像素指标集合、成像面上的光强分布、图形子块像素格点的目标光强和掩模子块的像素格点参数，构建优化目标函数。

本实施例提供的掩模版并行化合成方法，通过全面考虑全息掩模版优化过程中的影响因素，来构建优化目标函数，从而提高全息掩模版优化效率和优化精度。

在一种可选的实施方式中，基于掩模子块的像素指标集合、图形子块的像素指标集合、成像面上的光强分布、图形子块像素格点的目标光强和掩模子块的像素格点参数，构建优化目标函数，优化目标函数的关系式如下所示：

其中，和/>表示掩模子块的像素格点参数，其中，/>表示振幅透过率，/>表示调制相位，/>表示掩模子块的像素指标集合，/>表示掩模子块的第/>个像素指标，/>表示图形子块的像素指标集合，/>表示当前图形子块的第/>个像素指标、/>表示其他图形子块的第/>个像素指标，/>表示当前图形子块的第/>个像素指标的光强，/>表示当前图形子块的第/>个像素指标的目标光强，/>表示其他图形子块的第/>个像素指标的光强。

本实施例提供的掩模版并行化合成方法，优化目标函数的关系式可以直观准确的反映全息掩模版优化过程中的影响因素，以及各物理量之间的相关关系，物理意义明确，可以客观反映全息掩模版优化过程，从而提高全息掩模版优化效率和优化精度。

在一种可选的实施方式中，基于掩模子块的像素格点，确定成像面上的光强分布，包括：获取照明光波，基于照明光波、掩模子块的像素格点参数、掩模子块的像素指标集合和图形子块的像素指标集合，确定成像面上的电场分布；基于成像面上的电场分布，确定成像面上的光强分布。

本实施例提供的掩模版并行化合成方法，可适用于不同照明光波条件下，对成像面上的电场分布以及成像面上的光强分布的确定，拓展本方案的适用范围，提高本技术方案的泛化性。

在一种可选的实施方式中，基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版，包括：基于掩模子块中像素格点的目标像素格点参数，确定待合成全息掩模版中像素格点的目标像素格点参数，并基于待合成全息掩模版中像素格点的目标像素格点参数，生成目标全息掩模版。

本实施例提供的掩模版并行化合成方法，目标像素格点参数可以根据实际需要进行设置，实现全息掩模版优化的灵活性。

第二方面，本发明提供了一种掩模版并行化合成装置，应用于芯片制备工艺的曝光设备，掩模版为全息掩模版，包括：第一获取模块，用于获取成像面的目标图形，将成像面的目标图形拆分为图形子块；第二获取模块，用于基于图形子块构建掩模子块，并获取掩模子块的重叠区域；生成模块，用于在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；计算模块，用于基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；合成模块，用于基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

第三方面，本发明提供了一种曝光设备，应用于芯片制备工艺，包括：存储器和处理器，存储器和处理器之间互相通信连接，存储器中存储有计算机指令，处理器通过执行计算机指令，从而执行上述第一方面或其对应的任一实施方式的掩模版并行化合成方法。

第四方面，本发明提供了一种计算机可读存储介质，该计算机可读存储介质上存储有计算机指令，计算机指令用于使计算机执行上述第一方面或其对应的任一实施方式的掩模版并行化合成方法。

附图说明

为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是根据本发明实施例的掩模版并行化合成方法的流程示意图；

图2是根据本发明实施的目标图形拆解示意图；

图3是根据本发明实施例的全息掩模版拆解示意图；

图4是根据本发明实施例的掩模子块重叠区示意图；

图5是根据本发明实施例的重叠区像素交错排布示意图；

图6是根据本发明实施例的另一掩模版并行化合成方法的流程示意图；

图7是根据本发明实施例的又一掩模版并行化合成方法的流程示意图；

图8是根据本发明实施例的掩模子块在对应图形子块上成像且在其他区域光强为0示意图；

图9是根据本发明实施例的掩模版并行化合成装置的结构框图；

图10是本发明实施例的曝光设备的硬件结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本说明书提供的掩模版并行化合成方法，可以应用于全息掩模版并行化合成的电子设备；该电子设备可以但不限于包括笔记本、台式电脑、移动终端，移动终端如手机、平板电脑等；当然，本说明书提供的掩模版并行化合成方法，也可以应用于运行在上述电子设备中的应用程序内。

在给定集成电路设计图下，计算掩模版上每个像素格点的调制相位或振幅透过率值是全息掩模版合成的主要任务，也是技术难点；以整体尺寸为1mm1mm，最小线条尺寸为130nm的芯片为例，掩模版上的像素数多达80000/>80000，若希望合成二值相位全息掩模版，则搜索空间可达/>；因此，通过遍历搜索空间来求解全息掩模版所需计算量是无法接受的；全息掩模版一般通过具有某种策略的优化算法合成，如连续相位或振幅型掩模版采用梯度下降法、拟牛顿法等传统连续变量优化算法进行求解；如二值相位或振幅型掩模版采用隐枚举法（或称直接搜索法）进行求解；尽管各种优化算法能够有效求解全息掩模版优化问题，然而对于大掩模版的问题，求解时间仍然很长。

基于以上技术问题，本发明提出一种掩模版并行化合成方法，可以通过掩模版子块重叠区中的像素交错排布，以实现全息掩模版的拆分，从而实现全息掩模版合成问题的并行化，提高问题求解效率。

根据本发明实施例，提供了一种掩模版并行化合成方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

在本实施例中提供了一种掩模版并行化合成方法，可用于上述的笔记本、台式电脑、移动终端，移动终端如手机、平板电脑等，图1是根据本发明实施例的掩模版并行化合成方法的流程图，如图1所示，该流程包括如下步骤：

步骤S101，获取成像面的目标图形，将成像面的目标图形拆分为图形子块。

具体地，本实施例中成像面可以为晶圆面，目标图形可以为集成电路图；将成像面的目标图形拆分成若干图形子块，如图2所示，将目标图形“王”拆分成四个图形子块。

步骤S102，基于图形子块构建掩模子块，并获取掩模子块的重叠区域。

具体地，如图3所示，以掩模子块负责在图形子块/>形成相应图像，掩模子块负责在图形子块/>形成相应图像，掩模子块/>负责在图形子块/>形成相应图像，掩模子块/>负责在图形子块/>形成相应图像为例，图3中通过箭头表示成像对应关系；/>掩模子块与/>掩模子块的重叠区域如图4所示，/>掩模子块，/>掩模子块，/>掩模子块和/>掩模子块之间的重叠区域可根据图3得到。

步骤S103，在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点。

具体地，掩模子块与/>掩模子块的重叠区域如图4所示，在重叠区域内交错排布/>掩模子块和/>掩模子块的像素格点，如图5，生成掩模子块的像素格点，其中，本实施例生成的掩模子块的像素格点既包括重叠区域的像素格点也包括非重叠区域的像素格点。

进一步地，图5给出了两个掩模子块重叠区的像素交错排布示意，需要说明的是若存在多个掩模子块的重叠，此时在重叠区需要对多个掩模子块的像素进行交错排布，以使得属于不同掩模子块的像素负责不同图形子块的成像。

步骤S104，基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数。

具体地，在不同CPU核心或GPU、服务器等独立对多个掩模子块中像素格点的像素格点参数进行并行计算，生成掩模子块中像素格点的目标像素格点参数；像素格点参数可以为振幅透过率和/或调制相位，目标像素格点参数可以根据实际需要进行设置，实现全息掩模版优化的灵活性。

步骤S105，基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

具体地，基于掩模子块中像素格点的目标像素格点参数，确定待合成全息掩模版中像素格点的目标像素格点参数，并基于所述待合成全息掩模版中像素格点的目标像素格点参数，生成目标全息掩模版。

本实施例提供的掩模版并行化合成方法，通过将成像面的目标图形拆分为图形子块，基于图形子块构建掩模子块，获取掩模子块的重叠区域，并在掩模版子块重叠区域内交错排布像素格点，并行独立求解掩模子块中像素格点的目标像素格点参数，从而实现对全息掩模版的拆分以及全息掩模版的并行化合成，提高全息掩模版优化问题求解效率，以满足工业需求。

在本实施例中提供了一种掩模版并行化合成方法，可用于上述的笔记本、台式电脑、移动终端，移动终端如手机、平板电脑等，图6是根据本发明实施例的掩模版并行化合成方法的流程图，如图6所示，该流程包括如下步骤：

步骤S601，获取成像面的目标图形，将成像面的目标图形拆分为图形子块；详细请参见图1所示实施例的步骤S101，在此不再赘述。

步骤S602，基于图形子块构建掩模子块，并获取掩模子块的重叠区域。

具体地，上述步骤S602包括：

步骤S6021，获取图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸。

步骤S6022，基于图形子块的中心位置，确定掩模子块的中心位置。

具体地，掩模子块的中心应与图形子块中心对齐。

步骤S6023，基于图形子块的尺寸和图形子块内最小线宽尺寸，确定掩模子块的尺寸。

具体地，掩模尺寸是通过图形子块尺寸和图形子块内最小线宽尺寸（最小分辨率）来确定；具体而言，图形分辨率等于，其中/>为入射光波长，/>为图形子块上任意一点观察掩模子块形成的可视锥角一半的正弦值，系数/>为经验参数，如可取0.61；其中图形子块上任意一点观察掩模子块形成的可视锥角与图形子块尺寸相关；

进一步地，获取入射光波波长，基于图形子块内最小线宽尺寸和入射光波波长，确定从图形子块上观察掩模子块形成的可视锥角的最大值；基于图形子块尺寸和可视锥角的最大值，确定掩模子块的尺寸。

步骤S6024，基于掩模子块的中心位置和掩模子块的尺寸构建掩模子块，并获取掩模子块的重叠区域。

步骤S603，在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；详细请参见图1所示实施例的步骤S103，在此不再赘述。

步骤S604，基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；详细请参见图1所示实施例的步骤S104，在此不再赘述。

步骤S605，基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版；详细请参见图1所示实施例的步骤S105，在此不再赘述。

本实施例提供的掩模版并行化合成方法，通过图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸确定掩模子块的中心位置和掩模子块的尺寸，进而构建掩模子块，以实现图像子块与掩模子块的映射，同时实现了各掩模子块之间的独立求解。

在本实施例中提供了一种掩模版并行化合成方法，可用于上述的笔记本、台式电脑、移动终端，移动终端如手机、平板电脑等，图7是根据本发明实施例的掩模版并行化合成方法的流程图，如图7所示，该流程包括如下步骤：

步骤S701，获取成像面的目标图形，将成像面的目标图形拆分为图形子块；详细请参见图1所示实施例的步骤S101，在此不再赘述。

步骤S702，基于图形子块构建掩模子块，并获取掩模子块的重叠区域；详细请参见图1所示实施例的步骤S102，在此不再赘述。

步骤S703，在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；详细请参见图1所示实施例的步骤S103，在此不再赘述。

步骤S704，基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数。

具体地，上述步骤S704包括：

步骤S7041，基于掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数。

在一些可选的实施方式中，上述步骤S7041包括：

步骤a1，获取图形子块的像素格点、图形子块像素格点的目标光强和掩模子块的像素格点参数，基于掩模子块的像素格点和图形子块的像素格点，生成掩模子块的像素指标集合和图形子块的像素指标集合。

具体地，通过为图形子块的像素格点和掩模子块的像素格点进行编码或者确定其位置坐标，生成掩模子块的像素指标集合和图形子块的像素指标集合。

步骤a2，基于掩模子块的像素格点和图形子块的像素格点，确定成像面上的光强分布，其中成像面上的光强分布包括当前图形子块上的光强分布和其他图形子块的光强分布。

具体地，获取照明光波，基于照明光波、掩模子块的像素格点参数、掩模子块的像素指标集合和图形子块的像素指标集合，确定成像面上的电场分布；基于成像面上的电场分布，确定成像面上的光强分布；本技术方案可适用于不同照明光波条件下，对成像面上的电场分布以及成像面上的光强分布的确定，拓展本方案的适用范围，提高本技术方案的泛化性。

进一步地，根据瑞利-索莫非1型积分公式，照明光波经过全息掩模版后在晶圆面上的电场分布如关系式（1）所示：

其中，为入射光波长，/>和/>为掩模版上坐标，/>和/>为像面坐标，/>为掩模版到像面的距离，/>为掩模版总像素数格点，/>表示第/>个像素格点区域，/>，实数/>表示第/>个像素格点的振幅透过率，实数/>表示第/>个像素格点的调制相位；晶圆面上的光强分布可以表示为关系式（2）：

其中，符号“”表示对复数取共轭。

设晶圆面上的目标图形为，在目标图形区域内均匀划分/>个像素格点，第个像素格点的目标光强为/>；则全息掩模版的合成问题可以被描述为关系式（3）：

其中，为振幅透过率的取值集合，若是连续振幅型掩模/>，若是阶梯型幅型掩模/>（/>为若干离散值），若是二值型幅型掩模/>，/>为调制相位的取值集合，若是连续型相位掩模/>，若是阶梯型相位掩模（/>为若干离散值），若是二值型相位掩模/>；若全息掩模版为纯振幅型，则调制相位为固定常数0，优化变量仅为/>；若全息掩模版为纯相位型，则振幅透过率为固定常数1，优化变量仅为/>；全息掩模版也可以是复振幅型，即优化变量同时有/>和/>。

步骤a3，基于掩模子块的像素指标集合、图形子块的像素指标集合、成像面上的光强分布、图形子块像素格点的目标光强和掩模子块的像素格点参数，构建优化目标函数。

具体地，根据每个掩模子块的像素以及与掩模子块对应的图形子块构建子优化目标函数；设属于第个掩模子块的像素指标集合为/>，属于第/>个图形子块的像素指标集合为/>，故当指标/>所对应的像素应当负责图形子块/>的成像；为了不与其他掩模子块的衍射图像发生混叠，入射光通过这些像素除了在/>上形成相应的图像外，还需要在其他区域施加光强为0的优化目标，图8给出了掩模子块/>在图形子块/>上成像，并在其他区域光强为0的示意。

进一步地，优化目标函数的关系式如下关系式（4）所示：

其中，和/>表示掩模子块的像素格点参数，其中，/>表示振幅透过率，/>表示调制相位，/>表示掩模子块的像素指标集合，/>表示掩模子块的第/>个像素指标，/>表示图形子块的像素指标集合，/>表示当前图形子块的第/>个像素指标、/>表示其他图形子块的第/>个像素指标，/>表示当前图形子块的第/>个像素指标的光强，/>表示当前图形子块的第/>个像素指标的目标光强，/>表示其他图形子块的第/>个像素指标的光强，为目标光强为0的优化目标；需要说明的是，像素指标包含像素格点以及像素格点的位置信息。

本实施例通过全面考虑全息掩模版优化过程中的影响因素，来构建优化目标函数，并且优化目标函数的关系式可以直观准确的反映全息掩模版优化过程中的影响因素，以及各物理量之间的相关关系，物理意义明确，可以客观反映全息掩模版优化过程，从而提高全息掩模版优化效率和优化精度。

步骤S7042，求解优化目标函数，生成目标像素格点参数。

具体地，在不同CPU核心或GPU、服务器等独立并行求解个掩模子块的优化目标函数，如通过具有某种策略的优化算法合成，如连续相位或振幅型掩模版采用梯度下降法、拟牛顿法等传统连续变量优化算法进行求解；如二值相位或振幅型掩模版采用隐枚举法（或称直接搜索法）进行求解”；生成每个掩模子块中像素格点的目标像素格点参数。

步骤S705，基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版；详细请参见图1所示实施例的步骤S105，在此不再赘述。

本实施例提供的掩模版并行化合成方法，通过构建优化目标函数，生成目标像素格点参数，提高全息掩模版优化效率和优化精度。

在本实施例中还提供了一种掩模版并行化合成装置，该装置用于实现上述实施例及优选实施方式，已经进行过说明的不再赘述；如以下所使用的，术语“模块”可以实现预定功能的软件和/或硬件的组合。尽管以下实施例所描述的装置较佳地以软件来实现，但是硬件，或者软件和硬件的组合的实现也是可能并被构想的。

本实施例提供一种掩模版并行化合成装置，应用于芯片制备工艺的曝光设备，掩模版为全息掩模版，如图9所示，包括：

第一获取模块901，用于获取成像面的目标图形，将成像面的目标图形拆分为图形子块。

第二获取模块902，用于基于图形子块构建掩模子块，并获取掩模子块的重叠区域。

生成模块903，用于在掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点。

计算模块904，用于基于掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数。

合成模块905，用于基于掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

在一些可选的实施方式中，第二获取模块902包括：

第一获取子模块，用于获取图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸。

第一确定子模块，用于基于图形子块的中心位置，确定掩模子块的中心位置。

第二确定子模块，用于基于图形子块的尺寸和图形子块内最小线宽尺寸，确定掩模子块的尺寸。

第二获取子模块，用于基于掩模子块的中心位置和掩模子块的尺寸构建掩模子块，并获取掩模子块的重叠区域。

在一些可选的实施方式中，计算模块904包括：

构建子模块，用于基于掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数。

求解子模块，用于求解优化目标函数，生成目标像素格点参数。

在一些可选的实施方式中，构建子模块包括：

获取单元，用于获取图形子块的像素格点、图形子块像素格点的目标光强和掩模子块的像素格点参数，基于掩模子块的像素格点和图形子块的像素格点，生成掩模子块的像素指标集合和图形子块的像素指标集合。

确定单元，用于基于掩模子块的像素格点和图形子块的像素格点，确定成像面上的光强分布，其中成像面上的光强分布包括当前图形子块上的光强分布和其他图形子块的光强分布。

构建单元，用于基于掩模子块的像素指标集合、图形子块的像素指标集合、成像面上的光强分布、图形子块像素格点的目标光强和掩模子块的像素格点参数，构建优化目标函数。

在一些可选的实施方式中，构建单元中包括优化目标函数的关系式（4）如下所示：

其中，和/>表示掩模子块的像素格点参数，其中，/>表示振幅透过率，/>表示调制相位，/>表示掩模子块的像素指标集合，/>表示掩模子块的第/>个像素指标，/>表示图形子块的像素指标集合，/>表示当前图形子块的第/>个像素指标、/>表示其他图形子块的第/>个像素指标，/>表示当前图形子块的第/>个像素指标的光强，/>表示当前图形子块的第/>个像素指标的目标光强，/>表示其他图形子块的第/>个像素指标的光强。

在一些可选的实施方式中，确定单元包括：

获取子单元，用于获取照明光波，基于照明光波、掩模子块的像素格点参数、掩模子块的像素指标集合和图形子块的像素指标集合，确定成像面上的电场分布。

确定子单元，用于基于成像面上的电场分布，确定成像面上的光强分布。

在一些可选的实施方式中，合成模块905包括：

生成子模块，用于基于掩模子块中像素格点的目标像素格点参数，确定待合成全息掩模版中像素格点的目标像素格点参数，并基于待合成全息掩模版中像素格点的目标像素格点参数，生成所述目标全息掩模版。

上述各个模块和单元的更进一步的功能描述与上述对应实施例相同，在此不再赘述。

本实施例中的掩模版并行化合成装置是以功能单元的形式来呈现，这里的单元是指ASIC（Application Specific Integrated Circuit，专用集成电路）电路，执行一个或多个软件或固定程序的处理器和存储器，和/或其他可以提供上述功能的器件。

本发明实施例还提供一种曝光设备，应用于芯片制备工艺，具有上述图9所示的掩模版并行化合成装置。

请参阅图10，图10是本发明可选实施例提供的一种曝光设备的结构示意图，如图10所示，该曝光设备可以为具有计算机处理功能的光刻机，或者具有光刻功能的计算机设备，包括：一个或多个处理器10、存储器20，以及用于连接各部件的接口，包括高速接口和低速接口。各个部件利用不同的总线互相通信连接，并且可以被安装在公共主板上或者根据需要以其它方式安装。处理器可以对在曝光设备内执行的指令进行处理，包括存储在存储器中或者存储器上以在外部输入/输出装置(诸如，耦合至接口的显示设备)上显示GUI的图形信息的指令。在一些可选的实施方式中，若需要，可以将多个处理器和/或多条总线与多个存储器和多个存储器一起使用。同样，可以连接多个曝光设备，各个设备提供部分必要的操作(例如，作为服务器阵列、一组刀片式服务器、或者多处理器系统)。图10中以一个处理器10为例。

处理器10可以是中央处理器，网络处理器或其组合。其中，处理器10还可以进一步包括硬件芯片。上述硬件芯片可以是专用集成电路，可编程逻辑器件或其组合。上述可编程逻辑器件可以是复杂可编程逻辑器件，现场可编程逻辑门阵列，通用阵列逻辑或其任意组合。

其中，所述存储器20存储有可由至少一个处理器10执行的指令，以使所述至少一个处理器10执行实现上述实施例示出的方法。

存储器20可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据曝光设备的使用所创建的数据等。此外，存储器20可以包括高速随机存取存储器，还可以包括非瞬时存储器，例如至少一个磁盘存储器件、闪存器件、或其他非瞬时固态存储器件。在一些可选的实施方式中，存储器20可选包括相对于处理器10远程设置的存储器，这些远程存储器可以通过网络连接至该曝光设备。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

存储器20可以包括易失性存储器，例如，随机存取存储器；存储器也可以包括非易失性存储器，例如，快闪存储器，硬盘或固态硬盘；存储器20还可以包括上述种类的存储器的组合。

该曝光设备还包括输入装置30和输出装置40。处理器10、存储器20、输入装置30和输出装置40可以通过总线或者其他方式连接，图10中以通过总线连接为例。

输入装置30可接收输入的数字或字符信息，以及产生与该曝光设备的用户设置以及功能控制有关的键信号输入，例如触摸屏、小键盘、鼠标、轨迹板、触摸板、指示杆、一个或者多个鼠标按钮、轨迹球、操纵杆等。输出装置40可以包括显示设备、辅助照明装置（例如，LED）和触觉反馈装置（例如，振动电机）等。上述显示设备包括但不限于液晶显示器，发光二极管，显示器和等离子体显示器。在一些可选的实施方式中，显示设备可以是触摸屏。

本发明实施例还提供了一种计算机可读存储介质，上述根据本发明实施例的方法可在硬件、固件中实现，或者被实现为可记录在存储介质，或者被实现通过网络下载的原始存储在远程存储介质或非暂时机器可读存储介质中并将被存储在本地存储介质中的计算机代码，从而在此描述的方法可被存储在使用通用计算机、专用处理器或者可编程或专用硬件的存储介质上的这样的软件处理。其中，存储介质可为磁碟、光盘、只读存储记忆体、随机存储记忆体、快闪存储器、硬盘或固态硬盘等；进一步地，存储介质还可以包括上述种类的存储器的组合。可以理解，计算机、处理器、微处理器控制器或可编程硬件包括可存储或接收软件或计算机代码的存储组件，当软件或计算机代码被计算机、处理器或硬件访问且执行时，实现上述实施例示出的方法。

虽然结合附图描述了本发明的实施例，但是本领域技术人员可以在不脱离本发明的精神和范围的情况下做出各种修改和变型，这样的修改和变型均落入由所附权利要求所限定的范围之内。

Claims (10)

1.一种掩模版并行化合成方法，应用于芯片制备工艺的曝光设备，其特征在于，所述掩模版为全息掩模版，所述方法包括：

获取成像面的目标图形，将所述成像面的目标图形拆分为图形子块；

基于所述图形子块构建掩模子块，并获取掩模子块的重叠区域；

在所述掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；

基于所述掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；

基于所述掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

2.根据权利要求1所述的方法，其特征在于，所述基于所述图形子块构建掩模子块，并获取掩模子块的重叠区域，包括：

获取图形子块的中心位置、图形子块的尺寸以及图形子块内最小线宽尺寸；

基于所述图形子块的中心位置，确定掩模子块的中心位置；

基于所述图形子块的尺寸和所述图形子块内最小线宽尺寸，确定掩模子块的尺寸；

基于所述掩模子块的中心位置和所述掩模子块的尺寸构建所述掩模子块，并获取所述掩模子块的重叠区域。

3.根据权利要求1所述的方法，其特征在于，所述基于所述掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数，包括：

基于所述掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数；

求解所述优化目标函数，生成所述目标像素格点参数。

4.根据权利要求3所述的方法，其特征在于，所述基于所述掩模子块的像素格点和与掩模子块对应的图形子块，构建优化目标函数，包括：

获取图形子块的像素格点、图形子块像素格点的目标光强和掩模子块的像素格点参数，基于所述掩模子块的像素格点和图形子块的像素格点，生成掩模子块的像素指标集合和图形子块的像素指标集合；

基于所述掩模子块的像素格点和所述图形子块的像素格点，确定成像面上的光强分布，其中所述成像面上的光强分布包括当前图形子块上的光强分布和其他图形子块的光强分布；

基于所述掩模子块的像素指标集合、所述图形子块的像素指标集合、所述成像面上的光强分布、所述图形子块像素格点的目标光强和所述掩模子块的像素格点参数，构建所述优化目标函数。

5.根据权利要求4所述的方法，其特征在于，所述基于所述掩模子块的像素指标集合、所述图形子块的像素指标集合、所述成像面上的光强分布、所述图形子块像素格点的目标光强和所述掩模子块的像素格点参数，构建所述优化目标函数，所述优化目标函数的关系式如下所示：

其中，和/>表示掩模子块的像素格点参数，其中，/>表示振幅透过率，/>表示调制相位，/>表示掩模子块的像素指标集合，/>表示掩模子块的第/>个像素指标，/>表示图形子块的像素指标集合，/>表示当前图形子块的第/>个像素指标、/>表示其他图形子块的第/>个像素指标，/>表示当前图形子块的第/>个像素指标的光强，/>表示当前图形子块的第/>个像素指标的目标光强，/>表示其他图形子块的第/>个像素指标的光强。

6.根据权利要求4所述的方法，其特征在于，所述基于所述掩模子块的像素格点，确定成像面上的光强分布，包括：

获取照明光波，基于所述照明光波、所述掩模子块的像素格点参数、所述掩模子块的像素指标集合和所述图形子块的像素指标集合，确定成像面上的电场分布；

基于所述成像面上的电场分布，确定所述成像面上的光强分布。

7.根据权利要求1所述的方法，其特征在于，所述基于所述掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版，包括：

基于所述掩模子块中像素格点的目标像素格点参数，确定待合成全息掩模版中像素格点的目标像素格点参数，并基于所述待合成全息掩模版中像素格点的目标像素格点参数，生成所述目标全息掩模版。

8.一种掩模版并行化合成装置，应用于芯片制备工艺的曝光设备，其特征在于，所述掩模版为全息掩模版，所述装置包括：

第一获取模块，用于获取成像面的目标图形，将所述成像面的目标图形拆分为图形子块；

第二获取模块，用于基于所述图形子块构建掩模子块，并获取掩模子块的重叠区域；

生成模块，用于在所述掩模子块的重叠区域内交错排布像素格点，生成掩模子块的像素格点；

计算模块，用于基于所述掩模子块的像素格点，并行计算掩模子块中像素格点的目标像素格点参数；

合成模块，用于基于所述掩模子块中像素格点的目标像素格点参数，将掩模子块合成目标全息掩模版。

9.一种曝光设备，应用于芯片制备工艺，其特征在于，包括：

存储器和处理器，所述存储器和所述处理器之间互相通信连接，所述存储器中存储有计算机指令，所述处理器通过执行所述计算机指令，从而执行权利要求1至7中任一项所述的掩模版并行化合成方法。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机指令，所述计算机指令用于使计算机执行权利要求1至7中任一项所述的掩模版并行化合成方法。