CN116798940A - 一种深沟槽器件及其制作方法 - Google Patents

一种深沟槽器件及其制作方法 Download PDF

Info

Publication number
CN116798940A
CN116798940A CN202310342781.1A CN202310342781A CN116798940A CN 116798940 A CN116798940 A CN 116798940A CN 202310342781 A CN202310342781 A CN 202310342781A CN 116798940 A CN116798940 A CN 116798940A
Authority
CN
China
Prior art keywords
groove
trench
doping type
polysilicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310342781.1A
Other languages
English (en)
Inventor
马小波
李明
吴建刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siruipu Microelectronics Technology Shanghai Co ltd
Original Assignee
Siruipu Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siruipu Microelectronics Technology Shanghai Co ltd filed Critical Siruipu Microelectronics Technology Shanghai Co ltd
Priority to CN202310342781.1A priority Critical patent/CN116798940A/zh
Publication of CN116798940A publication Critical patent/CN116798940A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请提供了一种深沟槽器件及其制作方法，涉及半导体技术领域。本申请提供了本申请提供了一种深沟槽器件及其制作方法，首先提供第一掺杂类型衬底，接着基于衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层，再基于外延层同时制作第一沟槽与第二沟槽；其中，第二沟槽的宽度大于第一沟槽的宽度，且第一沟槽延伸至第二掺杂类型埋层内，第二沟槽延伸至第一掺杂类型衬底内，再基于第一沟槽与第二沟槽的侧壁制作间隔层，最后基于第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。本申请提供的深沟槽器件及其制作方法具有工艺更加简单，成本更低的优点。

Description

一种深沟槽器件及其制作方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种深沟槽器件及其制作方法。
背景技术
目前，在第二沟槽器件制作时，其器件结构中会设置N型埋层，芯片通过第一沟槽连通至埋层。但由于N型埋层是整层设置的，当进行芯片切片时，可能存在与P型衬底内接地区域短接的情况，导致器件性能受到影响。
为了解决该问题，现有技术中一般还会设置一个用于隔离的第二沟槽，该第二沟槽的深度较大，一般可达20～30um，且该第二沟槽穿过N型埋层，并延伸至衬底区域，这样可以实现芯片的整体隔离，提升器件性能。
然而，该方式需要在第一沟槽制作完成后，再制作第二沟槽，并进行两步的多晶硅沉积，工艺相对复杂，成本相对较高。
综上，现有技术中存在深沟槽器件的工艺相对复杂，成本相对较高的问题。
发明内容
本申请的目的在于提供一种深沟槽器件及其制作方法，以解决现有技术中存在的深沟槽器件的工艺相对复杂，成本相对较高的问题。
为了解决上述问题，本申请提供了以下技术方案：
一方面，本申请实施例提供了一种深沟槽器件制作方法，所述深沟槽器件制作方法包括：
提供第一掺杂类型衬底；
基于所述衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层；
基于所述外延层同时制作第一沟槽与第二沟槽；其中，所述第二沟槽的宽度大于所述第一沟槽的宽度，且所述第一沟槽延伸至所述第二掺杂类型埋层内，所述第二沟槽延伸至所述第一掺杂类型衬底内；
基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层；
基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。
可选地，基于所述外延层同时制作第一沟槽与第二沟槽的步骤包括:
制作宽度比例为2.4～2.6的第一沟槽与第二沟槽。
可选地，所述第一沟槽与所述第二沟槽的宽度比例为2.5。
可选地，在基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层的步骤之前，所述方法还包括：
对所述第一沟槽与所述第二沟槽的侧壁与底部进行氧化，以形成氧化层；
去除所述氧化层。
可选地，基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层的步骤包括：
基于所述第一沟槽与所述第二沟槽的侧壁与底部制作间隔层；
去除位于所述第一沟槽与所述第二沟槽底部的间隔层。
可选地，在基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤之前，所述方法还包括：
沿预设角度进行离子注入，以在所述第二沟槽的底部形成高掺杂区，且所述第一沟槽的底部无变化。
可选地，基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤包括：
基于所述第一沟槽与第二沟槽沉积2.5～2.6um的第二掺杂类型多晶硅；
对所述第二掺杂类型多晶硅进行回刻。
可选地，基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤包括：
对所述第一沟槽与第二沟槽进行第二掺杂类型多晶硅首次填充；
对所述第二掺杂类型多晶硅进行回刻，以加宽所述第二沟槽的开口；
对所述第一沟槽与第二沟槽进行第二掺杂类型多晶硅再次填充。
可选地，在基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤之后，所述方法还包括：
去除位于所述第一掺杂类型衬底背面的多晶硅。
另一方面，本申请实施例还提供了一种深沟槽器件，所述深沟槽器件包括：
第一掺杂类型衬底；
位于所述衬底一侧的第二掺杂类型埋层与第一掺杂类型外延层；
位于所述外延层内的第一沟槽与第二沟槽；其中，所述第二沟槽的宽度大于所述第一沟槽的宽度，且所述第一沟槽延伸至所述第二掺杂类型埋层内，所述第二沟槽延伸至所述第一掺杂类型衬底内；
位于所述第一沟槽与所述第二沟槽的侧壁的间隔层；
位于所述第一沟槽与第二沟槽的第二掺杂类型多晶硅。
可选地，所述第一沟槽与所述第二沟槽的宽度比例为2.4～2.6。
可选地，所述第一沟槽与所述第二沟槽的宽度比例为2.5。
相对于现有技术，本申请实施例具有以下有益效果：
本申请提供了一种深沟槽器件及其制作方法，首先提供第一掺杂类型衬底，接着基于衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层，再基于外延层同时制作第一沟槽与第二沟槽；其中，第二沟槽的宽度大于第一沟槽的宽度，且第一沟槽延伸至第二掺杂类型埋层内，第二沟槽延伸至第一掺杂类型衬底内，再基于第一沟槽与第二沟槽的侧壁制作间隔层，最后基于第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。由于本申请中，第一沟槽与第二沟槽同步制作，且第一沟槽与第二沟槽内沉积的多晶硅的类型相同，因此可以简化制作工艺，节约工艺成本。
为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它相关的附图。
图1为现有技术中第一种深沟槽器件的剖面示意图。
图2为现有技术中第二种深沟槽器件的剖面示意图。
图3为本申请实施例提供的深沟槽器件制作方法的示例性流程图。
图4为本申请实施例提供的深沟槽器件的剖面示意图。
图5为本申请实施例提供的制作第二掺杂类型埋层对应的剖面示意图。
图6为本申请实施例提供的制作硬掩膜层后对应的剖面示意图。
图7为本申请实施例提供的制作第一沟槽与第二沟槽对应的剖面示意图。
图8为本申请实施例提供的S1071对应的剖面示意图。
图9为本申请实施例提供的制作间隔层后对应的剖面示意图。
图10为本申请实施例提供的去除第一沟槽与第二沟槽底部的间隔层后对应的剖面示意图。
图11为本申请实施例提供进行离子注入后对应的剖面示意图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。同时，在本申请的描述中，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
在本申请的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该申请产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。
下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互组合。
正如背景技术中所述，现有技术中现有技术中存在深沟槽器件的艺相对复杂，成本相对较高的问题。
请参阅图1，图1中示出了现有技术中深沟槽器件的剖面示意图，现有技术中，通过沟槽连通至N型埋层，沟槽内侧可以布局芯片的具体器件，如图1中布局了NMOS与PMOS器件，当然地，也可以根据实际需要布局其他器件，在此不做限定。
如图1所示的结构中，当需要进行器件的封装时，P型衬底接地，在封装过程中，可能会出现N型埋层与P型衬底接地区域短接的情况，例如，当图中A点处短接时，则由于整层N型埋层均为等电位，因此整层N型埋层的电位均为0V，导致器件性能受到影响，或者可能导致器件损坏。
有鉴于此，请参阅图2，现有技术中一般在设置第一沟槽时还会设置第二沟槽，第二沟槽的深度较深，且底部延伸至P型衬底内，第二沟槽内沉积有P型多晶硅，第一沟槽内沉积与N型多晶硅。通过设置第二沟槽，可以将N型埋层切分为两部分，即分别位于第二沟槽两侧的区域，且两个部分的N型埋层之间彼此隔离，如图2中，点A与点B即为通过第二沟槽隔离的两部分，在此基础上，即使点A处短接，也不会对点B造成影响，保证了器件在短路时的稳定性。
然而，该结构在制作时工艺相对复杂，需要先制作第一沟槽完成后再制作第二沟槽，且需要在第一沟槽与第二沟槽内沉积不同类型的多晶硅，因此现有技术中针对用于隔离的第二沟槽的制作存在工艺复杂，工艺成本较高的问题。
有鉴于此，本申请提供了一种深沟槽器件制作方法，通过同时制作第一沟槽与第二沟槽的方式，简化第二沟槽的制作工艺，进而达到降低工艺成本的目的。
下面对本申请提供的深沟槽器件制作方法进行示例性说明：
作为一种实现方式，请参阅图3，该深沟槽器件制作方法包括：
S102，提供第一掺杂类型衬底；
S104，基于衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层；
S106，基于外延层同时制作第一沟槽与第二沟槽；其中，第二沟槽的宽度大于第一沟槽的宽度，且第一沟槽延伸至第二掺杂类型埋层内，第二沟槽延伸至第一掺杂类型衬底内；
S108，基于第一沟槽与第二沟槽的侧壁制作间隔层；
S110，基于第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。
其中，本申请所述的第一掺杂类型与第二掺杂类型分别指N型与P型，当第一掺杂类型为N型时，则第二掺杂类型为P型；当第一掺杂类型为P型时，则第二掺杂类型为N型。示例地，为了便于说明，本申请文字与附图部分均以第一掺杂类型为P型，第二掺杂类型为N型为例作为说明。
请参阅图4，为本申请中深沟槽器件的剖面示意图，其中，第一沟槽与第二沟槽内均沉积N型多晶硅，使得第一沟槽与第二沟槽可以同时制作，简化工艺流程，降低工艺成本，只需将第二沟槽的宽度设置比第一沟槽的宽度设置更大，即可保证当第一沟槽的底部延伸至N型埋层内后，第二沟槽可以穿过N型埋层，且底部延伸至P型衬底内。
作为一种实现方式，请参加图5，在衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层时，可以先在P型衬底上生长200A的用于掩蔽的氧化层。之后进行埋层的制作时，可以采用锑或砷高剂量注入(1～3E15/60keV～80keV)与磷高能共注入(1～5E13，1～1.5MeV)。或者，也可以跳过磷共注入，以更好地隔离。
之后，如图6所示，在对埋层进行退火后，可以去除氧化层，并基于埋层远离衬底的一侧生长P型外延层，示例性地，P型外延层的厚度可以为8～13um。在此后，可以基于外延层的表面制作硬掩膜层，以制作沟槽，其中，硬掩膜层可以包括氧化物层、氮化物层以及TEOS层，氧化物层的厚度可以为100～200A，氮化物层的厚度为1000～2000A，TEOS的厚度可以为2000～3000A。当然地，在另一种实现方式中，也可只使用氧化物层与氮化物层作为硬掩膜层，在此不做限定。
请参阅7，在制作第一沟槽与第二沟槽时，基于硬掩膜层在外延层上刻蚀沟槽，具体地，在刻蚀沟槽时，可以先定义沟槽区域，之后在沟槽区域进行刻蚀，并形成沟槽。
需要说明的是，在刻蚀第一沟槽与第二沟槽时，第一沟槽与第二沟槽可以同时进行，基于刻蚀特性，当沟槽的宽度越大时，则刻蚀的沟槽的深度约深，因此，本申请设定第二沟槽的宽度大于第一沟槽的宽度，进而保证刻蚀形成的第二沟槽的深度大于第一沟槽的深度。
为了保证第二沟槽具有明显的隔离效果，第二沟槽的深度需要与第一沟槽的深度相差较大，研究发现，当第二沟槽位于P型衬底的深度大于3um时效果更佳，即图7中X的值可以大于3um。在此基础上，第一沟槽与所述第二沟槽的宽度比例为2.4～2.6，优选地，第一沟槽与所述第二沟槽的宽度比例为2.5。即在应用中，可以设置的第二沟槽的宽度为第一沟槽宽度的2.5倍。
例如，当第一沟槽的宽度为0.8um时，第二沟槽的宽度可以选择2um。通过该设置方式，可进行刻蚀工艺时，只需要控制第一沟槽的深度即可，即保证刻蚀的第一沟槽停止于第二掺杂类型埋层，此时第二沟槽则必然停止于第一掺杂类型衬底。
当然地，上述沟槽宽度的比例仅为示例，在实际应用中，沟槽宽度的比例也可以不限于此，例如，在另一种示例中，第一沟槽的宽度为0.8um，第二沟槽的宽度为1.2um。
由于在制作第一沟槽与第二沟槽后，沟槽的侧壁可能会存在损伤，因此，在一种实现方式中，该方法还包括：
S1071，对第一沟槽与第二沟槽的侧壁与底部进行氧化，以形成氧化层；
S1072，去除氧化层。
请参阅图8，在制作间隔层之前，利用氧化层作为牺牲层，对第一沟槽与第二沟槽的侧壁进行处理，可以使得第一沟槽与第二沟槽的侧壁更加光滑。
可选地，可以沿第一沟槽与第二沟槽的侧壁生长110A的氧化层作为牺牲层，之后利用湿法腐蚀工艺将该氧化层去除，进而可以去除刻蚀时造成的第一沟槽与第二沟槽的侧壁损伤，使得侧壁更加平滑，此外，还可以加宽第一沟槽与第二沟槽开口，使得后续沉积多晶硅工艺时更加方便。
在对侧壁处理完成后，可以沿第一沟槽与第二沟槽表面正式制作间隔层，请参阅图9，在一种实现方式中，间隔层包括氧化物层与氮化物层，且氧化物层与氮化物层均较薄，其中，氧化物层的厚度为100～200A，氮化物层的厚度为额100～300A，当然地，也可以选用纯氧化物层实现隔离，例如选用300～1000A的氧化物层作为间隔层，实现更好的隔离效果。
并且，在生长间隔层后，需要去除位于第一沟槽与第二沟槽底部的间隔层，使得后续在沉积多晶硅后，多晶硅与N型埋层之间可以直接电连接，且沟槽侧壁利用间隔层与外延层隔离。去除第一沟槽与第二沟槽底部的间隔层后的结构如图10所示。需要说明的是，在去除沟槽底部的间隔层时，选用干法选择性刻蚀工艺实现，此时作为掩膜层的TEOS也会被部分刻蚀，例如被刻蚀1000A。
由于在后续沉积多晶硅时，均基于第一沟槽与第二沟槽沉积第二掺杂类型多晶硅，而对于第二沟槽而言，由于其直接连通第一掺杂类型衬底，因此当沉积多晶硅后，会在第二沟槽的底部位置形成PN结，导致接触电阻较大。
因此，在一种实现方式中，为了降低接触电阻，可以对第二沟槽的底部进行离子注入，以使第二沟槽底部区域的离子浓度较大，形成高掺杂区，并且，由于需要注入的元素为三族元素，因此不能向第一沟槽内进行离子注入。
在此基础上，该方法还包括：
沿预设角度进行离子注入，以在第二沟槽的底部形成高掺杂区，且第一沟槽的底部无变化。
由于第二沟槽的宽度大于第一沟槽的宽度，当小角度注入时，可以保证在对第二沟槽底部进行离子注入时，第一沟槽底部不会受到影响。申请人研究发现，该预设角度为4°～6°。例如，在进行离子注入时，选用低能量5keV，高剂量5E15硼注入，倾斜角度为5°。
示例性地，以第一沟槽的宽度为0.8um，第二沟槽的宽度为2um为例，当第一沟槽的深度为12.4um，第二沟槽的深度为28.6um时，预设角度选用4°；当第一沟槽的深度为9.1um，第二沟槽的深度为22.8um时，预设角度选用5°；当第一沟槽的深度为7.6um，第二沟槽的深度为19.0um时，预设角度选用6°，通过离子注入后的结构如图11所示。
在沉积第二掺杂类型多晶硅时，作为一种实现方式，可以基于第一沟槽与第二沟槽沉积2.5～2.6um的第二掺杂类型多晶硅，并对第二掺杂类型多晶硅进行回刻。
现有技术中，一般沉积5000A的多晶硅，本申请中，由于设置了更深的第二沟槽，为了保证第二沟槽内能够填充足够的多晶硅，因此可以沉积更厚的多晶硅，之后将多余的多晶硅去除即可。
并且，在沉积多晶硅时，第二沟槽的中心部分会存在空隙，为了减小该空隙，可以分为两步沉积多晶硅，在此基础上，S110包括：
对第一沟槽与第二沟槽进行第二掺杂类型多晶硅首次填充；
对第二掺杂类型多晶硅进行回刻，以加宽第二沟槽的开口；
对第一沟槽与第二沟槽进行第二掺杂类型多晶硅再次填充。
在第一步多晶硅沉积后，可以添加多晶硅干法回蚀工艺，以加宽第二沟槽的开口，进而可以更好地再次填充多晶硅，降低沟槽中的空隙。
在沉积多晶硅后，需要去除掩膜层，例如，可以先采用CMP研磨工艺，将表面多余的多晶硅研磨掉，并停止在TEOS或停止在氮化物层。需要说明的是，在沉积多晶硅时，衬底的背面也会存在多晶硅，因此，为了降低衬底翘曲问题，可以先去除位于第一掺杂类型衬底背面的多晶硅，之后再进行外延层表面的多晶硅回刻。
在进行多晶硅回刻时，通过干法刻蚀进行多晶硅回刻，使多晶硅顶面与硅表面保持在同一水平面，使用TEOS残留物或氮化物硬掩模层作为保护层，之后再去除TEOS与氮化物层。
之后在第一沟槽围绕的区域制作器件，后续工艺为常规工艺，在此不做赘述。以CMOS器件工艺为例，后续继续制作STI、LOCOS、阱注入、栅极、LDD注入、间隔物、源极/漏极注入、氧化物、ILD(层间电介质层)、接触层、BEoL金属层和钝化等工艺。
基于上述实现方式，本申请实施例还提供了一种深沟槽器件，请参阅图4，该深沟槽器件包括：
第一掺杂类型衬底；
位于衬底一侧的第二掺杂类型埋层与第一掺杂类型外延层；
位于外延层内的第一沟槽与第二沟槽；其中，第二沟槽的宽度大于第一沟槽的宽度，且第一沟槽延伸至第二掺杂类型埋层内，第二沟槽延伸至第一掺杂类型衬底内；
位于第一沟槽与第二沟槽的侧壁的间隔层；
位于第一沟槽与第二沟槽的第二掺杂类型多晶硅。
其中，第一沟槽与第二沟槽的宽度比例为2.4～2.6，优选地，第一沟槽与第二沟槽的宽度比例为2.5。
综上所述，本申请提供了一种深沟槽器件及其制作方法，首先提供第一掺杂类型衬底，接着基于衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层，再基于外延层同时制作第一沟槽与第二沟槽；其中，第二沟槽的宽度大于第一沟槽的宽度，且第一沟槽延伸至第二掺杂类型埋层内，第二沟槽延伸至第一掺杂类型衬底内，再基于第一沟槽与第二沟槽的侧壁制作间隔层，最后基于第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。由于本申请中，第一沟槽与第二沟槽同步制作，且第一沟槽与第二沟槽内沉积的多晶硅的类型相同，因此可以简化制作工艺，节约工艺成本。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

Claims (12)

1.一种深沟槽器件制作方法，其特征在于，所述深沟槽器件制作方法包括：
提供第一掺杂类型衬底；
基于所述衬底的一侧制作第二掺杂类型埋层与第一掺杂类型外延层；
基于所述外延层同时制作第一沟槽与第二沟槽；其中，所述第二沟槽的宽度大于所述第一沟槽的宽度，且所述第一沟槽延伸至所述第二掺杂类型埋层内，所述第二沟槽延伸至所述第一掺杂类型衬底内；
基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层；
基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅。
2.如权利要求1所述的深沟槽器件制作方法，其特征在于，基于所述外延层同时制作第一沟槽与第二沟槽的步骤包括:
制作宽度比例为2.4～2.6的第一沟槽与第二沟槽。
3.如权利要求2所述的深沟槽器件制作方法，其特征在于，所述第一沟槽与所述第二沟槽的宽度比例为2.5。
4.如权利要求1所述的深沟槽器件制作方法，其特征在于，在基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层的步骤之前，所述方法还包括：
对所述第一沟槽与所述第二沟槽的侧壁与底部进行氧化，以形成氧化层；
去除所述氧化层。
5.如权利要求1所述的深沟槽器件制作方法，其特征在于，基于所述第一沟槽与所述第二沟槽的侧壁制作间隔层的步骤包括：
基于所述第一沟槽与所述第二沟槽的侧壁与底部制作间隔层；
去除位于所述第一沟槽与所述第二沟槽底部的间隔层。
6.如权利要求1所述的深沟槽器件制作方法，其特征在于，在基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤之前，所述方法还包括：
沿预设角度进行离子注入，以在所述第二沟槽的底部形成高掺杂区，且所述第一沟槽的底部无变化。
7.如权利要求1所述的深沟槽器件制作方法，其特征在于，基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤包括：
基于所述第一沟槽与第二沟槽沉积2.5～2.6um的第二掺杂类型多晶硅；
对所述第二掺杂类型多晶硅进行回刻。
8.如权利要求1所述的深沟槽器件制作方法，其特征在于，基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤包括：
对所述第一沟槽与第二沟槽进行第二掺杂类型多晶硅首次填充；
对所述第二掺杂类型多晶硅进行回刻，以加宽所述第二沟槽的开口；
对所述第一沟槽与第二沟槽进行第二掺杂类型多晶硅再次填充。
9.如权利要求1所述的深沟槽器件制作方法，其特征在于，在基于所述第一沟槽与第二沟槽沉积第二掺杂类型多晶硅的步骤之后，所述方法还包括：
去除位于所述第一掺杂类型衬底背面的多晶硅。
10.一种深沟槽器件，其特征在于，所述深沟槽器件包括：
第一掺杂类型衬底；
位于所述衬底一侧的第二掺杂类型埋层与第一掺杂类型外延层；
位于所述外延层内的第一沟槽与第二沟槽；其中，所述第二沟槽的宽度大于所述第一沟槽的宽度，且所述第一沟槽延伸至所述第二掺杂类型埋层内，所述第二沟槽延伸至所述第一掺杂类型衬底内；
位于所述第一沟槽与所述第二沟槽的侧壁的间隔层；
位于所述第一沟槽与第二沟槽的第二掺杂类型多晶硅。
11.如权利要求10所述的深沟槽器件，其特征在于，所述第一沟槽与所述第二沟槽的宽度比例为2.4～2.6。
12.如权利要求11所述的深沟槽器件，其特征在于，所述第一沟槽与所述第二沟槽的宽度比例为2.5。
CN202310342781.1A 2023-03-31 2023-03-31 一种深沟槽器件及其制作方法 Pending CN116798940A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310342781.1A CN116798940A (zh) 2023-03-31 2023-03-31 一种深沟槽器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310342781.1A CN116798940A (zh) 2023-03-31 2023-03-31 一种深沟槽器件及其制作方法

Publications (1)

Publication Number Publication Date
CN116798940A true CN116798940A (zh) 2023-09-22

Family

ID=88042765

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310342781.1A Pending CN116798940A (zh) 2023-03-31 2023-03-31 一种深沟槽器件及其制作方法

Country Status (1)

Country Link
CN (1) CN116798940A (zh)

Similar Documents

Publication Publication Date Title
KR101251309B1 (ko) 트렌치 구조들을 가진 반도체 장치 및 이의 제조방법
US8987112B2 (en) Semiconductor device and method for fabricating the same
US7193262B2 (en) Low-cost deep trench decoupling capacitor device and process of manufacture
US7534707B2 (en) MOS Transistors having inverted T-shaped gate electrodes and fabrication methods thereof
US9786606B2 (en) Semiconductor structures with isolated ohmic trenches and stand-alone isolation trenches and related method
KR20190037148A (ko) 반도체 구조물 및 연관된 제조 방법
US9786665B1 (en) Dual deep trenches for high voltage isolation
US10672901B2 (en) Power transistor with terminal trenches in terminal resurf regions
CN107919281B (zh) 具有非平面侧壁的半导体装置结构
US20160322262A1 (en) Integration of devices
US5970356A (en) Method for fabricating a bipolar transistor
US9431286B1 (en) Deep trench with self-aligned sinker
JP5558243B2 (ja) 半導体装置
KR102554234B1 (ko) 탭의 활성 영역 아래에 있는 웰의 경계를 포함하는 방법 및 장치
EP3176816B1 (en) Well implantation process for finfet device
US6946710B2 (en) Method and structure to reduce CMOS inter-well leakage
CN108231767B (zh) 具有多个氮化层的装置结构
US6562697B1 (en) Methods of implanting ions into different active areas to provide active areas having increased ion concentrations adjacent to isolation structures
US20080308868A1 (en) High voltage metal oxide semiconductor transistor and fabrication method thereof
US9437596B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2019109829A1 (zh) 绝缘栅双极型晶体管及其制造方法
CN107393915B (zh) 瞬态电压抑制器及其制造方法
TWI613708B (zh) 半導體元件及其製造方法
CN116798940A (zh) 一种深沟槽器件及其制作方法
US20080272401A1 (en) Inverted Junction Field Effect Transistor and Method of Forming Thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination