CN116798478A - 三态内容寻址存储器 - Google Patents

三态内容寻址存储器 Download PDF

Info

Publication number
CN116798478A
CN116798478A CN202310561689.4A CN202310561689A CN116798478A CN 116798478 A CN116798478 A CN 116798478A CN 202310561689 A CN202310561689 A CN 202310561689A CN 116798478 A CN116798478 A CN 116798478A
Authority
CN
China
Prior art keywords
memory cell
read
memory
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310561689.4A
Other languages
English (en)
Inventor
王宗巍
李劲杉
蔡一茂
杨韵帆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN202310561689.4A priority Critical patent/CN116798478A/zh
Publication of CN116798478A publication Critical patent/CN116798478A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C15/00—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores
    • G11C15/04—Digital stores in which information comprising one or more characteristic parts is written into the store and in which information is read-out by searching for one or more of these characteristic parts, i.e. associative or content-addressed stores using semiconductor elements

Landscapes

  • Static Random-Access Memory (AREA)

Abstract

本发明提供一种三态内容寻址存储器，包括氧化物半导体阵列、与氧化物半导体阵列连接的外围写字线驱动电路、TCAM输入、预充电与比较电路，以及逻辑电路；其中，写字线驱动电路用于驱动氧化物半导体阵列的写字线；TCAM输入用于输入待查询数据；预充电与比较电路用于对与待查询数据相对应的读字线进行预充，并将读字线电压与预设的参考电压进行比较，输出比较结果；逻辑电路用于根据比较结果确定与待查询数据相对应的存储地址。利用上述发明能够提高三态内容寻址存储器执行搜索的能效与并行度。

Description

三态内容寻址存储器
技术领域
本发明属于半导体(Semiconductor)和CMOS超大规模集成电路(ULSI)中的存储器技术领域，具体涉及一种基于氧化物半导体2T0C存储单元的三态内容寻址存储器(TCAM，Ternary Content Addressable Memory)的电路设计。
背景技术
随着计算机技术和嵌入式系统技术的迅猛发展，对数据存储库中执行搜索的时间提出了更高的挑战，对于那些搜索密集型的应用程序更是如此。目前，在实际的芯片引用中，通常是使用内容寻址存储器(CAM，Content Addressable Memory)执行搜索操作。对于随机存取存储器(RAM)，给定一个地址，RAM将给出该地址上存储的数据；内容寻址存储器(CAM)则恰好相反，给定一个数据，CAM将在整个阵列中搜索是否有数据与之匹配，并返回相应地址或未发现匹配的信号。
由于CAM能够在一个时钟周期内完成搜索，相比其他软件搜索算法的速度更快，使得其被广泛应用在比如以太网地址查找、数据压缩、地址过滤、CPU的缓存控制器等；此外CAM还支持模式识别系统的工作，例如语音比较系统和DNA序列匹配/基因组搜索。但它最主要是用在网络路由器对因特网协议(IP)数据包的分类和转发中。
但是，目前的内容寻址存储器通常采用的器件如传统的基于CMOS晶体管的DRAM等，漏电流较大，保持时间短，不能实现低频率的刷新操作，此外还不能够在开启更多行并行搜索时降低阵列中导线压降的影响，电路的能效及并行度较差，导致搜索能力受限。
发明内容
鉴于上述问题，本发明的目的是提供一种三态内容寻址存储器，以解决现有的内容寻址存储器存在的不能实现低频率的刷新操作，且搜索能效及并行度较差等问题。
本发明提供的三态内容寻址存储器，包括氧化物半导体阵列、与氧化物半导体阵列连接的外围写字线驱动电路、TCAM输入、预充电与比较电路，以及逻辑电路；其中，写字线驱动电路用于驱动氧化物半导体阵列的写字线；TCAM输入用于输入待查询数据；预充电与比较电路用于对与待查询数据相对应的读字线进行预充，并将读字线电压与预设的参考电压进行比较，输出比较结果；逻辑电路用于根据比较结果确定与待查询数据相对应的存储地址。
此外，可选的技术方案是，氧化物半导体阵列包括呈阵列分布的存储单元，每个存储单元分别包括一个写晶体管和一个读晶体管；其中，写晶体管与对应的写字线和写位线连接，读晶体管与对应的读字线和读位线连接
此外，可选的技术方案是，氧化物半导体阵列包括呈阵列分布的存储单元，每个存储单元分别包括一个读晶体管；其中，读晶体管与对应的读字线和读位线连接。
此外，可选的技术方案是，预充电与比较电路包括预充晶体管与灵敏放大器；其中，预充晶体管用于对读字线进行预充，灵敏放大器用于将读字线上的电压与参考电压进行比较，并输出比较结果至逻辑电路。
此外，可选的技术方案是，包括完全匹配模式和模糊匹配模式；其中，完全匹配模式用于确定与待查询数据相对应的所有完全匹配的存储单元行；模糊匹配模式用于确定与待查询数据相对应的前预设个数的模糊匹配的存储单元行。
此外，可选的技术方案是，在完全匹配模式下，位于同一行读字线上且相邻的第一存储单元和第二存储单元共同表示一种存储状态，三态内容寻址存储器包括三种存储状态；其中，第一存储单元的读晶体管的栅压为GND，且第二存储单元的读晶体管的栅压为VG，表示状态“0”；第一存储单元的读晶体管的栅压为VG，且第二存储单元的读晶体管的栅压为GND，表示状态“1”；第一存储单元的读晶体管的栅压为GND，且第二存储单元的读晶体管的栅压为GND，表示状态“x”。
此外，可选的技术方案是，完全匹配模式的过程，包括：将所有读位线的电压均设置为VG，将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；根据TCAM输入的待查询数据，对应设置第一存储单元和第二存储单元的读位线的电压值；基于第一存储单元和第二存储单元的读字线的电压变化，确定与待查询数据相对应的所有完全匹配行。
此外，可选的技术方案是，根据TCAM输入的待查询数据，对应设置第一存储单元和第二存储单元的读位线的电压值，包括：若待查询数据为“1”，则将第一存储单元的读位线电压保持VG不变，第二存储单元的读位线电压设为GND；若为“0”，则将第一存储单元的读位线电压设为GND，第二存储单元的读位线电压保持VG不变；若为“x”则将第一存储单元和的第二存储单元的读位线均保持VG不变；其中，表示状态“0”或“1”的存储单元若与TCAM输入相同，或者TCAM输入为“x”，则第一存储单元和第二存储单元无电流流过。
此外，可选的技术方案是，在模糊匹配模式下，位于同一行读字线上且相邻的第三存储单元和第四存储单元共同表示一种存储状态，三态内容寻址存储器包括三种存储状态；其中，第三存储单元的读晶体管的栅压为GND，且第四存储单元的读晶体管的栅压为VG，表示状态“0”；第三存储单元的读晶体管的栅压为VG，且第四存储单元的读晶体管的栅压为GND，表示状态“1”；第三存储单元的读晶体管的栅压为VG，且第四存储单元的读晶体管的栅压为VG，表示状态“x”。
此外，可选的技术方案是，模糊匹配模式的过程，包括：将所有读位线的电压均设置为VG，将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；根据TCAM输入的待查询数据，对应设置第三存储单元和第四存储单元的读位线的电压值；基于第三存储单元和第四存储单元的读字线的电压变化，根据灵敏放大器的输出变化顺序确定与待查询数据相对应的前预设个数的模糊匹配的存储单元行。
利用上述三态内容寻址存储器，通过写字线驱动电路驱动氧化物半导体阵列的写字线，通过TCAM输入待查询数据，并通过预充电与比较电路对与待查询数据相对应的读字线进行预充，将读字线电压与预设的参考电压进行比较，输出比较结果，最终通过逻辑电路根据比较结果确定与待查询数据相对应的存储地址，能够有效提高电路的搜索能效，实现更低频率的操作，适用于需要开启多行以执行并行搜索的TCAM设计。
为了实现上述以及相关目的，本发明的一个或多个方面包括后面将详细说明的特征。下面的说明以及附图详细说明了本发明的某些示例性方面。然而，这些方面指示的仅仅是可使用本发明的原理的各种方式中的一些方式。此外，本发明旨在包括所有这些方面以及它们的等同物。
附图说明
通过参考以下结合附图的说明，并且随着对本发明的更全面理解，本发明的其它目的及结果将更加明白及易于理解。在附图中：
图1为用于TCAM的氧化物半导体2T0C的阵列结构示意图；
图2为本发明实施例的三态内容寻址存储器的结构示意图；
图3为本发明另一实施例的三态内容寻址存储器的结构示意图；
图4为本发明实施例的三态内容寻址存储器在完全匹配模式下的工作原理图；
图5为本发明实施例的三态内容寻址存储器在模糊匹配模式下的工作原理图。
具体实施方式
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
在下面的描述中，出于说明的目的，为了提供对一个或多个实施例的全面理解，阐述了许多具体细节。然而，很明显，也可以在没有这些具体细节的情况下实现这些实施例。在其它例子中，为了便于描述一个或多个实施例，公知的结构和设备以方框图的形式示出。
在目前的TCAM方案中，由于采用SRAM、DRAM、Flash等，导致漏电流较大，保持时间短，不能够在开启更多行并行搜索时降低阵列中导线压降的影响，导致存储器的搜索能效及并行度较差。为解决上述问题，本发明提供一种基于氧化物半导体2T0C的三态内容寻址存储器，利用氧化物半导体2T0C的导通电流小的器件特性，从而实现提高搜索能效比与并行度的目的。
具体地，图1示出了用于存内计算的氧化物半导体2T0C的阵列结构。
如图1所示，每个存储单元(Cell)由两个晶体管M1与M2组成。M1为写晶体管，在写入过程，通过写字线(WWL)开启M1，通过写位线(WBL)写入要存的电压值并存储在M2的栅电容。M2为读晶体管，在读取过程，在读字线(RWL)上施加电压，根据M2栅电容上存储的电压是开态(“1”)或关态(“0”)，在读位线(RBL)上会形成开态或关态的读电流。氧化物半导体2T0C单元相比传统基于CMOS晶体管的DRAM有更小的漏电流与更长的保持时间，因此可以以更低频率进行刷新操作。同时氧化物半导体2T0C单元导通电流可以通过工艺降低，因此可以得到更高的能效，且有助于在开启多行时降低阵列中导线压降的影响。这使得氧化物半导体2T0C单元适用于需要开启多行以执行并行搜索的TCAM设计。
为详细描述本发明内的三态内容寻址存储器，以下将结合附图对本发明的具体实施例进行详细描述。
在本发明的三态内容寻址存储器的具体实施方式中，氧化物半导体阵列可以包括呈阵列分布的存储单元，每个存储单元分别包括一个写晶体管和一个读晶体管；其中，写晶体管与对应的写字线和写位线连接，读晶体管与对应的读字线和读位线连接。或者，氧化物半导体阵列包括呈阵列分布的存储单元，每个存储单元分别包括一个读晶体管；其中，读晶体管与对应的读字线和读位线连接。
具体地，图2示出了本发明实施例的三态内容寻址存储器的示意结构。
如图2所示，本发明实施的三态内容寻址存储器，包括氧化物半导体阵列、与氧化物半导体阵列连接的外围写字线驱动电路、TCAM输入、预充电与比较电路，以及逻辑电路；其中，写字线驱动电路用于驱动氧化物半导体阵列的写字线；TCAM输入用于输入待查询数据；预充电与比较电路用于对与待查询数据相对应的读字线进行预充，并将读字线电压与预设的参考电压进行比较，输出比较结果；逻辑电路用于根据比较结果确定与待查询数据相对应的存储地址。
具体地，在三态内容寻址存储器的电路执行搜索时，TCAM输入、预充电与比较电路、外围逻辑电路等均参与工作，由于搜索时不需要开启写字线和写位线以更新存储值，因此，可以省略2T0C存储单元的M1、写字线和写位线，形成如图3所示的另一实施例的三态内容寻址存储器的结构。
在本发明的一个具体实施方式中，三态内容寻址存储器包括一个2T0C阵列、外围的写字线驱动电路(WWL Driver)、读写电路(Write&Read Circuit)、TCAM输入(TCAMInput)、预充电与比较电路(Pre-charge&SAs)以及逻辑电路(Logic)。其中预充电与比较电路包括预充晶体管与灵敏放大器(SA)，预充晶体管用于对读字线预充，灵敏放大器用于将读字线电压与参考电压Vref比较，且其输出连接到后续的逻辑电路，上述三态内容寻址存储器的电路支持完全匹配和模糊匹配两种搜索模式。
具体地，三态内容寻址存储器的搜索模式，包括完全匹配模式和模糊匹配模式；其中，完全匹配模式用于确定与待查询数据相对应的所有完全匹配的存储单元行；模糊匹配模式用于确定与待查询数据相对应的前预设个数的模糊匹配的存储单元行。
图4示出了本发明实施例的三态内容寻址存储器在完全匹配模式下的工作示意原理。
如图4所示，在完全匹配模式下，位于同一行读字线上且相邻的第一存储单元和第二存储单元共同表示一种存储状态，三态内容寻址存储器包括三种存储状态；其中，第一存储单元的读晶体管的栅压为GND，且第二存储单元的读晶体管的栅压为VG，表示状态“0”；第一存储单元的读晶体管的栅压为VG，且第二存储单元的读晶体管的栅压为GND，表示状态“1”；第一存储单元的读晶体管的栅压为GND，且第二存储单元的读晶体管的栅压为GND，表示状态“x”，其中x表示并不关心的结果。
其中，搜索开始前，所有读位线电压均为VG，上述完全匹配模式的搜索过程，包括：将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；根据TCAM输入的待查询数据，对应设置第一存储单元和第二存储单元的读位线的电压值；基于第一存储单元和第二存储单元的读字线的电压变化，确定与待查询数据相对应的所有完全匹配行。
具体地，根据TCAM输入的待查询数据，对应设置第一存储单元和第二存储单元的读位线的电压值，包括：若待查询数据为“1”，则将第一存储单元的读位线电压保持VG不变，第二存储单元的读位线电压设为GND；若为“0”，则将第一存储单元的读位线电压设为GND，第二存储单元的读位线电压保持VG不变；若为“x”则将第一存储单元和的第二存储单元的读位线均保持VG不变；其中，表示状态“0”或“1”的存储单元若与TCAM输入相同，或者TCAM输入为“x”，则第一存储单元和第二存储单元无电流流过。
作为具体示例，搜索开始前，所有读位线电压均为VG，搜索开始后，先把待匹配行的读字线均预充至VDD，此时所有存储单元均无电流流过。然后根据TCAM输入，若为“1”则将右存储单元的读位线电压设为GND，若为“0”则将左存储单元的读位线电压设为GND，若为“x”则两条读位线均保持VG不变。此时，表示状态“0”/“1”的存储单元若与TCAM输入相同或TCAM输入为“x”，则无电流流过；否则，若不匹配则有电流流过；表示状态“x”的存储单元栅压均为GND，始终无电流流过。因此，最终读字线电压几乎不变的就是匹配行，且此种工作模式下所有待匹配行同时打开，能够并行地找出所有完全匹配行。
图5示出了本发明实施例的三态内容寻址存储器在模糊匹配模式下的工作示意原理。
如图5所示，在模糊匹配模式下，位于同一行读字线上且相邻的第三存储单元和第四存储单元共同表示一种存储状态，三态内容寻址存储器包括三种存储状态；其中，第三存储单元的读晶体管的栅压为GND，且第四存储单元的读晶体管的栅压为VG，表示状态“0”；第三存储单元的读晶体管的栅压为VG，且第四存储单元的读晶体管的栅压为GND，表示状态“1”；第三存储单元的读晶体管的栅压为VG，且第四存储单元的读晶体管的栅压为VG，表示状态“x”。
其中，搜索开始前，所有读位线电压均为VG，上述模糊匹配模式的过程，包括：将所有读位线的电压均设置为VG，将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；根据TCAM输入的待查询数据，对应设置第三存储单元和第四存储单元的读位线的电压值；基于第三存储单元和第四存储单元的读字线的电压变化，根据灵敏放大器的输出变化顺序确定与待查询数据相对应的前预设个数的模糊匹配的存储单元行。
作为具体示例，在搜索开始前，所有读位线电压均为VG。待搜索开始后，先把待匹配行的读字线均预充至VDD，此时所有存储单元均无电流流过。然后根据TCAM输入，若为“1”则将左存储单元的读位线电压设为GND，若为“0”则将右存储单元的读位线电压设为GND，若为“x”则将两条读位线电压均设为GND。此时，表示状态“0”或“1”的存储单元若与TCAM输入相同或TCAM输入为“x”，则有电流流过；否则，若不匹配则无电流流过；表示状态“x”的存储单元栅压均为VG，一定有电流流过。
此外，需要说明的是，若TCAM输入也为“x”，表示状态“x”的存储单元将流过双倍电流，若规定TCAM输入和阵列存储只能有一个出现“x”，则可以用漏电流的大小表征匹配程度，匹配的位越多漏电流越大，即读字线上电压下降越快的行匹配程度越高。因此，可以根据灵敏放大器的输出变化顺序找到前n个模糊匹配行，完成模糊匹配搜索。
根据上述本发明的三态内容寻址存储器，具有更小的漏电流与更长的保持时间，能够以更低频率进行刷新操作；同时氧化物半导体2T0C单元导通电流可以通过工艺进行降低，因此可以得到更高的能效，且有助于在开启更多行并行搜索时降低阵列中导线压降的影响，以得到更高的并行度；此外氧化物半导体2T0C单元适用于需要开启多行以执行并行搜索的TCAM设计，可实现完全匹配搜索以及模糊匹配搜索，搜索效率更高，可适用于高搜索速度的领域。
还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其他实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种三态内容寻址存储器，其特征在于，包括氧化物半导体阵列、与所述氧化物半导体阵列连接的外围写字线驱动电路、TCAM输入、预充电与比较电路，以及逻辑电路；其中，
所述写字线驱动电路用于驱动所述氧化物半导体阵列的写字线；
所述TCAM输入用于输入待查询数据；
所述预充电与比较电路用于对与所述待查询数据相对应的读字线进行预充，并将所述读字线电压与预设的参考电压进行比较，输出比较结果；
所述逻辑电路用于根据所述比较结果确定与所述待查询数据相对应的存储地址。
2.如权利要求1所述的三态内容寻址存储器，其特征在于，
所述氧化物半导体阵列包括呈阵列分布的存储单元，每个存储单元分别包括一个写晶体管和一个读晶体管；其中，所述写晶体管与对应的写字线和写位线连接，所述读晶体管与对应的读字线和读位线连接。
3.如权利要求1所述的三态内容寻址存储器，其特征在于，
所述氧化物半导体阵列包括呈阵列分布的存储单元，每个存储单元分别包括一个读晶体管；其中，
所述读晶体管与对应的读字线和读位线连接。
4.如权利要求1所述的三态内容寻址存储器，其特征在于，所述预充电与比较电路包括预充晶体管与灵敏放大器；其中，
所述预充晶体管用于对读字线进行预充，所述灵敏放大器用于将所述读字线上的电压与所述参考电压进行比较，并输出比较结果至所述逻辑电路。
5.如权利要求4所述的三态内容寻址存储器，其特征在于，包括完全匹配模式和模糊匹配模式；其中，
所述完全匹配模式用于确定与所述待查询数据相对应的所有完全匹配的存储单元行；
所述模糊匹配模式用于确定与所述待查询数据相对应的前预设个数的模糊匹配的存储单元行。
6.如权利要求5所述的三态内容寻址存储器，其特征在于，在所述完全匹配模式下，位于同一行读字线上且相邻的第一存储单元和第二存储单元共同表示一种存储状态，所述三态内容寻址存储器包括三种存储状态；其中，
所述第一存储单元的读晶体管的栅压为GND，且所述第二存储单元的读晶体管的栅压为VG，表示状态“0”；
所述第一存储单元的读晶体管的栅压为VG，且所述第二存储单元的读晶体管的栅压为GND，表示状态“1”；
所述第一存储单元的读晶体管的栅压为GND，且所述第二存储单元的读晶体管的栅压为GND，表示状态“x”。
7.如权利要求6所述的三态内容寻址存储器，其特征在于，所述完全匹配模式的过程，包括：
将所有读位线的电压均设置为VG，将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；
根据TCAM输入的待查询数据，对应设置所述第一存储单元和所述第二存储单元的读位线的电压值；
基于所述第一存储单元和所述第二存储单元的读字线的电压变化，确定与所述待查询数据相对应的所有完全匹配行。
8.如权利要求7所述的三态内容寻址存储器，其特征在于，所述根据TCAM输入的待查询数据，对应设置所述第一存储单元和所述第二存储单元的读位线的电压值，包括：
若所述待查询数据为“1”，则将所述第一存储单元的读位线电压保持VG不变，所述第二存储单元的读位线电压设为GND；若为“0”，则将所述第一存储单元的读位线电压设为GND，所述第二存储单元的读位线电压保持VG不变；若为“x”则将所述第一存储单元和所述的第二存储单元的读位线均保持VG不变；
其中，表示状态“0”或“1”的存储单元若与所述TCAM输入相同，或者所述TCAM输入为“x”，则所述第一存储单元和所述第二存储单元无电流流过。
9.如权利要求5所述的三态内容寻址存储器，其特征在于，在所述模糊匹配模式下，位于同一行读字线上且相邻的第三存储单元和第四存储单元共同表示一种存储状态，所述三态内容寻址存储器包括三种存储状态；其中，
所述第三存储单元的读晶体管的栅压为GND，且所述第四存储单元的读晶体管的栅压为VG，表示状态“0”；
所述第三存储单元的读晶体管的栅压为VG，且所述第四存储单元的读晶体管的栅压为GND，表示状态“1”；
所述第三存储单元的读晶体管的栅压为VG，且所述第四存储单元的读晶体管的栅压为VG，表示状态“x”。
10.如权利要求9所述的三态内容寻址存储器，其特征在于，所述模糊匹配模式的过程，包括：
将所有读位线的电压均设置为VG，将待匹配行的读字线均预充至电压VDD，所有存储单元均无电流流过；
根据TCAM输入的待查询数据，对应设置所述第三存储单元和所述第四存储单元的读位线的电压值；
基于所述第三存储单元和所述第四存储单元的读字线的电压变化，根据所述灵敏放大器的输出变化顺序确定与所述待查询数据相对应的前预设个数的模糊匹配的存储单元行。
CN202310561689.4A 2023-05-18 2023-05-18 三态内容寻址存储器 Pending CN116798478A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310561689.4A CN116798478A (zh) 2023-05-18 2023-05-18 三态内容寻址存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310561689.4A CN116798478A (zh) 2023-05-18 2023-05-18 三态内容寻址存储器

Publications (1)

Publication Number Publication Date
CN116798478A true CN116798478A (zh) 2023-09-22

Family

ID=88040625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310561689.4A Pending CN116798478A (zh) 2023-05-18 2023-05-18 三态内容寻址存储器

Country Status (1)

Country Link
CN (1) CN116798478A (zh)

Similar Documents

Publication Publication Date Title
JP4343859B2 (ja) 半導体装置
US6584003B1 (en) Low power content addressable memory architecture
US6522596B2 (en) Searchline control circuit and power reduction method
JP4903338B2 (ja) 改良された高密度メモリセル
US20020067632A1 (en) Dram cam cell with hidden refresh
US7633784B2 (en) Junction field effect dynamic random access memory cell and content addressable memory cell
US20090141527A1 (en) Apparatus and method for implementing matrix-based search capability in content addressable memory devices
US20020131312A1 (en) Pseudo differential sensing method and apparatus for DRAM cell
Lines et al. 66 MHz 2.3 M ternary dynamic content addressable memory
CA2345845C (en) Bitline precharge
US20060198210A1 (en) Semiconductor device
CN113096710B (zh) 一种单元电路及其动态三态内容寻址存储器
EP1461811A1 (en) Low power content addressable memory architecture
CN113053434A (zh) 基于FeFET结构的高能效TCAM及其操作方法
US20230377650A1 (en) Ultra-compact cam array based on single mtj and operating method thereof
CN116798478A (zh) 三态内容寻址存储器
US7187570B2 (en) Content addressable memory architecture providing improved speed
KR101167272B1 (ko) 바이너리 내용 주소화 메모리
KR101155120B1 (ko) 데이터 손실을 최소화하는 바이너리 내용 주소화 메모리
US7342814B2 (en) Content addressable memory with reduced search current and power
CN112970065A (zh) 双重比较三态内容可寻址存储器
KR101136578B1 (ko) 터너리 내용 주소화 메모리
US11810636B2 (en) Latch array with mask-write functionality
KR101147839B1 (ko) 데이터 손실을 최소화하는 터너리 내용 주소화 메모리
Asthana et al. High-speed electronic memories and memory subsystems

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination