CN113053434A - 基于FeFET结构的高能效TCAM及其操作方法 - Google Patents
基于FeFET结构的高能效TCAM及其操作方法 Download PDFInfo
- Publication number
- CN113053434A CN113053434A CN202110152724.8A CN202110152724A CN113053434A CN 113053434 A CN113053434 A CN 113053434A CN 202110152724 A CN202110152724 A CN 202110152724A CN 113053434 A CN113053434 A CN 113053434A
- Authority
- CN
- China
- Prior art keywords
- tcam
- fefet
- 2fefet
- output
- search
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/225—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
- G11C11/223—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements using MOS with ferroelectric gate insulating film
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
本发明公开了基于FeFET结构的高能效TCAM及其操作方法,涉及适合于低功耗高性能的基于FeFET的存储器的设计;充分利用了FeFET的存储特性实现了全新的基于2FeFET结构的TCAM单元的设计,节约了晶体管的数量,降低了搜索能耗,并获得了数据保存的非易失性。本发明分别采用2FeFET‑1T和2FeFET‑2T结构,结合了FeFET和CMOS的优点,在不降低性能的情况下,利用FeFET独特的结构实现了相比传统基于CMOS的TCAM更少的面积开销和更低的能耗,并且实现了非易失性。
Description
技术领域
本发明涉及存储领域,尤其涉及基于FeFET结构的高能效TCAM及其操作方法,考虑运用2FeFET这一结构,用于具有非易失性的低功耗高性能TCAM设计。
背景技术
在大数据时代,各种数据密集型应用要求高效、并行的数据分析操作来取代传统数字机器中的顺序、时间和能耗操作,这一需求在搜索功能方面尤为突出。三态内容寻址内存(Ternary content addressable memory,TCAM)支持在给定输入向量的存储内存阵列上进行并行搜索,是解决处理器内存瓶颈挑战的潜在解决方案。由于具有内容寻址和完全并行的特性,TCAM在神经形态计算、IP路由器和内存数据处理等许多领域都得到了应用。
虽然基于标准CMOS技术的传统TCAM早就被提出,但是随着CMOS技术扩展到物理极限,传统的TCAM具有较大的面积开销和电流泄露等缺点越来越凸显。而新兴的非易失性存储器(NVMs)如双端电阻RAM(ReRAM)和铁电场效应晶体管(Ferroelectric field effecttransistor,FeFET)等器件可以用逻辑“0”/“1”来表示他们的高/低阻状态,从而实现更紧凑的TCAM设计。由于这种基于非易失性存储器的TCAM设计非常有前景,目前的许多工作都致力于设计出面积更小、能耗更低、延迟更低的TCAM单元。
发明内容
本发明的目的在于针对目前已有的TCAM能耗较高,性能不够好的问题,提供两种基于2FeFET结构的TCAM设计,实现更低的能耗及延迟。
本发明的目的是通过以下技术方案实现的:
本发明提出的第一种基于FeFET结构的高能效TCAM,具体为:每个TCAM单元由2FeFET结构和NMOS构成;所述2FeFET结构中两个FeFET器件源极分别与搜索线SL1和SL2相连,栅极分别与字线WL1和WL2相连,漏极与NMOS栅极D相连,NMOS漏极与匹配线ML相连,每行TCAM单元匹配线相连。
进一步地,阵列的每一列共享同一条纵向的SL1和SL2,ML每根通过PMOS接到VDD,同时接反相放大器作为输出。
进一步地,ML通过单个NMOS放电。
进一步地,通过对栅极的操作对FeFET进行三种类型的存储:1,0和don't care。
进一步地,两个FeFET的漏极传递匹配与否的信息。
本发明还提出第一种TCAM的操作方法,该方法包括:
在阵列开始工作前,对每个单元进行数据存储,即将信息编码为二进制序列后,通过WL1和WL2对2FeFET结构进行写入;
对于每次搜索周期,分为预充电阶段和搜索阶段;
预充电阶段:先将SL1和SL2置0,WL1和WL2置1,使得D充分放电到0,再为ML充电至高电平;
搜索阶段:保持WL1和WL2的电压不变,关断ML的充电,将SL1和SL2置为搜索的电压情况,此时,对于匹配的单元,D为0,ML不会通过NMOS放电,对于不匹配的单元,D为1,ML通过NMOS放电;等待一段时间后,放电过程结束,观测每一行反相放大器的输出,若为1,说明此行ML有放电,该行不匹配;若为0,说明此行ML未放电,该行匹配。
本发明提出的第二种基于FeFET结构的高能效TCAM,具体为:每个TCAM单元由2FeFET结构和反相器结构构成;所述2FeFET结构中两个FeFET器件源极分别与搜索线SL1和SL2相连,栅极分别与字线WL1和WL2相连,漏极与反相器结构输入相连,反相器结构的电源线与上一个TCAM单元的匹配线相连,反相器结构输出与本单元匹配线相连,每行所有TCAM单元串联连接匹配线,每行第一个单元的反相器结构的电源线与供电VDD相连。
进一步地,所述反相器结构由一个PMOS和一个NMOS构成;每一行末尾单元的输出经过反相放大器作为最终输出,每一列共享同一条纵向的SL1和SL2。
进一步地,ML通过反相器结构放电。
进一步地,通过对栅极的操作对FeFET进行三种类型的存储:1,0和don't care。
进一步地,两个FeFET的漏极传递匹配与否的信息。
本发明还提出第二种TCAM的操作方法,该方法包括:
在阵列开始工作前,对每个单元进行数据存储,即将信息编码为二进制序列后,通过WL1和WL2对2FeFET结构进行写入;
对于每次搜索周期,将WL1和WL2置1,SL1和SL2置为搜索的电压情况,保持第一个单元反相器的电源线接供电VDD;匹配的单元会给其后一个单元的ML充电,而不匹配的单元会导致其后面所有单元的ML均为低电平;等待一段时间后,所有单元ML的电平情况传递到末端反相放大器,观察反相放大器的输出,若为1,该行至少有一个单元的输出ML为低电平,说明该行不匹配;若为0,该行所有TCAM单元的输出ML为高电平,说明该行匹配。
本发明的有益效果如下:
本发明中的两种TCAM设计可以实现能耗的节省和延迟的降低。
(1)对于2FeFET-1T的TCAM设计,在阵列中,每个TCAM单元仅有一个NMOS连接到匹配线ML上,降低了ML电容,进而降低了预充电能耗。并且由于ML电容的降低和ML与地面之间的电阻降低,由2FeFET-1T的TCAM设计组成的阵列比现有的TCAM设计有更小的搜索延迟。由于本设计的器件数目较少,TCAM的面积较小,可以带来生产成本的降低。
(2)对于2FeFET-2T的TCAM设计,与默认的TCAM不同,这种TCAM在每次搜索前不需要对ML进行预充电操作,因此可以有效的降低能耗。并且相对于其他的不需要预充电类型的TCAM,由于2FeFET结构的优越性,搜索延迟有很大的降低。由于本设计的器件数目较少,TCAM的面积较小,可以带来生产成本的降低。
附图说明
图1是2FeFET-1T的TCAM单元(a)及其组成阵列(b)结构图;
图2是2FeFET-2T的TCAM单元(a)及其组成阵列(b)结构图;
图3是2FeFET-1T的TCAM设计的仿真波形;
图4是2FeFET-2T的TCAM设计的仿真波形;
图5是对2FeFET-1T的TCAM阵列进行仿真采用的数据。
图6是对2FeFET-2T的TCAM阵列进行仿真采用的数据。
具体实施方式
下面结合附图和具体实施例对本发明作进一步详细说明。
1、2FeFET-1T的TCAM单元及其组成阵列整体结构和操作流程
如图1所示,每个TCAM单元包括一个2FeFET结构和一个NMOS,其中,2FeFET结构中的FeFET器件M1和FeFET器件M2的源极分别接到搜索线SL1和SL2,栅极分别接字线WL1和WL2,漏极相连接到NMOS的栅极D,NMOS的漏极接匹配线ML,源极接地。在阵列中,多个单元并联至ML构成一行,每一列共享同一条纵向的SL1和SL2,ML每根通过一个PMOS接到VDD,同时接反相放大器作为输出。
整个2FeFET-1T的TCAM组成的阵列的运行过程如下:
(2)对于每次搜索周期,都将分为两个阶段:
(2.1)预充电阶段:先将SL1和SL2置0,WL1和WL2置1,使得D充分放电到0,再将PMOS的栅极pre置0,为ML充电至高电平;
(2.2)搜索阶段:保持WL1和WL2的电压不变,将pre置1(即关断ML的充电),将SL1和SL2置为搜索的电压情况,由于匹配线ML的状态由2FeFET结构控制:
因此,对于匹配的单元,D为0,ML不会通过NMOS放电,对于不匹配的单元,D为1,ML通过NMOS放电;等待一段时间后,放电过程结束,观测每一行反相放大器的输出,若输出为高电平,表明反相放大器的输入为低电平,说明此行ML有放电,该行不匹配;反之,若输出为低电平,表明反相放大器的输入为高电平,说明此行ML未放电,该行匹配。
写入和搜索的真值表如下表所示(其中写入电压Vw=4V,搜索电压Vs=1V):
2、2FeFET-2T的TCAM单元及其组成阵列整体结构和操作流程
如图2所示,对于2FeFET-2T的TCAM,每个TCAM单元包括一个2FeFET结构和一个反相器结构,本实施例中反相器结构由一个PMOS和一个NMOS构成,但不限于此;2FeFET结构中的FeFET器件M1和FeFET器件M2的源极分别接到搜索线SL1和SL2,栅极分别接字线WL1和WL2,漏极相连接到反相器结构的输入D,反相器结构的电源线接上一个TCAM单元的输出。如上所述,在阵列中,每行所有单元中反相器的电源线和输出依次串联,且只有第一个单元需要供电VDD连接其反相器的电源线,每一行末尾单元的输出经过反相放大器作为最终输出,每一列共享同一条纵向的L1和SL2。
整个2FeFET-2T的TCAM组成的阵列的运行过程如下:
(2)对于每次搜索周期,将WL1和WL2置1,sL1和SL2置为搜索的电压情况,保持第一个单元反相器的电源线接供电VDD,在这种TCAM设计中,每个TCAM单元的输出Ml由该TCAM单元中反相器的输入D以及前一个TCAM单元的输出Mli决定,即:
因此,匹配的TCAM单元会给其后面一个TCAM单元的ML充电,而不匹配的单元会导致其后面所有单元的ML均为低电平;等待一段时间后,所有TCAM单元ML的电平情况传递到末端反相放大器,观察反相放大器的输出,若为高电平说明反相放大器输入为低电平,该行至少有一个TCAM单元的输出ML为低电平,说明该行不匹配;若反相放大器输出为低电平,说明反相放大器输入为高电平,该行所有TCAM单元的输出ML为高电平,说明该行匹配。
写入和搜索的真值表如下表所示(其中写入电压Vw=4V,施加于字线上的搜索电压Vs=1V,施加于搜索线上的搜索电压VHigj=1V,施加于搜索线上的搜索电压VLow=-0.8V):
本发明的功能和效果通过以下仿真实验进一步说明展示:
1.仿真条件
实验使用基于物理电路的兼容SPECTRE和SPICE模型对FeFET进行仿真,该模型基于Preisach模型。该模型实现了高效的设计与分析,已广泛应用于FeFET电路设计中。它支持45纳米,22纳米或10纳米的预测技术模型(Predictive Technology Models,PTMs)作为基本晶体管。仿真所使用的基本晶体管为PTM 45nm模型。电压设置为1V。
在仿真时,对于2FeFET-1T的TCAM设计采用SPECTRE软件进行仿真,对于2FeFET-2T的TCAM设计采用SPECTRE软件进行仿真,除了对本发明中的两种设计进行仿真,我们将我们的结果与非专利文献1(K.Pagiamtzis and A.Sheikholeslami,“Content-addressablememory(cam)circuits and architectures:A tutorial and survey,”JSSC,vol.41,pp.712–727,2006.),非专利文献2(J.Li et al.,“1mb 0.41μm2 2t-2r cell nonvolatiletcam with two-bit encoding and clocked self-referenced sensing,”JSSC,vol.49,pp.896–907,2014.),非专利文献3(X.Yin et al.,“An ultra-dense 2fefet tcam designbased on a multidomain fefet model,”IEEE TCAS-II,vol.66,pp.1577–1581,2018.)和非专利文献4(T.V.Mahendra et al.,“Energy-efficient precharge-free ternarycontent addressable memory(tcam)for high search rate applications,”TCAS-I,2020.)中的4种TCAM设计做了比较。
比较的指标主要包括晶体管数量、搜索类型(需要预充电与不需要预充电)、搜索延迟和每次搜索每个TCAM单元的搜索能耗。对于本发明中的两种TCAM设计,测量延迟均采用的是最差情况下的延迟,即只有一个TCAM单元不匹配进行放电(对于2FeFET-2T的设计为第一个单元不匹配进行放电);如图5和图6所示,测量能耗时采用的是图中的数据,对一个8×8的TCAM阵列进行仿真,存储在1-8行的数据分别为10101010、10110000、00100110、01001001、10100101、10001110、10111010、00011101;进行的4次搜索数据依次为10101010、00100100、00011101、00011101;在图中M表示匹配,MM表示不匹配。
2.仿真结果
1)非易失性的验证
1.1)图3给出了写入0,写入1和写入X三种情况下2FeFET-1T的TCAM设计的仿真波形,其中第一次搜索验证“写入0,搜索0”,结果匹配;第二次搜索验证“写入0,搜索1”,结果不匹配;第三次搜索验证“写入X,搜索1”,结果匹配。仿真结果说明2FeFET-1T的TCAM设计具有非易失性。
1.2)由于2FeFET-2T的TCAM每个单元的放电情况和与之相邻的前一个TCAM单元的输出(MLi)有关,因此图4的前三次搜索为前一个TCAM单元的输出(MLi)为高电平的情况,最后一次搜索为MLi为低电平的情况,其中第一次搜索“写入0,搜索0”,匹配;第二次搜索“写入0,搜索1”,不匹配;第三次搜索“写入X,搜索1”,匹配;第四次搜索“写入X,搜索1”,但是由于MLi为低电平,输出保持高电平,不匹配。仿真结果说明2FeFET-2T的TCAM设计具有非易失性。
2)能耗的优化
下表给出了两种基于2FeFET结构的TCAM设计与其他TCAM设计各项指标的比较。
由上表可以看出,16T CMOS TCAM/2FeFET TCAM的搜索能耗和搜索延迟分别为2FeFET-1T TCAM的3.02/1.79倍和2.3/1.35倍,显然2FeFET-1T TCAM节省了能耗并降低了延迟;16T CMOS TCAM/2FeFET TCAM的搜索能耗为2FeFET-2T TCAM的8.08/4.79倍,虽然不需要预充电的2FeFET-2T TCAM由于NAND的级联结构牺牲了搜索延迟,但是与同样不需要预充电的14T TCAM相比,2FeFET-2T TCAM在降低搜索延迟方面的优势仍然很明显。
以上结果可以看出,本发明不仅具有CMOS设计难以实现的非易失性,同时具有设计紧凑、能耗较小、延迟较低的特点。
上述实施例用来解释说明本发明,而不是对本发明进行限制,在本发明的精神和权利要求的保护范围内,对本发明作出的任何修改和改变,都落入本发明的保护范围。
Claims (10)
1.一种基于FeFET结构的高能效TCAM,其特征在于,每个TCAM单元由2FeFET结构和NMOS构成;所述2FeFET结构中两个FeFET器件源极分别与搜索线SL1和SL2相连,栅极分别与字线WL1和WL2相连,漏极与NMOS栅极D相连,NMOS漏极与匹配线ML相连,每行TCAM单元匹配线相连。
2.根据权利要求1所述的一种基于FeFET结构的高能效TCAM,其特征在于,ML通过单个NMOS放电。
3.根据权利要求1所述的一种基于FeFET结构的高能效TCAM,其特征在于,阵列的每一列共享同一条纵向的SL1和SL2,ML每根通过PMOS接到VDD,同时接反相放大器作为输出。
4.一种权利要求1-3任一项所述TCAM的操作方法,其特征在于,该方法包括:
在阵列开始工作前,对每个单元进行数据存储,即将信息编码为二进制序列后,通过WL1和WL2对2FeFET结构进行写入;
对于每次搜索周期,分为预充电阶段和搜索阶段;
预充电阶段:先将SL1和SL2置0,WL1和WL2置1,使得D充分放电到0,再为ML充电至高电平;
搜索阶段:保持WL1和WL2的电压不变,关断ML的充电,将SL1和SL2置为搜索的电压情况,此时,对于匹配的单元,D为0,ML不会通过NMOS放电,对于不匹配的单元,D为1,ML通过NMOS放电;等待一段时间后,放电过程结束,观测每一行反相放大器的输出,若为1,说明此行ML有放电,该行不匹配;若为0,说明此行ML未放电,该行匹配。
5.一种基于FeFET结构的高能效TCAM,其特征在于,每个TCAM单元由2FeFET结构和反相器结构构成;所述2FeFET结构中两个FeFET器件源极分别与搜索线SL1和SL2相连,栅极分别与字线WL1和WL2相连,漏极与反相器结构输入相连,反相器结构的电源线与上一个TCAM单元的匹配线相连,反相器结构输出与本单元匹配线相连,每行所有TCAM单元串联连接匹配线,每行第一个单元的反相器结构的电源线与供电VDD相连。
6.根据权利要求5所述的一种基于FeFET结构的高能效TCAM,其特征在于,ML通过反相器结构放电。
7.根据权利要求5所述的一种基于FeFET结构的高能效TCAM,其特征在于,所述反相器结构由一个PMOS和一个NMOS构成;每一行末尾单元的输出经过反相放大器作为最终输出,每一列共享同一条纵向的SL1和SL2。
8.一种权利要求5-7任一项所述TCAM的操作方法,其特征在于,该方法包括:
在阵列开始工作前,对每个单元进行数据存储,即将信息编码为二进制序列后,通过WL1和WL2对2FeFET结构进行写入;
对于每次搜索周期,将WL1和WL2置1,SL1和SL2置为搜索的电压情况,保持第一个单元反相器的电源线接供电VDD;匹配的单元会给其后一个单元的ML充电,而不匹配的单元会导致其后面所有单元的ML均为低电平;等待一段时间后,所有单元ML的电平情况传递到末端反相放大器,观察反相放大器的输出,若为1,该行至少有一个单元的输出ML为低电平,说明该行不匹配;若为0,该行所有TCAM单元的输出ML为高电平,说明该行匹配。
9.根据权利要求1或4所述的基于FeFET结构的高能效TCAM,其特征在于,通过对栅极的操作对FeFET进行三种类型的存储:1,0和don't care。
10.根据权利要求1或4所述的基于FeFET结构的高能效TCAM,其特征在于,两个FeFET的漏极传递匹配与否的信息。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110152724.8A CN113053434B (zh) | 2021-02-03 | 2021-02-03 | 基于FeFET结构的高能效TCAM及其操作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110152724.8A CN113053434B (zh) | 2021-02-03 | 2021-02-03 | 基于FeFET结构的高能效TCAM及其操作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN113053434A true CN113053434A (zh) | 2021-06-29 |
CN113053434B CN113053434B (zh) | 2022-06-24 |
Family
ID=76508615
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110152724.8A Active CN113053434B (zh) | 2021-02-03 | 2021-02-03 | 基于FeFET结构的高能效TCAM及其操作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113053434B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114758695A (zh) * | 2022-04-06 | 2022-07-15 | 北京大学 | 基于铁电隧穿场效应晶体管FeTFET实现多值内容可寻址存储器MCAM的方法 |
WO2023097512A1 (zh) * | 2021-11-30 | 2023-06-08 | 华为技术有限公司 | 内容寻址存储器及其相关方法和电子设备 |
CN114758695B (zh) * | 2022-04-06 | 2024-05-17 | 北京大学 | 基于铁电隧穿场效应晶体管FeTFET实现多值内容可寻址存储器MCAM的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543013B1 (en) * | 2015-06-05 | 2017-01-10 | University Of South Florida | Magnetic tunnel junction ternary content addressable memory |
US9847132B1 (en) * | 2016-07-28 | 2017-12-19 | Hewlett Packard Enterprise Development Lp | Ternary content addressable memories |
US20180040374A1 (en) * | 2016-08-04 | 2018-02-08 | Hewlett Packard Enterprise Development Lp | Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors |
CN111158635A (zh) * | 2019-12-27 | 2020-05-15 | 浙江大学 | 一种基于FeFET的非易失性低功耗乘法器及其运行方法 |
CN111373477A (zh) * | 2018-06-29 | 2020-07-03 | 桑迪士克科技有限责任公司 | 使用阈值可调整竖直晶体管的内容可寻址存储器及其形成方法 |
US10847224B1 (en) * | 2019-07-23 | 2020-11-24 | Hewlett Packard Enterprise Development Lp | Low power and area ternary content addressable memory circuit |
-
2021
- 2021-02-03 CN CN202110152724.8A patent/CN113053434B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9543013B1 (en) * | 2015-06-05 | 2017-01-10 | University Of South Florida | Magnetic tunnel junction ternary content addressable memory |
US9847132B1 (en) * | 2016-07-28 | 2017-12-19 | Hewlett Packard Enterprise Development Lp | Ternary content addressable memories |
US20180040374A1 (en) * | 2016-08-04 | 2018-02-08 | Hewlett Packard Enterprise Development Lp | Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors |
CN111373477A (zh) * | 2018-06-29 | 2020-07-03 | 桑迪士克科技有限责任公司 | 使用阈值可调整竖直晶体管的内容可寻址存储器及其形成方法 |
US10847224B1 (en) * | 2019-07-23 | 2020-11-24 | Hewlett Packard Enterprise Development Lp | Low power and area ternary content addressable memory circuit |
CN111158635A (zh) * | 2019-12-27 | 2020-05-15 | 浙江大学 | 一种基于FeFET的非易失性低功耗乘法器及其运行方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023097512A1 (zh) * | 2021-11-30 | 2023-06-08 | 华为技术有限公司 | 内容寻址存储器及其相关方法和电子设备 |
CN114758695A (zh) * | 2022-04-06 | 2022-07-15 | 北京大学 | 基于铁电隧穿场效应晶体管FeTFET实现多值内容可寻址存储器MCAM的方法 |
CN114758695B (zh) * | 2022-04-06 | 2024-05-17 | 北京大学 | 基于铁电隧穿场效应晶体管FeTFET实现多值内容可寻址存储器MCAM的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN113053434B (zh) | 2022-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110414677A (zh) | 一种适用于全连接二值化神经网络的存内计算电路 | |
CN109979503B (zh) | 一种在内存中实现汉明距离计算的静态随机存储器电路结构 | |
CN113053434B (zh) | 基于FeFET结构的高能效TCAM及其操作方法 | |
CN100414646C (zh) | 低功耗内容可定址记忆体架构 | |
US6795325B1 (en) | Semiconductor memory | |
Yan et al. | FeMPIM: A FeFET-Based Multifunctional Processing-in-Memory Cell | |
SATTI et al. | Hybrid self-controlled precharge-free CAM design for low power and high performance | |
Datti et al. | Performance evaluation of content addressable memories | |
US20160358654A1 (en) | Low-power ternary content addressable memory | |
Chen et al. | Reconfigurable 2T2R ReRAM with split word-lines for TCAM operation and in-memory computing | |
CN115035928A (zh) | 基于单个mtj的超紧凑cam阵列及其操作方法 | |
CN116204490A (zh) | 一种基于低电压技术的7t存算电路、乘累加运算电路 | |
US8493763B1 (en) | Self-timed match line cascading in a partitioned content addressable memory array | |
CN115035931A (zh) | 一种基于8t-sram单元的电路结构、芯片和模块 | |
Satti et al. | Efficient CAM cell design for low power and low delay | |
Yatagiri et al. | Low Power Self-Controlled Pre-Charge Free Content Addressable Memory | |
Liu et al. | Compact and high-performance TCAM based on scaled double-gate FeFETs | |
Telajala et al. | A Low-Power Split-Controlled Single Ended Storage Content Addressable Memory | |
Manzoor et al. | A Review on Pre-Computation based Content Addressable Memory | |
CN114822637B (zh) | 一种基于10t-sram单元的电路结构、芯片及模块 | |
US20230274781A1 (en) | Highly energy-efficient cam based on single fefet and operating method thereof | |
CN117316237B (zh) | 时域8t1c-sram存算单元及时序跟踪量化的存算电路 | |
Datta et al. | Energy and area efficient 11-T ternary content addressable memory for high-speed search | |
CN117275556A (zh) | 多比特内容寻址存储器单元、存储阵列及操作方法 | |
CN114882920A (zh) | 一种基于电流模测量的近似搜索tcam匹配系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |