CN116774637B - 数控系统及数控系统的数据传输方法 - Google Patents

数控系统及数控系统的数据传输方法 Download PDF

Info

Publication number
CN116774637B
CN116774637B CN202311029337.0A CN202311029337A CN116774637B CN 116774637 B CN116774637 B CN 116774637B CN 202311029337 A CN202311029337 A CN 202311029337A CN 116774637 B CN116774637 B CN 116774637B
Authority
CN
China
Prior art keywords
processor
information
queue
control system
numerical control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311029337.0A
Other languages
English (en)
Other versions
CN116774637A (zh
Inventor
陈常筠
张雪松
邱明勇
曾鹏
王恩美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Branch Of General Technology Group Machine Tool Engineering Research Institute Co ltd
General Technology Group Machine Tool Engineering Research Institute Co ltd
Original Assignee
Shanghai Branch Of General Technology Group Machine Tool Engineering Research Institute Co ltd
General Technology Group Machine Tool Engineering Research Institute Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Branch Of General Technology Group Machine Tool Engineering Research Institute Co ltd, General Technology Group Machine Tool Engineering Research Institute Co ltd filed Critical Shanghai Branch Of General Technology Group Machine Tool Engineering Research Institute Co ltd
Priority to CN202311029337.0A priority Critical patent/CN116774637B/zh
Publication of CN116774637A publication Critical patent/CN116774637A/zh
Application granted granted Critical
Publication of CN116774637B publication Critical patent/CN116774637B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Numerical Control (AREA)

Abstract

本发明提供一种数控系统及数控系统的数据传输方法,其中,所述数控系统包括:外围设备,硬件主站和处理器;所述处理器具有主核心和至少一个从核心;所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;所述第一类传输通道,适于向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道,适于向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发。采用上述方案,能够保障中断信号处理的及时性,有效降低数控系统的时延。

Description

数控系统及数控系统的数据传输方法
技术领域
本发明实施例涉及工业自动化领域,尤其涉及一种数控系统及数控系统的数据传输方法。
背景技术
数控系统是根据控制程序,执行部分或全部数值控制功能,并配有接口电路和伺服驱动装置的专用计算机系统。在数控系统中,处理器(例如中央处理器)负责执行控制程序;处理器在执行控制程序时,需要处理外围设备(例如伺服设备)的信息,因此涉及将外围设备的信息传输给处理器的过程。
在此背景下,如何提供优化的外围设备的信息至处理器的传输方案,从而为降低数控系统的信息处理时延提供可能,成为了本领域技术人员亟需解决的技术问题。
发明内容
针对上述技术问题,本发明提供一种数控系统及数控系统的数据传输方法,能够保障中断信号处理的及时性,有效降低数控系统的时延。
首先,本发明提供一种数控系统,包括:外围设备,硬件主站和处理器;
所述处理器具有主核心和至少一个从核心;
所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;
所述第一类传输通道,适于向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道,适于向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发。
可选地,所述处理器的主核心,适于接收所述综合处理信息,将所述综合处理信息分发至所述处理器的从核心进行处理;
所述处理器的从核心,适于处理所述综合处理信息以及中断信号。
可选地,所述第二类传输通道包括:多个中断信号类型对应的子传输通道,不同中断信号类型对应的子传输通道不同。
可选地,所述数控系统还包括:中断控制器,所述中断控制器与所述硬件主站耦接;所述子传输通道位于所述中断控制器与所述处理器的从核心之间,不同子传输通道对应的处理器的从核心不同;所述中断控制器,适于将中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心。
可选地,所述中断控制器,适于将中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心,包括:
根据所述中断信号的中断参数确定所述中断信号的类型;
从多个子传输通道中,确定与所述中断信号的类型对应的子传输通道;
通过所确定的子传输通道,将所述中断信号传输至与所述子传输通道对应的处理器的从核心。
可选地,所述中断信号的中断参数包括:中断触发方式和中断优先级。
可选地,所述处理器的主核心,适于将所述综合处理信息分发至所述处理器的从核心进行处理,包括:
将所述综合处理信息存储至预设的消息队列,并将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理。
可选地,所述处理器的从核心的数量为多个,所述预设的消息队列包括:多个队列分片;一个队列分片对应一个从核心以及一个外围设备,适于存储对应的外围设备的综合处理信息;
所述处理器的主核心,适于将所述综合处理信息存储至预设的消息队列,包括:
将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片。
可选地,所述预设的消息队列还包括:各队列分片的映射信息;所述队列分片的映射信息包括:队列分片与外围设备的对应信息,以及队列分片与从核心的对应信息;
所述处理器的主核心,适于将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片,包括:
根据所述综合处理信息对应的外围设备信息,以及队列分片与外围设备的对应信息,确定存储综合处理信息的队列分片,将所述综合处理信息存储至所确定的队列分片;
所述处理器的主核心,适于将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理包括:
根据队列分片与从核心的对应信息,确定处理队列分片存储的综合处理信息的从核心,将综合处理信息分发至所确定的从核心进行处理。
可选地,所述队列分片与外围设备的对应信息包括:队列分片对应的外围设备的设备信息。
可选地,所述外围设备的设备信息,包括:
外围设备的供应商识别码,
外围设备的产品识别码,
外围设备的位置识别码。
可选地,所述预设的消息队列还包括:各队列分片的结构信息;所述队列分片的结构信息包括:分片有效数据长度。
可选地,所述硬件主站基于Profinet等时同步通信协议,从所述外围设备采集综合处理信息和中断触发事件。
可选地,所述第一类传输通道包括系统驱动器以及存储器直接访问控制器。
可选地,所述预设的消息队列包括循环消息队列。
本发明还提供一种数控系统的数据传输方法,包括:外围设备,硬件主站和处理器;所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;所述第一类传输通道,适于向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道,适于向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发;
所述数据传输方法应用于所述硬件主站,所述数据传输方法包括:
获取所述外围设备传输的信息;
判断所述信息的类型;
在确定所述信息为综合处理信息时,通过第一类传输通道,将所述综合处理信息传输至所述处理器的主核心,以便所述处理器的主核心将所述综合处理信息分发至所述处理器的从核心进行处理;
在确定所述信息为中断信号时,通过第二类传输通道,将所述中断信号传输至所述处理器的从核心,以便所述处理器的从核心处理中断信号。
采用本发明实施例中的数控系统,包括外围设备,硬件主站和处理器;所述处理器具有主核心和至少一个从核心,所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;通过所述第一类传输通道向所述处理器的主核心传输从所述外围设备采集的综合处理信息,通过所述第二类传输通道向所述处理器的从核心传输中断信号,由于所述中断信号和所述综合处理信息分别从不同的传输通道进行传输,因此,所述中断信号可以直接传输至处理器的从核心进行处理,从而能够保障中断信号处理的及时性,有效降低数控系统的时延。
进一步地,通过处理器的主核心接收所述综合处理信息,进而将所述综合处理信息分发至所述处理器的从核心进行处理,可以直接对所述综合处理信息进行处理,从而能够进一步降低整个数控系统的时延。
进一步地,所述第二类传输通道可以包括多个中断信号类型对应的子传输通道,不同中断信号类型对应的子传输通道不同,通过特定的子传输通道传输特定类型的中断信号,可以保障不同类型的中断信号同时得到处理,从而能够进一步提高对中断信号处理的及时性,降低数控系统的时延。
进一步地,所述数控系统还可以包括中断控制器,所述中断控制器与所述硬件主站耦接;所述子传输通道位于所述中断控制器与所述处理器的从核心之间,不同子传输通道对应的处理器的从核心不同,由于所述中断控制器可以实时响应外围设备的中断信号,并确定中断信号的类型,因此通过所述中断控制器将所述中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心,不仅可以保障中断信号处理的及时性,降低数控系统的时延,而且易于实施。
进一步地,所述中断控制器可以根据所述中断信号的中断参数确定所述中断信号的类型,进而从多个子传输通道中,确定与所述中断信号的类型对应的子传输通道,继而通过所确定的子传输通道,将所述中断信号传输至与所述子传输通道对应的处理器的从核心,由于根据所述中断参数确定中断信号的类型,客观准确,因此能够保障特定类型的中断信号通过与之对应的子传输通道直接传输至与所述子传输通道对应的处理器的从核心进行处理,故而能够进一步提高对中断信号处理的及时性,降低数控系统的时延。
进一步地,通过中断触发方式和中断优先级确定中断信号的类型,可以保障高优先级的中断信号得到及时的处理,从而进一步降低数控系统的时延。
进一步地,所述处理器的主核心在接收到所述综合处理信息后,通过将所述综合处理信息存储至预设的消息队列,进而将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理,可以由从核心直接处理所述综合处理信息,从而能够提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
进一步地,所述处理器的从核心的数量可以为多个,所述预设的消息队列可以包括:多个队列分片,一个队列分片对应一个从核心以及一个外围设备,适于存储对应的外围设备的综合处理信息,通过所述处理器的主核心将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片,便于将不同外围设备对应的综合处理信息直接分发至所述处理器对应的从核心进行处理,不仅能够提高处理器的工作效率,显著提升数控系统的反应速度,降低数控系统的时延,而且易于实施。
进一步地,所述预设的消息队列还包括各队列分片的映射信息,所述队列分片的映射信息包括队列分片与外围设备的对应信息,以及队列分片与从核心的对应信息;所述处理器的主核心可以根据所述综合处理信息对应的外围设备信息,以及队列分片与外围设备的对应信息,确定存储综合处理信息的队列分片,将所述综合处理信息存储至所确定的队列分片,进而根据队列分片与从核心的对应信息,确定处理队列分片存储的综合处理信息的从核心,将所述综合处理信息分发至所确定的从核心进行处理,能够保障所述综合处理信息正确分发至所述处理器对应的从核心,从而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
进一步地,由于外部设备的设备信息易于获取且具有唯一性,因此所述队列分片与外围设备的对应信息,可以包括队列分片对应的外围设备的设备信息,从而可以保障所述综合处理信息存储至正确的队列分片,进而能够保障所述综合处理信息正确分发至所述处理器对应的从核心,故而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
进一步地,通过外围设备的供应商识别码、产品识别码和位置识别码,可以保障队列分片与外围设备的一一对应,从而可以保障所述外围设备的综合处理信息存储至正确的队列分片,进而能够保障所述综合处理信息正确分发至所述处理器对应的从核心,故而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
进一步地,所述预设的消息队列还可以包括各队列分片的结构信息,所述队列分片的结构信息可以包括分片有效数据长度,通过配置与所述综合处理信息相匹配的分片有效数据长度,可以保障整个数控系统运行的稳定性。
进一步地,由于Profinet等时同步通信协议具有高实时性和高可靠性,因此所述硬件主站基于Profinet等时同步通信协议从所述外围设备采集综合处理信息和中断触发事件,可以保障信息传输的实时性和可靠性,从而能够进一步降低数控系统的时延以及进一步提高控制系统运行的稳定性。
进一步地,所述第一类传输通道可以包括系统驱动器以及存储器直接访问控制器,通过存储器直接访问控制器控制综合处理信息的传输,可以提高信息传输的速度,从而能够进一步降低数控系统的时延。
进一步地,所述预设的消息队列可以包括循环消息队列,由于循环队列可以高效地利用队列资源,因此可以进一步提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1示出了本说明书实施例中一种数控系统的结构示意图;
图2示出了本说明书实施例中一种中断控制器的处理流程示意图;
图3示出了本说明书实施例中一种消息队列的结构示意图;
图4示出了本说明书实施例中一种数控系统的具体结构示意图;
图5示出了本说明书实施例中一种数控系统的工作过程示意图;
图6示出了本说明书实施例中一种数控系统的数据传输方法的步骤示意图。
具体实施方式
如背景技术所述,在数控系统中,处理器负责执行控制程序;处理器在执行控制程序时,需要处理外围设备的信息,因此涉及将外围设备的信息传输给处理器的过程,在此背景下,需要提供优化的外围设备的信息至处理器的传输方案,从而为降低数控系统的信息处理时延提供可能。
针对上述问题,本说明书实施例提供一种数控系统,包括外围设备,硬件主站和处理器;所述处理器具有主核心和至少一个从核心,所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;通过所述第一类传输通道向所述处理器的主核心传输从所述外围设备采集的综合处理信息,通过所述第二类传输通道向所述处理器的从核心传输中断信号,由于所述中断信号和所述综合处理信息分别从不同的传输通道进行传输,因此,所述中断信号可以直接传输至处理器的从核心进行处理,从而能够保障中断信号处理的及时性,有效降低数控系统的时延。
为使本领域技术人员更好地理解和实施本说明书实施例,以下对本说明书实施例的构思、方案、原理及优点等结合附图,并通过具体应用示例进行详细描述。
首先,本说明书实施例提供一种数控系统,参照图1所示的一种数控系统的结构示意图,数控系统NC可以包括:外围设备P,外围设备P可以包括多个设备,例如图1所示的外围设备P1~Pn,n表示外围设备的数量,n的具体数值可以根据数控系统的实际应用场景设定,硬件主站M和处理器C,其中:
所述处理器C具有主核心CM和至少一个从核心CS。
具体而言,所述处理器的不同核心可以用于处理不同的任务。
所述硬件主站M具有向所述处理器C传输信息的第一类传输通道CH1以及第二类传输通道CH2;所述第一类传输通道CH1,适于向所述处理器C的主核心CM传输从所述外围设备P采集的综合处理信息;所述第二类传输通道CH2,适于向所述处理器C的从核心CS传输中断信号,所述中断信号由所述外围设备P的中断触发事件进行触发。
在具体实施中,所述外围设备可以是伺服设备,例如伺服电机。
具体而言,在数控系统种,中断信号通常具有较高的优先级,因此,可以将外围设备传输的信息分为两种类型,一种是中断信号,一种是综合处理信息,所述综合处理信息可以是可编程逻辑控制(Programmable Logic Control,PLC)任务信息,也可以是数字控制(Numerical Control,NC)任务信息。
采用上述实施例,通过所述第一类传输通道向所述处理器的主核心传输从所述外围设备采集的综合处理信息,通过所述第二类传输通道向所述处理器的从核心传输中断信号,由于所述中断信号和所述综合处理信息分别从不同的传输通道进行传输,因此,所述中断信号可以直接传输至处理器的从核心进行处理,从而能够保障中断信号处理的及时性,有效降低数控系统的时延。
为使本领域技术人员更好地理解和实施,以下通过具体示例并结合具体应用场景进行详细描述。
作为一可选示例,所述处理器的主核心可以接收所述综合处理信息,并将所述综合处理信息分发至所述处理器的从核心进行处理。
采用上述实施例,通过处理器的主核心接收所述综合处理信息,进而将所述综合处理信息分发至所述处理器的从核心进行处理,可以直接对所述综合处理信息进行处理,从而能够进一步降低整个数控系统的时延。
在本说明书一些实施例中,所述第二类传输通道可以包括多个中断信号类型对应的子传输通道,例如图1所示的子传输通道CH21~CH2x,不同中断信号类型对应的子传输通道不同。
采用上述实施例,通过特定的子传输通道传输特定类型的中断信号,可以保障不同类型的中断信号同时得到处理,从而能够进一步提高对中断信号处理的及时性,降低数控系统的时延。
在本说明书另一些实施例中,继续参照图1,所述数控系统NC还可以包括:中断控制器I,所述中断控制器I与所述硬件主站M耦接;所述子传输通道CH21~CH2x位于所述中断控制器I与所述处理器的从核心CS之间,不同子传输通道对应的处理器的从核心不同,例如,所述处理器包括多个从核心CS1~CSn,则子传输通道CH21可以对应于从核心CS1。所述中断控制器I,适于将所述中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心,例如,将所述中断信号从子传输通道CH21传输至从核心CS1。
可以理解的是,本说明书实施例对所述子传输通道与所述从核心的对应关系不作具体限制,例如,如图1中的子传输通道CH21也可以对应于从核心CSn,只要不同子传输通道对应的处理器的从核心不同即可。
采用上述实施例,由于所述中断控制器可以实时响应外围设备的中断信号,并确定中断信号的类型,因此通过所述中断控制器将所述中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心,不仅可以保障中断信号处理的及时性,降低数控系统的时延,而且易于实施。
作为一可选示例,参照图2所示的一种中断控制器的处理流程示意图,所述中断控制器可以通过如下步骤将所述中断信号通过与中断信号类型对应的子传输通道,传输至所述子传输通道对应的处理器的从核心:
步骤S11,根据所述中断信号的中断参数确定所述中断信号的类型。
在具体实施中,所述中断参数可以包括中断触发方式和中断优先级,通过中断触发方式和中断优先级确定中断信号的类型,可以保障高优先级的中断信号得到及时的处理,从而进一步降低数控系统的时延。
可以理解的是,所述中断信号的类型可以基于中断触发方式和中断优先级的结合进行分类,也可以仅基于其中一种进行分类。
需要说明的是,本说明书实施例对中断参数不作具体限制。
步骤S12,从多个子传输通道中,确定与所述中断信号的类型对应的子传输通道。
步骤S13,通过所确定的子传输通道,将所述中断信号传输至所述子传输通道对应的处理器的从核心。
采用上述实施例,所述中断控制器根据所述中断信号的中断参数确定所述中断信号的类型,进而从多个子传输通道中,确定与所述中断信号的类型对应的子传输通道,继而通过所确定的子传输通道,将所述中断信号传输至与所述子传输通道对应的处理器的从核心,由于根据所述中断参数确定中断信号的类型,客观准确,因此能够保障特定类型的中断信号通过与之对应的子传输通道直接传输至与所述子传输通道对应的处理器的从核心进行处理,故而能够进一步提高对中断信号处理的及时性,降低数控系统的时延。
在具体实施中,所述处理器的主核心在接收到所述综合处理信息后,可以将所述综合处理信息存储至预设的消息队列,并将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理。
采用上述实施例,通过处理器的主核心将所述综合处理信息存储至预设的消息队列,进而将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理,可以由处理器从核心直接处理所述综合处理信息,从而能够提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
在本说明书一些实施例中,参照图3所示的一种消息队列的结构示意图并结合参照图1,所述处理器的从核心的数量可以为多个,包括CS1~CSn;所述预设的消息队列可以包括:多个队列分片1~n,一个队列分片对应一个从核心以及一个外围设备,适于存储对应的外围设备的综合处理信息,例如,队列分片1对应于从核心CS1,适于存储外围设备P1的综合处理信息。
进一步地,所述处理器的主核心在接收到所述综合处理信息后,可以将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片。
采用上述实施例,通过所述处理器的主核心将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片,便于将不同外围设备对应的综合处理信息直接分发至所述处理器对应的从核心进行处理,不仅能够提高所述处理器的工作效率,显著提升数控系统的反应速度,降低数控系统的时延,而且易于实施。
在本说明书另一些实施例中,所述预设的消息队列还可以包括各队列分片的映射信息,所述队列分片的映射信息可以包括队列分片与外围设备的对应信息,以及队列分片与从核心的对应信息。
进一步地,所述处理器的主核心可以根据所述综合处理信息对应的外围设备信息,以及队列分片与外围设备的对应信息,确定存储综合处理信息的队列分片,将所述综合处理信息存储至所确定的队列分片。
作为一可选示例,由于外部设备的设备信息易于获取且具有唯一性,因此所述队列分片与外围设备的对应信息,可以包括队列分片对应的外围设备的设备信息。
采用上述实施例,可以保障所述综合处理信息存储至正确的队列分片,进而能够保障所述综合处理信息正确分发至所述处理器对应的从核心,故而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
在本说明书一些实施例中,所述外围设备的设备信息可以包括:
外围设备的供应商识别码;
外围设备的产品识别码;
外围设备的位置识别码。
采用上述实施例,通过外围设备的供应商识别码、产品识别码和位置识别码,可以保障队列分片与外围设备的一一对应,从而可以保障所述外围设备的综合处理信息存储至正确的队列分片,进而能够保障所述综合处理信息正确分发至所述处理器对应的从核心,故而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
可以理解地是,本说明书实施例对外围设备的设备信息不作具体限制,只要能唯一对应一个外围设备即可。例如,所述外围设备的设备信息也可以是人为设定的识别码。
进一步地,所述处理器的主核心可以根据队列分片与从核心的对应信息,确定处理队列分片存储的综合处理信息的从核心,将所述综合处理信息分发至确定的从核心进行处理。
采用上述实施例,能够保障所述综合处理信息正确分发至所述处理器对应的从核心,从而可以有效提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
在具体实施中,所述预设的消息队列还可以包括各队列分片的结构信息,所述队列分片的结构信息可以包括分片有效数据长度。
采用上述实施例,通过配置与所述综合处理信息相匹配的分片有效数据长度,可以保障整个数控系统运行的稳定性。
在具体实施中,所述硬件主站可以基于Profinet等时同步通信协议从所述外围设备采集综合处理信息和中断触发事件。
具体而言,Profinet等时同步通信协议是一种工业以太网协议,用于实时数据通信和自动化控制系统。Profinet等时同步通信协议可以提供高性能和可靠性的网络通信,使得不同设备可以通过以太网进行连接和通信。它采用基于TCP/IP的通信机制,并支持实时传输,可以在微秒级的延迟下传输数据。
采用上述实施例,由于Profinet等时同步通信协议具有高实时性和高可靠性,因此所述硬件主站基于Profinet等时同步通信协议从所述外围设备采集综合处理信息和中断触发事件,可以保障信息传输的实时性和可靠性,从而能够进一步降低数控系统的时延以及进一步提高控制系统运行的稳定性。
在具体实施中,所述第一类传输通道可以包括系统驱动器和存储器直接访问控制器。
采用上述实施例,通过存储器直接访问控制器控制综合处理信息的传输,可以提高信息传输的速度,从而能够进一步降低数控系统的时延。
在本说明书一些实施例中,所述预设的消息队列可以包括循环消息队列。
具体而言,循环消息队列是一种通过两个指针实现队列循环的数据结构,其中一个指针指向队首,另一个指针指向队尾。在元素从队尾添加、从队首删除时,这两个指针将会被不断更新位置。当队列已满时,队首指针和队尾指针相遇,此时通过数组位置映射,将队列的头尾连成一个环形,继续添加新元素时从0开始存储、覆盖掉最早的元素,而读取数据时则可以通过检测指针是否相遇来判断队列是否为空。
采用上述实施例,由于循环队列可以高效地利用队列资源,因此可以进一步提高处理器的工作效率,显著提升数控系统的反应速度,进一步降低数控系统的时延。
以下通过一具体示例,详细说明本说明书实施例所述的数控系统的工作过程。
本示例基于Linux操作系统。
参照图4所示的一种数控系统的具体结构示意图及图5所示的一种数控系统的工作过程示意图,如图4所示,数控系统NC包括:伺服设备P1、伺服设备P2、伺服设备P3、PN-IRT主站M和CPU,其中,PN-IRT主站M具有第一类传输通道CH1以及第二类传输通道CH2,第一类传输通道CH1包括驱动Q以及存储器直接访问控制器DMA,第二类传输通道CH2包括中断控制器I、子传输通道CH21和子传输通道CH22,所述CPU包括主核心Core0以及从核心Core1、从核心Core2。
在具体实施中,继续参照图4和图5,当所述数控系统运行时,伺服设备P1、伺服设备P2和伺服设备P3的综合处理信息和中断触发事件从I/O接口经过Profinet等时同步通信协议传输至PN-IRT主站M,其中PN-IRT主站M为Profinet等时同步通信协议专用的硬件主站。
在本说明书一些实施例中,当PN-IRT主站M接收到外围设备传输的中断触发事件时,所述PN-IRT主站M向所述中断控制器I发送所述中断触发事件及中断请求,所述中断控制器I可以基于所述PN-IRT主站M提供的中断触发方式和中断优先级确定所述中断请求的类型,进而从子传输通道CH21和子传输通道CH22中,确定与所述中断请求的类型对应的子传输通道,进而通过所确定的子传输通道,将所述中断请求传输至CPU对应的从核心,例如,确定中断请求通过子传输通道CH21传输至从核心Core1,确定中断请求/>通过子传输通道CH22传输至从核心Core2,最终所述从核心Core1和从核心Core2分别通过操作系统中已注册的中断处理程序处理中断请求/>和中断请求/>
进一步地,当PN-IRT主站M接收到伺服设备传输的综合处理信息时,所述PN-IRT主站M将所述综合处理信息从所述第一类传输通道CH1经所述驱动Q以及存储器直接访问控制器DMA传输至CPU的主核心Core0,所述主核心Core0将所述综合处理信息/>存储至预设的消息队列BUFF中。
在具体实施中,消息队列可以是循环消息队列,可以根据伺服设备的数目确定消息队列的分片数,以及根据需要存储的综合处理信息确定每个分片的有效数据长度,并给每个分片分配分片识别码,通过伺服设备的供应商识别码、产品识别码和位置识别码与分片的分片识别码,建立队列分片与伺服设备的映射关系,通过分片的分片识别码与CPU各从核心的识别码,建立队列分片与从核心的映射信息,从而可以建立各伺服设备的综合处理信息和各从核心的映射关系。
进一步地,消息队列基于各伺服设备的综合处理信息和各从核心的映射关系,将消息队列中的综合处理信息,分发至所述CPU对应的从核心进行处理,例如,将NC任务信息分发至从核心Core1进行处理,将PLC任务信息分发至从核心Core2进行处理。
本说明书实施例还提供一种数控系统的数据传输方法,所述数控系统包括:外围设备,硬件主站和处理器;所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;所述第一类传输通道适于,向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道适于,向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发;所述数据传输方法应用于所述硬件主站。参照图6所示的一种数控系统的数据传输方法的步骤示意图,可以采用如下步骤进行数据传输:
步骤S21,获取所述外围设备传输的信息。
步骤S22,判断所述信息的类型,在确定所述信息为综合处理信息时,执行步骤S23;在确定所述信息为中断信号时,执行步骤S24。
在具体实施中,中断信号通常具有较高的优先级,因此,可以将外围设备传输的信息分为两种类型,一种是中断信号,一种是综合处理信息,综合处理信息通常包括PLC任务信息,也可以是NC任务信息。
步骤S23,通过第一类传输通道,将所述综合处理信息传输至所述处理器的主核心,以便所述处理器的主核心将所述综合处理信息分发至所述处理器的从核心进行处理。
步骤S24,通过第二类传输通道,将所述中断信号传输至所述处理器的从核心,以便所述处理器的从核心处理中断信号。
采用上述实施例,通过所述第一类传输通道向所述处理器的主核心传输从所述外围设备采集的综合处理信息,通过所述第二类传输通道向所述处理器的从核心传输中断信号,由于所述中断信号和所述综合处理信息分别从不同的传输通道进行传输,因此,所述中断信号可以直接传输至处理器的从核心进行处理,从而能够保障中断信号处理的及时性,有效降低数控系统的时延。
虽然本说明书实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (14)

1.一种数控系统,其特征在于,包括:外围设备,硬件主站,处理器和中断控制器;
所述处理器具有主核心和至少一个从核心;
所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;
所述第一类传输通道,适于向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道包括:多个中断信号类型对应的子传输通道,不同中断信号类型对应的子传输通道不同,适于向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发;
所述中断控制器与所述硬件主站耦接;所述子传输通道位于所述中断控制器与所述处理器的从核心之间,不同子传输通道对应的处理器的从核心不同;所述中断控制器,适于将中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心。
2.根据权利要求1所述的数控系统,其特征在于,所述处理器的主核心,适于接收所述综合处理信息,将所述综合处理信息分发至所述处理器的从核心进行处理;
所述处理器的从核心,适于处理所述综合处理信息以及中断信号。
3.根据权利要求1所述的数控系统,其特征在于,所述中断控制器,适于将中断信号通过与中断信号类型对应的子传输通道,传输至与所述子传输通道对应的处理器的从核心,包括:
根据所述中断信号的中断参数确定所述中断信号的类型;
从多个子传输通道中,确定与所述中断信号的类型对应的子传输通道;
通过所确定的子传输通道,将所述中断信号传输至与所述子传输通道对应的处理器的从核心。
4.根据权利要求3所述的数控系统,其特征在于,所述中断信号的中断参数包括:中断触发方式和中断优先级。
5.根据权利要求2所述的数控系统,其特征在于,所述处理器的主核心,适于将所述综合处理信息分发至所述处理器的从核心进行处理,包括:
将所述综合处理信息存储至预设的消息队列,并将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理。
6.根据权利要求5所述的数控系统,其特征在于,所述处理器的从核心的数量为多个,所述预设的消息队列包括:多个队列分片;一个队列分片对应一个从核心以及一个外围设备,适于存储对应的外围设备的综合处理信息;
所述处理器的主核心,适于将所述综合处理信息存储至预设的消息队列,包括:
将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片。
7.根据权利要求6所述的数控系统,其特征在于,所述预设的消息队列还包括:各队列分片的映射信息;所述队列分片的映射信息包括:队列分片与外围设备的对应信息,以及队列分片与从核心的对应信息;
所述处理器的主核心,适于将所述综合处理信息存储至所述预设的消息队列中,所述综合处理信息来源的外围设备对应的队列分片,包括:
根据所述综合处理信息对应的外围设备信息,以及队列分片与外围设备的对应信息,确定存储综合处理信息的队列分片,将所述综合处理信息存储至所确定的队列分片;
所述处理器的主核心,适于将所述消息队列中的综合处理信息,分发至所述处理器的从核心进行处理包括:
根据队列分片与从核心的对应信息,确定处理队列分片存储的综合处理信息的从核心,将综合处理信息分发至所确定的从核心进行处理。
8.根据权利要求7所述的数控系统,其特征在于,所述队列分片与外围设备的对应信息包括:队列分片对应的外围设备的设备信息。
9.根据权利要求8所述的数控系统,其特征在于,所述外围设备的设备信息,包括:
外围设备的供应商识别码,
外围设备的产品识别码,
外围设备的位置识别码。
10.根据权利要求5所述的数控系统,其特征在于,所述预设的消息队列还包括:各队列分片的结构信息;所述队列分片的结构信息包括:分片有效数据长度。
11.根据权利要求1所述的数控系统,其特征在于,所述硬件主站基于Profinet等时同步通信协议,从所述外围设备采集综合处理信息和中断触发事件。
12.根据权利要求1所述的数控系统,其特征在于,所述第一类传输通道包括系统驱动器以及存储器直接访问控制器。
13.根据权利要求5-10任一项所述的数控系统,其特征在于,所述预设的消息队列包括循环消息队列。
14.一种数控系统的数据传输方法,其特征在于,适用于权利要求1-13任一项所述的数控系统,所述数控系统包括:外围设备,硬件主站和处理器;所述硬件主站具有向所述处理器传输信息的第一类传输通道以及第二类传输通道;所述第一类传输通道,适于向所述处理器的主核心传输从所述外围设备采集的综合处理信息;所述第二类传输通道,适于向所述处理器的从核心传输中断信号,所述中断信号由所述外围设备的中断触发事件进行触发;
所述数据传输方法应用于所述硬件主站,所述数据传输方法包括:
获取所述外围设备传输的信息;
判断所述信息的类型;
在确定所述信息为综合处理信息时,通过第一类传输通道,将所述综合处理信息传输至所述处理器的主核心,以便所述处理器的主核心将所述综合处理信息分发至所述处理器的从核心进行处理;
在确定所述信息为中断信号时,通过第二类传输通道,将所述中断信号传输至所述处理器的从核心,以便所述处理器的从核心处理中断信号。
CN202311029337.0A 2023-08-16 2023-08-16 数控系统及数控系统的数据传输方法 Active CN116774637B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311029337.0A CN116774637B (zh) 2023-08-16 2023-08-16 数控系统及数控系统的数据传输方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311029337.0A CN116774637B (zh) 2023-08-16 2023-08-16 数控系统及数控系统的数据传输方法

Publications (2)

Publication Number Publication Date
CN116774637A CN116774637A (zh) 2023-09-19
CN116774637B true CN116774637B (zh) 2023-12-08

Family

ID=87993344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311029337.0A Active CN116774637B (zh) 2023-08-16 2023-08-16 数控系统及数控系统的数据传输方法

Country Status (1)

Country Link
CN (1) CN116774637B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105824270A (zh) * 2016-03-11 2016-08-03 长沙晗光电子科技有限公司 多轴运动控制器及其闭环pwm脉冲的控制方法
CN107102966A (zh) * 2016-02-22 2017-08-29 龙芯中科技术有限公司 多核处理器芯片、中断控制方法及控制器
CN112491426A (zh) * 2020-11-17 2021-03-12 中国人民解放军战略支援部队信息工程大学 面向多核dsp的服务组件通信架构及任务调度、数据交互方法
KR20220099399A (ko) * 2021-01-06 2022-07-13 숭실대학교산학협력단 주변장치 정보 프리페치를 이용한 인터럽트 제어기 및 이를 통한 인터럽트 처리 방법
CN115203142A (zh) * 2022-07-27 2022-10-18 重庆大学 一种多核核间实时通信系统及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020091826A1 (en) * 2000-10-13 2002-07-11 Guillaume Comeau Method and apparatus for interprocessor communication and peripheral sharing
US7861024B2 (en) * 2008-09-30 2010-12-28 Intel Corporation Providing a set aside mechanism for posted interrupt transactions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107102966A (zh) * 2016-02-22 2017-08-29 龙芯中科技术有限公司 多核处理器芯片、中断控制方法及控制器
CN105824270A (zh) * 2016-03-11 2016-08-03 长沙晗光电子科技有限公司 多轴运动控制器及其闭环pwm脉冲的控制方法
CN112491426A (zh) * 2020-11-17 2021-03-12 中国人民解放军战略支援部队信息工程大学 面向多核dsp的服务组件通信架构及任务调度、数据交互方法
KR20220099399A (ko) * 2021-01-06 2022-07-13 숭실대학교산학협력단 주변장치 정보 프리페치를 이용한 인터럽트 제어기 및 이를 통한 인터럽트 처리 방법
CN115203142A (zh) * 2022-07-27 2022-10-18 重庆大学 一种多核核间实时通信系统及方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DeltaOS下的CAN总线驱动及多通道通信调度;谭亮 等;计算机工程与应用(03);65-68+79 *

Also Published As

Publication number Publication date
CN116774637A (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
EP3255553B1 (en) Transmission control method and device for direct memory access
US4581734A (en) Multipriority communication system
KR20040071743A (ko) 낮은 오버헤드 프로세서 인터페이싱
CN113179227B (zh) 基于队列的at指令控制方法
KR950008837B1 (ko) 멀티 프로세서 시스템용 제어시스템
CN107066413B (zh) 一种用于处理多个总线设备数据的方法及其总线系统
CN116774637B (zh) 数控系统及数控系统的数据传输方法
CN110430110B (zh) 一种现场总线网关及其协议转换方法
CN117873666A (zh) 任务调度方法、芯片、电子设备及可读存储介质
CN111077823B (zh) 一种设备控制的方法、装置、电子设备及可读存储介质
CN116260738B (zh) 设备监控方法及相关设备
CN110177035B (zh) 数据接收和发送方法、装置及数据收发系统
KR101419558B1 (ko) Plc 시스템의 모니터링 시스템 및 그를 이용한 모니터링 방법
CN113965432B (zh) 一种双通道can总线通信的控制系统
CN110798242B (zh) 一种电路、多通道装置和多路短信发送方法
CN112260915A (zh) 基于10m 1553b航电总线link组网模式下的总线控制方法
EP0318270B1 (en) A multiprocessor system and corresponding method
CN111010286A (zh) 基于串行总线的智能注册方法、装置、电子设备及介质
CN111431780B (zh) 一种1553b总线系统的通信方法及装置
CN112835823B (zh) 存储控制器应答发送方法
CN117891583B (zh) 异步并行i/o请求的进程调度方法、装置及设备
JP2573332B2 (ja) データ転送制御方法
CN117873667A (zh) 中断通知响应接口、中断控制方法及相关装置
CN116263585A (zh) 一种can总线通道扩展方法
CN118567855A (zh) 请求的执行方法及装置、存储介质及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant