CN1167552A - 用于码元定时跟踪的方法和装置 - Google Patents

用于码元定时跟踪的方法和装置 Download PDF

Info

Publication number
CN1167552A
CN1167552A CN96191336.3A CN96191336A CN1167552A CN 1167552 A CN1167552 A CN 1167552A CN 96191336 A CN96191336 A CN 96191336A CN 1167552 A CN1167552 A CN 1167552A
Authority
CN
China
Prior art keywords
register
indication
logical
clock
signal quality
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN96191336.3A
Other languages
English (en)
Inventor
戴维·波尔·格尼
詹姆斯·罗伯特·凯尔顿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of CN1167552A publication Critical patent/CN1167552A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
    • H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Logic Circuits (AREA)

Abstract

一种用于码元定时跟踪的装置和方法，具有一抽取指示输入(42)。抽取指示(42)同上限限幅器(44)和下限限幅器(46)相连。上限限幅器(42)与上移位寄存器相连。上移位寄存器(48)的多个单元(52)与大数判决逻辑电路(54)相连。大数判决逻辑电路(54)与码元时钟时基(56)和时钟与清零控制电路(62)相连。时钟与清零电路(62)有一时钟使能输出和与上移位寄存器(48)相连的清零信号。下限限幅器(46)与下移位寄存器(58)相连，下移位寄存器与另一大数判决逻辑电路(60)相连。

Description

用于码元定时跟踪的方法和装置
本发明主要涉及数字通信领域，特别涉及一种用于码元定时跟踪的方法和装置。
在数字通信系统中，载波频率是按时间分割的，每一分割表示一种码元。发射机根据需要发送的输入数据选用某一码元对每一分割进行调制。一种数字调制方式是相移键控(PSK)。PSK通过改变载波的相位来编码0或1。例如，如果要发送0，分割开始时载波的相位是0度，如果要发送1，相位就是180度。接收机需要知道码元可能在何时发生变化以便判决发送的是什么码元。
一般而言，数字通信系统在发送数据之前，发射机要发送一种称为同步模式的已知模式的码元。这种同步码使接收机的锁相环能够与发射机的载波相位锁定。一旦锁相环的相位锁定后，它可用来判决码元变化的位置以及何时对码元抽样。对接收机来说，在适当的时刻抽样对于减少比特误码率是很关键的。这种系统在所发送的数据流比同步模式要长很多的情况下能很好地工作。但是，在现代时分多址接入(TDMA)方法中，每一载波被分为多个时隙，通过允许多个用户接入同一载波以便更有效地利用可用的频谱。该时隙很短，使得传送话音通信时不会有任何可以感觉到的时延。如果采用同步模式使锁相环能够跟踪载波的相位，它需要大量的时隙时间，这样在每个时隙中留给数据传输的时间就非常有限。这就达不到采用TDMA的总体目标。
上述问题的一种解决方案是对接收到的信号异步抽样，抽样速率足够高使每一个码元有多个样值。这样就不再需要同步模式。延迟一个码元的抽样点减去每一个抽样点得到差分相位样值。对采用PSK调制的通信系统，其差分相位要么是0度，要么是180度。噪声和码元内的干扰会产生相对于理想相位的偏移。在有效的时隙上将每个可能样值点的偏移相加，就可以判定哪个样值具有最小的偏移。这个抽样点就被选中用于抽样码元。但是，如果接收机或发射机的时钟定时关闭，就将显示一个不能使用上述方案校正的漂移。这会在时隙的开始和结束部分产生很多误码。
于是需要有一种方法和装置，它不需要同步模式并能对接收机或发射机的时钟漂移进行调整。
图1是一种码元定时跟踪装置的方框图；
图2是码元定时跟踪装置另一实施方式的方框图；
图3是码元定时跟踪装置另一实施方式的方框图；
图4是码元定时跟踪方法的流程图；
图5是码元定时跟踪另一方法的流程图；以及
图6是数字接收机的方框图。
总的来说，本发明提供了利用反馈机制实现码元定时跟踪的装置和方法。本发明允许接收机能够在接收到码元时跟踪码元的定时使之能可靠地被译码。在一种优选的实施方式中，该装置在接收到一个码元时取得码元的八个样值，并产生一个指示码元最佳抽样点的抽样指示。抽样指示将与一个预定的范围比较。如果最佳样值接近八个样值的中心，那么就实现了最佳跟踪。所以，预定的范围可以是“中间的两个样值”，如样值0到7，预定的范围就是3-4之间。如果抽样指示超出了预定的范围(如最佳样值不是样值3或样值4)，且检验所接收到的运载码元的RF信号质量的信号质量检验满足质量要求，那么将对时钟时基进行调整。如果抽样指示在预定的范围之内或信号质量检验不满足质量要求，那么将不调整时钟的时基。之所以采用信号质量检验是因为如果接收到的RF信号质量差，由于这种抽样指示对于该信号可能不可靠，也就不必对码元定时跟踪做调整。
图1是一用于码元定时跟踪的装置10。抽样指示12是比较装置14的一个输入。另一输入是预定范围16，它决定了抽样指示12可接受的值。比较装置14有一输出18，它连接到调整装置20。如果抽样指示12超出了预定的范围16，那么调整装置20将产生一个调整码元时钟时基24的输出信号22。
图2是码元定时跟踪装置10的另一实施方式，并进一步包括连接到比较装置14输出18的删除装置26。删除装置26接收信号质量检验(SQM)28信号，如果信号质量检验28不满足质量要求，那么比较装置14的输出18将被删除。如果信号质量检验28的确满足质量要求，输出18将传输到加权装置30。加权装置实质上对输出18做滤波处理。加权装置30对比较装置14确定码元时钟时基24需要调整的次数和时钟时基24不需要调整的次数的值进行比较。如果这个比例达到一定水平，信号32将送给调整装置20以便相应地调整码元时钟时基24。
图3是码元定时跟踪装置40的另一实施方式。在这一实施方式中，抽样指示12被抽取指示42取代。在这种情况下，抽样时钟对输入的码元每码元抽样八次。抽取指示42从每码元的八个样值中确定该时隙的最佳抽样点。抽取指示42通过所得到的每个抽样点的相位差来计算得到。相位差值由每一抽样点与前一码元同一抽样点相减得到。在这种优选实施方式中，发射机所采用的调制方式是π/4的四差分相移键控(π/4DQPSK)。其结果是理想的相位差为π/4，3π/4，-π/4，-3π/4。在接收时隙的有效部分，每个抽样点对该理想值的偏移将累加起来。具有最小累积偏移(相位差)的抽样点被选为抽样点或抽取指示。
抽取指示42(指示八个样值中最佳值的整数)将同上限限幅器44和下限限幅器46比较。上限限幅器44和下限限幅器46包括图1和图2的比较装置14。如果抽取指示42高于上限，在本例中大于4，那么逻辑1将移入上限寄存器48，否则逻辑0将移入上限寄存器。逻辑1或逻辑0根据帧时钟50(即：每帧一次)移入上寄存器。上移位寄存器有多个单元52，本例子是4，大数判决逻辑电路54判定是否有预定比例的逻辑1，本例子是4个单元中有3个，并发送信号去延迟码元时钟时基56。下限限幅器46在抽取指示42小于下限时，本例子是3，把逻辑1移入下移位寄存器58。当抽取指示42大于下限时，移入下移位寄存器的是逻辑0。下移位寄存器58有多个单元52，它们与另一大数判决逻辑电路60相连。当下移位寄存器58中有预定比例的逻辑1时，本例子是4个单元52中有3个，第二大数判决逻辑电路60将发送信号使码元时基56超前。码元时基56提前码元时间的一部分。移位寄存器48，58和大数判决逻辑电路54，60起着图2中加权装置30的作用，或完成滤波操作。
时钟使能电路62还包括清零逻辑电路62。时钟使能电路62有两个输入，一是循环冗余码信号64和载波损伤信号(QI估计)66。这两个信号一起作为信号质量检验。CRC信号64指示接收到的时隙是否通过了CRC校验。CRC是一种在传输时隙中加入一些校验位(CRC位)的复杂检错方法。如果时隙无差错传输，CRC生成式除以被保护的时隙数据时其余数为0，同时CRC信号将被清除(不是置位)。载波损伤信号66与选定抽样点或抽取指示42的累积相位差成比例。特别地，载波损伤信号66等于1减去对抽取指示归一化的累积差分相位差。如果CRC信号64没有通过CRC校验或载波损伤信号66小于预定的门限，则时钟使能电路62清除时钟使能信号70。其结果是上限幅器和下限幅器44，46的输出被删除。时钟使能电路62完成图2中删除装置26的功能。
清零逻辑电路62有来自大数判决逻辑电路54，60的两个输入。当上移位寄存器48的大数判决逻辑54发出信号延迟码元时钟时基56，那么清零逻辑电路62通过一个清零信号72清除上移位寄存器中预定数目的单元。在优选实施方式中，上移位寄存器48中最早的两个单元被清除。这使得装置40更快地适应新的(调整后的)定时估计。
装置40可以同其它估计抽取指示的任何装置(算法)一起使用，并不仅仅限于上述的算法。装置40可以用分离元件实现，或用现场可编程门阵列实现，或是用专用集成芯片(ASIC)实现，或是用通用的处理器作为硬件或软件。在优选的实施方式中，该装置是用ASIC实现的，它是电缆电话系统数字接收机的一部分。
图4是码元定时跟踪方法的流图。过程从块100开始，然后在块102接收抽样指示(SI)。接着，在块104接收信号质量检验(SQM)。在块106，判定抽样指示是否超过了预定的范围，如果在块106抽样指示在预定的范围内，过程将返回块102。如果抽样指示超过了预定的范围，那么块108将判定信号质量检验是否满足质量要求，如果信号质量检验不满足质量要求，过程返回块102。如果信号质量检验的确满足要求，那么时钟时基将在块110中被调整。然后，过程从块110返回块102。
图5是图4所示过程的另一实施方式。过程从块120开始，然后在块121接收抽取指示。接下来在块124判定信号质量检验是否满足质量要求。如果信号质量检验不符合质量要求，过程返回块122。如果信号质量检验符合质量要求，过程沿并行路径从块126或128开始。在块126，判定抽取指示是否小于上限值。如果抽取指示小于上限值，在块129，将逻辑0移入上寄存器。如果抽取指示大于上限值，在块130，把逻辑1移入上寄存器。块132判定在上寄存器中是否有预定比例的逻辑1。如果在上寄存器中没有预定比例(在优选实施方式中为4个单元中有3个)的逻辑1，过程返回122。如果在上寄存器中有预定比例的逻辑1，在块134将延迟时钟时基。在块136清除上寄存器的预定比例(即：二分之一)。然后，过程返122。
块128比较抽取指示与下限值。如果抽取指示不小于下限值，在块140将逻辑0移入下寄存器。如果抽取指示小于下限值，在块142将逻辑1移入下寄存器。在块144判定下寄存器中是否有预定比例的逻辑1。如果下寄存器中没有预定比例的逻辑1，过程返回块122。如果下寄存器中有预定比例的逻辑1，在块146提前时钟时基。在块148清除下寄存器的预定比例(即：二分之一)。然后过程返回到块122。
图6是采用码元定时跟踪装置182的数字接收机180的方框图。载波信号通过无线频率(RF)连接194被接收。信号一分为二送入同相混频器186和正交相移混频器188。本地振荡器190与I相信号在I相混频器186中混频。本地振荡器190的另一输出连接到一90度移相器192，然后与Q相信号在Q相混频器188中混频。下变频的I相信号被I相模-数变换器(A/D)194抽样。在优选实施方式中，A/D194以码元频率的8倍由码元时钟时基定时。Q相模-数变换器196抽样下变频后的Q相信号。A/D 194，196的输出用一个反正切电路198转换为相位。反正切电路198的输出是多个相位样值。相位样值分为三路，第一路的相位样值送入一个延迟器200延迟一个码元的时间，减法器202用未被延迟的相位样值减去延迟的样值。减法器202的输出是多个微分相位样值，估计器204利用这些值来判决抽取指示206和QI估计208。前面已经介绍了判定抽取指示206和QI估计208的众多方法中的一种。抽取指示206和QI估计208被送入码元定时跟踪电路182。
在第三通路，由反正切电路198输出的相位样值被抽取器212抽取。抽取后的相位样值被送到检测器214，它检测相位样值得到输出数据216。CRC校验电路218对输出数据216进行校验，CRC校验电路218的输出连接到码元定时跟踪电路182。码元定时跟踪电路182的输出与码元时钟时基220相连。码元时钟时基220与一对A/D 194，196和估计器204相连，它控制着A/D 194，196的抽样率和估计器204。
这里介绍了一种用于码元定时跟踪的装置和方法，它不需要采用同步模式，并且能对发射机或接收机时钟的漂移进行调整。此外，本发明由于不会根据有噪声的数据或错误的数据来调整码元时基，这样就避免了对码元时钟时基的大量调整。本发明还能在发生突发错误的过程中跟踪时钟，而其它的接收机却会丢失定时锁定，并且需要在突发错误后重新提取时钟。这样将导致更多数据的丢失。
尽管本发明是结合特定的实施方式来介绍的，但对熟练的技术人员而言，根据上述的介绍可以做很多的替换，修改和变化。所以本发明也希望把符合本发明构想和附加权利要求书范围的所有替换，修改和变化都包括进来。

Claims (10)

1.一种用于码元定时跟踪的方法，包括下列步骤：
(a)接收抽样指示；
(b)接收信号质量检验；以及
(c)如果抽样指示超出了预定的范围而信号质量检验满足质量要求，调整时钟时基。
2.权利要求1的方法，进一步包括步骤：
(d)如果抽样指示小于预定范围的下限值且信号质量满足质量要求，超前时钟时基。
3.权利要求1的方法，进一步包括下列步骤：
(e)如果抽样指示大于预定范围的上限值，将逻辑1移入上限寄存器；
(f)如果抽样指示小于预定范围的下限值，将逻辑0移入上限寄存器；以及
(g)如果上限寄存器中少于预定数目的多个单元包含逻辑1，返回步骤(a)。
4.权利要求3的方法，进一步包括下列步骤：
(h)如果上限寄存器中大于第二预定数目的多个单元包含逻辑1，延迟时钟时基；
(i)清除上限寄存器中第三个预定数目的单元；以及
(j)返回步骤(a)。
5.权利要求1的方法，进一步包括下列步骤：
(e)如果抽样指示小于预定范围的下限值，将逻辑1移入下限寄存器；
(f)如果抽样指示大于预定范围的上限值，将逻辑0移入下限寄存器；以及
(g)如果下限寄存器中小于第四个预定数目的多个单元包含逻辑1，返回步骤(a)。
6.一种调整码元定时跟踪的装置，包括：
(a)从估计器接收抽取指示的上限限幅器；
(b)连接到上限限幅器输出的上移位寄存器；
(c)输入与信号质量检验相连，输出与上移位寄存器相连的时钟使能电路；以及
(d)输入与上移位寄存器相连，输出与时钟时基相连的大数判决电路。
7.一种调整码元定时跟踪的装置，包括：
比较抽样指示和预定范围的装置，并且具有比较器的输出；以及
调整与比较器输出相连的码元时基的装置。
8.权利要求7的装置，进一步包括根据信号质量检验用于删除比较器输出的装置。
9.权利要求8的装置，进一步包括对连接到调整码元时基装置的多个比较器输出进行加权的装置。
10.权利要求8的装置，其中信号质量检验是循环码冗余信号。
CN96191336.3A 1995-11-03 1996-01-29 用于码元定时跟踪的方法和装置 Pending CN1167552A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/552,684 US5654989A (en) 1995-11-03 1995-11-03 Method and apparatus for symbol timing tracking
US08/552,684 1995-11-03

Publications (1)

Publication Number Publication Date
CN1167552A true CN1167552A (zh) 1997-12-10

Family

ID=24206353

Family Applications (1)

Application Number Title Priority Date Filing Date
CN96191336.3A Pending CN1167552A (zh) 1995-11-03 1996-01-29 用于码元定时跟踪的方法和装置

Country Status (8)

Country Link
US (1) US5654989A (zh)
CN (1) CN1167552A (zh)
AU (1) AU4705496A (zh)
BR (1) BR9607158A (zh)
DE (1) DE19681100T1 (zh)
GB (1) GB2312815A (zh)
IS (1) IS4676A (zh)
WO (1) WO1997016900A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359843C (zh) * 2002-04-19 2008-01-02 汤姆森许可公司 符号定时搜索算法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5832046A (en) * 1996-01-25 1998-11-03 Northern Telecom Limited Timing tracking in communications systems
US5907578A (en) * 1996-05-20 1999-05-25 Trimble Navigation Weighted carrier phase multipath reduction
US5966416A (en) * 1996-11-21 1999-10-12 Dsp Group, Inc. Verification of PN synchronization in a spread-spectrum communications receiver
JPH11177644A (ja) * 1997-12-15 1999-07-02 Nec Corp ビットタイミング再生回路
US7075981B1 (en) * 2000-05-19 2006-07-11 Telchemy, Incorporated Dynamic quality of service monitor
KR100858714B1 (ko) * 2002-06-08 2008-09-17 국방과학연구소 디지털 통신 시스템에서의 심볼 검출 방법 및 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1985005518A1 (en) * 1984-05-15 1985-12-05 Australian Telecommunications Commission Characterisation of digital radio signals
US4633193A (en) * 1985-12-02 1986-12-30 At&T Bell Laboratories Clock circuit synchronizer using a frequency synthesizer controlled by a frequency estimator
US5204879A (en) * 1991-01-31 1993-04-20 Motorola, Inc. High speed data detection and clock recovery in a received multi-level data signal
US5184347A (en) * 1991-07-09 1993-02-02 At&T Bell Laboratories Adaptive synchronization arrangement
JP2867814B2 (ja) * 1992-10-19 1999-03-10 日本電気株式会社 デジタルデータ受信回路
JPH06284159A (ja) * 1993-03-29 1994-10-07 Toshiba Corp ディジタル復調器
US5428638A (en) * 1993-08-05 1995-06-27 Wireless Access Inc. Method and apparatus for reducing power consumption in digital communications devices
US5528634A (en) * 1993-11-18 1996-06-18 Motorola, Inc. Trajectory directed timing recovery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100359843C (zh) * 2002-04-19 2008-01-02 汤姆森许可公司 符号定时搜索算法

Also Published As

Publication number Publication date
DE19681100T1 (de) 1998-03-19
BR9607158A (pt) 1997-11-11
GB2312815A (en) 1997-11-05
US5654989A (en) 1997-08-05
GB9713517D0 (en) 1997-09-03
WO1997016900A1 (en) 1997-05-09
IS4676A (is) 1998-02-26
AU4705496A (en) 1997-05-22

Similar Documents

Publication Publication Date Title
US11251934B2 (en) Method for measuring and correcting multi-wire skew
US5553098A (en) Demodulator with selectable coherent and differential data
EP3743785B1 (en) Method and system for calibrating multi-wire skew
US8213545B2 (en) Radio receiving apparatus and radio receiving method
CN113728552B (zh) 无时钟恢复情况下的可变增益放大器与采样器偏移校准
EP0381637A1 (en) A method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method
US6504869B2 (en) Mechanism for interpolating among samples of received communication signal using asynchronous high speed clock which is a nominal multiple of recovered signalling baud rate
CN1167552A (zh) 用于码元定时跟踪的方法和装置
US5103465A (en) Symbol synchronization circuit
JP3157223B2 (ja) ディジタルパルス信号を適応的にリタイミングし再生するための方法と装置
EP0389027B1 (en) Procedure and device for timing recovery in the reception of base band digital signals
US20030014683A1 (en) Receiver with automatic skew compensation
AU636263B2 (en) Frequency and time slot synchronization using adaptive filtering
EP2490340B1 (en) Wireless communication system, transmitter apparatus, receiver apparatus, receiving method, and transmitting method
EP0433458A1 (en) System for removing circuit signal deterioration
US6111920A (en) Method and system for timing recovery in a baud-rate sampled data stream
KR100479479B1 (ko) 수신기의 심볼 타이밍 복원 장치
EP1386441B1 (en) Receiver with recovery circuit using oversampling and majority decision
EP1973264A2 (en) Method and system for data reception with decreased bit error rate
US11563605B2 (en) Horizontal centering of sampling point using multiple vertical voltage measurements
EP0633669B1 (en) Method and apparatus for the detection of transmitted data in an electrical power distribution network
EP0624012B1 (en) Transmission system comprising receiver with improved timing means
KR100327413B1 (ko) 디지털 수신기에서 심벌 동기 회로의 락 검출방법
JPH09116465A (ja) スペクトル拡散通信用相関器
Chiu et al. A digital PN signal correlator with improved performance

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination