CN116755137A - 一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 - Google Patents
一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 Download PDFInfo
- Publication number
- CN116755137A CN116755137A CN202310556797.2A CN202310556797A CN116755137A CN 116755137 A CN116755137 A CN 116755137A CN 202310556797 A CN202310556797 A CN 202310556797A CN 116755137 A CN116755137 A CN 116755137A
- Authority
- CN
- China
- Prior art keywords
- radiation
- circuit
- nmos transistor
- signal
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 title claims abstract description 164
- 230000006698 induction Effects 0.000 claims abstract description 40
- 230000005865 ionizing radiation Effects 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims abstract description 13
- 238000013528 artificial neural network Methods 0.000 claims description 9
- 238000012549 training Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 5
- 238000000034 method Methods 0.000 description 5
- 230000002787 reinforcement Effects 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 206010033799 Paralysis Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000003471 anti-radiation Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 210000002569 neuron Anatomy 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/0033—Radiation hardening
- H03K19/00338—In field effect transistor circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
- G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
- G01T1/16—Measuring radiation intensity
- G01T1/24—Measuring radiation intensity with semiconductor detectors
- G01T1/247—Detector read-out circuitry
Landscapes
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- General Physics & Mathematics (AREA)
- Molecular Biology (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Measurement Of Radiation (AREA)
Abstract
一种基于NMOS的阶梯式核辐射总剂量指示及补偿电路,包括:偏置电路为NMOS管栅极提供阶梯式偏置电压;阶梯偏置切换电路接收NMOS晶体管感应信号,并切换偏置电压给NMOS晶体管辐射感应阵列电路;感应阵列电路通过核辐射源对自身NMOS晶体管的辐射损伤,对NMOS晶体管阈值电压的影响指示电路板电离辐射总剂量等级;FPGA补偿控制电路接收来自感应阵列电路输出的电平变化信号,输出对应大小的核辐射总剂量,对数字电位器输出补偿控制信号,通过修改数字电位器对辐射损伤电信号输出阻值进行补偿。本发明利用NMOS晶体管的阈值电压辐射损伤效应,在核辐射环境下评估当前电路板受辐射总剂量的定点大小,为FPGA辐射补偿电路提供指示信号,具有低功耗、强鲁棒性等优点。
Description
技术领域
本发明涉及核辐射安全监测技术领域,尤其涉及一种基于NMOS的阶梯式核辐射总剂量指示及补偿电路。
背景技术
随着核电逐渐成为主要发电方式之一,具有放射性的核电站的安全性开始备受关注,核应急救援设备与方法成为研究的热点,对核应急处理机器人的需求日益增长。核环境作业机器人可以有效降低核辐射环境对操作人员的伤害,而机器人系统在核辐射环境中服役最关键的是如何克服电路系统的辐射损伤效应,电路系统在核辐射环境中易受到电离总剂量效应的影响,引起电路系统无法正常工作,致使整个机器人系统瘫痪。
已有的电路系统电离辐射总剂量效应的处理,主要分为三类:一类为针对半导体材料进行抗辐射加固,利用工艺改变氧化物杂质、氧化层缺陷和氧化层结构等方法减少辐射影响。第二类为针对集成电路的抗辐射电路和版图加固设计,由于氧化层中积累辐射诱生的陷阱电荷,导致阈值电压漂移并出现边缘漏电流,通过修改电路和器件版图结构切断潜在的漏电流通道。上述两类电路系统抗辐射加固设计需要大量资源投入研究,成本极高。通常采用第三类改变电路系统结构来提高抗辐射性能,一般的方法为提高电路系统的鲁棒性,还需要对当前辐射剂量进行一定评估才能提高电路系统的适应能力,且一般的辐射剂量指示仪器电路较为复杂,需要对微弱信号放大模块进行额外的抗辐射加固。
因此需要一种高效的电离辐射总剂量指示电路并对受辐射损伤的电信号进行有效补偿。
发明内容
本发明设计了一种基于NMOS的阶梯式核辐射总剂量指示及补偿电路,包括:
偏置电压电路,阶梯偏置切换电路,NMOS晶体管辐射感应阵列电路和FPGA补偿控制电路,
所述偏置电路由多个电阻串联构成,各个电阻分压为NMOS晶体管辐射感应阵列电路中NMOS管的栅极提供阶梯式的偏置电压,由阶梯偏置切换电路切换,通过调整电阻的大小控制偏置电压大小;
所述阶梯偏置切换电路接收来自NMOS晶体管辐射感应阵列电路中的NMOS晶体管感应信号,并切换偏置电压给NMOS晶体管辐射感应阵列电路;
所述NMOS晶体管辐射感应阵列电路通过核辐射源对自身NMOS晶体管的辐射损伤,对NMOS晶体管阈值电压的影响指示电路板电离辐射总剂量等级;
所述FPGA补偿控制电路由FPGA基本单元及数字电位器组成,所述FPGA基本单元接收来自NMOS晶体管辐射感应阵列电路输出的电平变化信号,根据电平变化的不同IO口,输出对应大小的核辐射总剂量;同时所述FPGA基本单元对所述数字电位器输出补偿控制信号,通过修改数字电位器对辐射损伤电信号输出阻值进行补偿。
进一步地,偏置电压电路的串联电阻阻值由测量电压确定,NMOS晶体管辐射感应阵列电路的第一个NMOS晶体管栅极接两个分压电阻提供的启动偏置电压,电阻分压电压低于正常NMOS晶体管阈值电压,其余电阻是剩下的NMOS晶体管阵列的漏极连接的上拉电阻。
进一步地,所述阶梯偏置切换电路由多个二选一模拟开关电路构成,第一数据端口连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管栅极,第二数据端口B0连接偏置电压电路提供的分压标定电压,第三数据端口连接地,控制选择端口连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管漏极;当控制选择端口为低电平时,第一数据端口连接第二数据端口;当数据选择端口为高电平时,第一数据端口连接第三数据端口。
进一步地,所述NMOS晶体管辐射感应阵列电路由多个NMOS晶体管并联构成,栅极连接偏置电阻分压的标定电压或直接接地,并通过阶梯偏置切换电路控制切换逻辑,漏极连接阶梯偏置切换电路的控制选择端口,并通过上拉电阻稳定高电平,源极直接接地;所述多个NMOS晶体管中的第一个NMOS晶体管栅极直接连接设定好的启动电压,NMOS晶体管辐射感应阵列电路的漏极由核辐射发生电平变化,通过并行连接到FPGA补偿控制电路的IO口。
进一步地,所述FPGA基本单元接收到NMOS晶体管辐射感应阵列电路的电位变化信号后,所述FPGA基本单元通过查表单元计算对应的核辐射总剂量,并以数字信号输出,同时FPGA基本单元将核辐射总剂量数值输入内部BP网络前向计算单元,输出得到对应的辐射损伤电信号电参数偏移值,所述辐射损伤电信号的输出电阻由数字电位器控制,将需要补偿的偏移值通过FPGA基本单元输出数字信号,控制数字电位器的电阻值补偿辐射损伤信号。
进一步地,所述BP网络前向计算单元是将核辐射总剂量与辐射损伤信号电参数偏移值作为训练数据搭建并训练BP神经网络,所述电参数偏移值为传感器辐射损伤信号与正常信号的幅值差值,BP神经网络输出的值为数字电位器的修改值;训练BP神经网络得到的权值经过转码后存入FPGA基本单元的片上RAM内,将查表单元得到的核辐射总剂量输入到BP神经网络中,在得到辐射损伤信号电参数偏移值输出后控制数字电位器补偿辐射损伤信号幅值。
本发明利用核辐射环境NMOS晶体管阈值电压负漂移的特性,给栅极提供标定的偏置电压来指示阈值电压负漂移的程度,此程度可以有效地代表核辐射环境下电离辐射的总剂量水平,为后续的抗辐射冗余或补偿电路提供信息。现有技术一般需要AD采样或其他复杂的模拟器件,需要考虑这些电子元器件的抗辐射问题,本发明不采用AD转换及其他复杂的模拟器件,采用的元器件简单且不会被辐射影响效果。再通过FPGA内部程序智能BP网络前向计算算法,得到对应的电子元器件辐射损伤偏移值大小,将其转化为数字电位器的控制信号,实现智能实时和辐射环境电信号补偿。与现有技术相比,具有成本低、结构简单、鲁棒性与实时性强、功耗低且不需要额外的指示仪器电路电子元器件辐射加固设计的优势。
附图说明
图1示出了本发明的电路连接逻辑结构框图;
图2示出了本发明的NMOS晶体管辐射感应阵列电路;
图3示出了本发明的偏置电压电路和阶梯偏置切换电路;
图4示出了本发明的FPGA补偿控制电路连接图;
具体实施方式
下面结合实施例对本发明的技术方案进行具体说明。
图1所示,主要包括偏置电压电路、阶梯偏置切换电路、NMOS晶体管辐射感应阵列电路、FPGA补偿控制电路构成。
偏置电压电路由多个电阻串联构成,各个电阻分压为NMOS晶体管辐射感应阵列电路中NMOS管的栅极提供阶梯式的偏置电压,由阶梯偏置切换电路切换,通过调整电阻的大小控制偏置电压大小。
偏置电压电路的串联电阻阻值由需要标定的测量电压确定,利用电阻串联分压公式可得出需要的电阻阻值。NMOS晶体管辐射感应阵列电路的第一个NMOS晶体管栅极需要接两个分压电阻提供的启动偏置电压,电阻分压电压需要低于正常NMOS晶体管阈值电压。其余的电阻为剩下的NMOS晶体管阵列的漏极连接的上拉电阻。
阶梯偏置切换电路接收来自NMOS晶体管辐射感应阵列电路中的NMOS晶体管感应信号,并切换偏置电压给NMOS晶体管辐射感应阵列电路。
阶梯偏置切换电路由多个二选一模拟开关电路构成,数据端口A连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管栅极,数据端口B0连接偏置电压电路提供的分压标定电压,数据端口B1连接地,控制选择端口连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管漏极。当控制选择端口为低电平时,数据端口A连接数据端口B0;当数据选择端口为高电平时,数据端口A连接数据端口B1。
NMOS晶体管辐射感应阵列电路通过核辐射源对自身NMOS晶体管的辐射损伤,对NMOS晶体管阈值电压的影响来指示电路板电离辐射总剂量等级。
NMOS晶体管辐射感应阵列电路由多个NMOS晶体管并联构成,栅极连接偏置电阻分压的标定电压或直接接地,并通过阶梯偏置切换电路控制切换逻辑,漏极连接阶梯偏置切换电路的控制选择端口,并通过上拉电阻稳定高电平,源极直接接地。第一个NMOS晶体管栅极直接连接设定好的启动电压,不需要通过切换电路控制。NMOS晶体管辐射感应阵列电路的漏极由核辐射发生电平变化,通过并行连接到FPGA补偿控制电路的IO口。
利用NMOS晶体管辐射感应阵列电路中NMOS管的辐射损伤特性,在核环境辐射下产生的界面陷阱电荷和氧化物陷阱导致NMOS的阈值电压发生漂移,通过给NMOS晶体管栅极不同的阈值电压,让NMOS晶体管导通来判断达到了第几个辐射剂量标定点。实际上NMOS阈值电压一般会在辐射的损伤作用下发生负向漂移,通过在栅极给出一个未达到阈值电压的偏置电压,当NMOS因为辐射效应导致阈值电压降低而开启即可判断到达了对应的核辐射总剂量标定点。
在核辐射环境下,NMOS的阈值电压随着电离辐射总剂量降低,原本的栅极电压低于正常的阈值电压,NMOS管不导通。例如,第一个NMOS晶体管的栅极连接启动偏置电压,这个电压略低于正常的阈值电压,确保在开始阶段是处于未导通状态。当辐射损伤导致这个NMOS晶体管阈值电压降低,该晶体管导通,此时栅极信号由高电平变为低电平,这个信号是作为指示信号来判断是否到达电离辐射总剂量标定点。同时这个信号还作为控制逻辑信号输入模拟开关,当上一级NMOS导通后,控制模拟开关使下一级NMOS晶体管的栅极由地接到下一级NMOS晶体管的偏置电压,此时下一级NMOS晶体管进入待辐射损伤状态,当电离辐射总剂量使下一级NMOS晶体管的阈值电压偏移更多,下一级NMOS晶体管导通并重复此过程。
本领域的技术人员可对NMOS的型号进行选择,优先选择耐辐照测试数据的型号进行快速开发验证,通过修改电阻分压阻值可以方便控制偏置电压对应的电离辐射总剂量水平。
FPGA补偿控制电路通过智能软件算法处理,接收来自NMOS晶体管辐射感应阵列电路中的NMOS晶体管的感应信号,即NMOS漏极信号由高电平变为低电平。辐射损伤电信号为电子元器件在辐射环境下的受干扰模拟信号,主要考虑幅值损伤。FPGA接受到来自NMOS晶体管辐射感应阵列电路输出的电平变化信号,根据电平变化的不同IO口,输出对应大小的核辐射总剂量,即辐射剂量指示信号,同时FPGA对数字电位器输出补偿控制信号,通过修改数字电位器对辐射损伤电信号输出阻值进行补偿,将其修正回正常状态。
FPGA补偿控制电路由FPGA基本单元及数字电位器组成。将NMOS晶体管辐射感应阵列电路的信号输出作为并行信号输入到FPGA的IO口,通过LUT(查找表Look-Up-Table)查表单元将并行信号对应到核辐射总剂量,将其作为数字信号从FPGA输出,同时将辐射总剂量输入到内部BP网络前向计算程序。如图4所示,在上位机将核辐射总剂量与辐射损伤信号电参数偏移值作为训练数据,电参数偏移值为传感器辐射损伤信号与正常信号的幅值差值。搭建并训练BP神经网络,考虑FPGA性能及存储容量问题,构建小型BP网络的输入、隐藏和输出层神经元数目为3×10×5,网络输出的值为数字电位器的修改值。将得到的权值经过转码后存入FPGA片上RAM内,在实际运行时将LUT查表单元得到的核辐射总剂量输入到网络中,得到辐射损伤信号电参数偏移值输出后输出信号控制数字电位器补偿辐射损伤信号幅值,实现智能补偿控制。得到对应的受辐射损伤的电子元器件电参数偏移值,将需要补偿的偏移值转化为数字电位器的电阻值输出,有效提高了电路系统的鲁棒性,具有更强的抗辐射能力。
在FPGA得到NMOS晶体管辐射感应阵列电路输出的并行数据,即接收的NMOS晶体管辐射感应阵列电路的电位变化信号后。FPGA通过LUT查表单元得到对应的核辐射总剂量,即核辐射剂量指示信号并将其以数字信号输出,同时FPGA将核辐射总剂量数值输入内部BP网络前向计算程序,程序输出得到对应的辐射损伤电信号电参数偏移值,即补偿信号。辐射损伤电信号的输出电阻为数字电位器,将需要补偿的偏移值通过FPGA输出数字信号控制数字电位器的电阻值补偿辐射损伤信号,有效提高了电路系统的鲁棒性,具有更强的抗辐射能力。
如图2所示,以五个NMOS晶体管阵列为例,本发明所提供NMOS晶体管辐射感应阵列电路包括以下结构:
电阻R6与R7为第一个NMOS晶体管提供初始的偏置电压,该值由MOS管的未受辐射影响的阈值电压确定,需要确保其低于偏置阈值电压;
电阻R9到R12作为上拉电阻连接MOS管漏极,确保信号的稳定状态,一般采用“弱上拉”即可;
用于感应辐射损伤的五个NMOS晶体管Q1、Q2、Q3、Q4、Q5;
所述的五个NMOS晶体管作用均相同,型号可以根据具体核辐射环境更改。第一个NMOS晶体管栅极连接由电阻分压提供的启动偏置电压,其余的NMOS晶体管均连接逻辑开关的A端口,等待切换。漏极均连接下一级逻辑开关的控制端口,控制下一级NMOS晶体管的栅极是否接上偏置电压,同时漏极信号作为最终的指示信号输出,可通过此信号判断出电离辐射总剂量水平大小。
如图3所示,以五个电阻分压为例,本发明的偏置电压电路及阶梯偏置切换电路包括以下结构:
用于切换NMOS栅极偏置电压的切换逻辑开关U1、U2、U3、U4组成了阶梯偏置切换电路;
由于第一个NMOS晶体管的栅极直接连接偏置启动电压,所以只需要比NMOS少一个的逻辑开关即可。端口A连接NMOS晶体管的栅极,由MOS管的开关来控制连接端口的切换。端口B0连接标点的偏置电压,端口B1连接地。
电阻R1到R5组成了偏置电压电路,提供电阻串联偏置电压,这样提供四个标定检测电压分别为V1、V2、V3、V4。电阻值通过NMOS晶体管的辐射损伤退化性能决定;
如图4所示,本发明的FPGA补偿控制电路包括以下结构:
FPGA补偿控制电路的组成为FPGA最小电路系统包括电源和时钟模块及外部的数字电位器,通过IO口分别与NMOS晶体管的漏极信号和数字电位器的控制信号口连接,数字电位器与辐射损伤信号连接并作为其输出电阻。
本发明利用NMOS晶体管的未导通状态受核辐射总剂量效应低的特性,让NMOS可以承受更多的电离辐射总剂量。让NMOS阵列处于同一未导通状态下,阶梯式的给栅极提供偏置电压来指示当前的电离辐射总剂量水平。在此过程中,只有待辐射损伤的NMOS晶体管栅极接上标定偏置电压,其余的均为接地。不同阶梯层级的NMOS晶体管的导通代表电离辐射总剂量是否超过一定数值,利用了NMOS的辐射损伤机制,且其余的器件均为简单逻辑器件,在核辐射环境耐辐射性能较强,无需进行额外的抗辐射加固,可提供电离辐射总剂量指示信号和补偿信号。
最后所应说明的是,以上实施例仅用以说明本发明的技术方案而非限制,尽管参照较佳实施例对本发明进行了详细说明,本领域的普通技术人员应当理解,可以对本发明的技术方案进行修改或者等同替换,而不脱离本发明技术方案的精神和范围。
Claims (6)
1.一种基于NMOS的阶梯式核辐射总剂量指示及补偿电路,包括:
偏置电压电路,阶梯偏置切换电路,NMOS晶体管辐射感应阵列电路和FPGA补偿控制电路,
所述偏置电路由多个电阻串联构成,各个电阻分压为NMOS晶体管辐射感应阵列电路中NMOS管的栅极提供阶梯式的偏置电压,由阶梯偏置切换电路切换,通过调整电阻的大小控制偏置电压大小;
所述阶梯偏置切换电路接收来自NMOS晶体管辐射感应阵列电路中的NMOS晶体管感应信号,并切换偏置电压给NMOS晶体管辐射感应阵列电路;
所述NMOS晶体管辐射感应阵列电路通过核辐射源对自身NMOS晶体管的辐射损伤,对NMOS晶体管阈值电压的影响指示电路板电离辐射总剂量等级;
所述FPGA补偿控制电路由FPGA基本单元及数字电位器组成,所述FPGA基本单元接收来自NMOS晶体管辐射感应阵列电路输出的电平变化信号,根据电平变化的不同IO口,输出对应大小的核辐射总剂量;同时所述FPGA基本单元对所述数字电位器输出补偿控制信号,通过修改数字电位器对辐射损伤电信号输出阻值进行补偿。
2.如权利要求1所述的电路,其中偏置电压电路的串联电阻阻值由测量电压确定,NMOS晶体管辐射感应阵列电路的第一个NMOS晶体管栅极接两个分压电阻提供的启动偏置电压,电阻分压电压低于正常NMOS晶体管阈值电压,其余电阻是剩下的NMOS晶体管阵列的漏极连接的上拉电阻。
3.如权利要求1所述的电路,其中所述阶梯偏置切换电路由多个二选一模拟开关电路构成,第一数据端口连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管栅极,第二数据端口B0连接偏置电压电路提供的分压标定电压,第三数据端口连接地,控制选择端口连接NMOS晶体管辐射感应阵列电路中的对应NMOS晶体管漏极;当控制选择端口为低电平时,第一数据端口连接第二数据端口;当数据选择端口为高电平时,第一数据端口连接第三数据端口。
4.如权利要求1所述的电路,其中所述NMOS晶体管辐射感应阵列电路由多个NMOS晶体管并联构成,栅极连接偏置电阻分压的标定电压或直接接地,并通过阶梯偏置切换电路控制切换逻辑,漏极连接阶梯偏置切换电路的控制选择端口,并通过上拉电阻稳定高电平,源极直接接地;所述多个NMOS晶体管中的第一个NMOS晶体管栅极直接连接设定好的启动电压,NMOS晶体管辐射感应阵列电路的漏极由核辐射发生电平变化,通过并行连接到FPGA补偿控制电路的IO口。
5.如权利要求1所述的电路,其中所述FPGA基本单元接收到NMOS晶体管辐射感应阵列电路的电位变化信号后,所述FPGA基本单元通过查表单元计算对应的核辐射总剂量,并以数字信号输出,同时FPGA基本单元将核辐射总剂量数值输入内部BP网络前向计算单元,输出得到对应的辐射损伤电信号电参数偏移值,所述辐射损伤电信号的输出电阻由数字电位器控制,将需要补偿的偏移值通过FPGA基本单元输出数字信号,控制数字电位器的电阻值补偿辐射损伤信号。
6.权利要求5所述的电路,其中所述BP网络前向计算单元是将核辐射总剂量与辐射损伤信号电参数偏移值作为训练数据搭建并训练BP神经网络,所述电参数偏移值为传感器辐射损伤信号与正常信号的幅值差值,BP神经网络输出的值为数字电位器的修改值;训练BP神经网络得到的权值经过转码后存入FPGA基本单元的片上RAM内,将查表单元得到的核辐射总剂量输入到BP神经网络中,在得到辐射损伤信号电参数偏移值输出后控制数字电位器补偿辐射损伤信号幅值。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310556797.2A CN116755137A (zh) | 2023-05-17 | 2023-05-17 | 一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310556797.2A CN116755137A (zh) | 2023-05-17 | 2023-05-17 | 一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116755137A true CN116755137A (zh) | 2023-09-15 |
Family
ID=87948653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310556797.2A Pending CN116755137A (zh) | 2023-05-17 | 2023-05-17 | 一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116755137A (zh) |
-
2023
- 2023-05-17 CN CN202310556797.2A patent/CN116755137A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7352155B2 (en) | Apparatus and method for detecting battery pack voltage | |
JP5802076B2 (ja) | 地絡検出装置、地絡検出方法、太陽光発電システム、及び地絡検出プログラム | |
US7771115B2 (en) | Temperature sensor circuit, device, system, and method | |
EP3461288B1 (en) | A method and an apparatus for reducing the effect of local process variations of a digital circuit on a hardware performance monitor | |
US7821246B2 (en) | Voltage regulator and method of calibrating the same | |
US20200274289A1 (en) | High voltage interlock circuit and detection method | |
US20080258740A1 (en) | Self-calibrating driver | |
KR102594695B1 (ko) | 배터리 관리 시스템, 그것을 포함하는 배터리팩 및 전류 측정 회로의 고장 판정 방법 | |
JP6187904B2 (ja) | 電子回路 | |
US8648586B2 (en) | Circuit for sensing load current of a voltage regulator | |
CN104298287B (zh) | 电流校正方法与装置及电阻校正方法与装置 | |
US20100333057A1 (en) | Parametric Data-Based Process Monitoring for Adaptive Body Bias Control | |
US20180313898A1 (en) | Method and device for testing battery equalization circuit | |
CN105573391B (zh) | 太阳阵模拟器的开路电压控制电路及其开路电压控制方法 | |
US7755580B2 (en) | Automated adaptation of the supply voltage of a light-emitting display according to the desired luminance | |
Drego et al. | A test-structure to efficiently study threshold-voltage variation in large MOSFET arrays | |
KR19980081627A (ko) | 반도체 장치 | |
CN116755137A (zh) | 一种基于nmos的阶梯式核辐射总剂量指示及补偿电路 | |
US8890556B2 (en) | Real-time on-chip EM performance monitoring | |
US10535990B2 (en) | Power supply device, detection circuit and power supply method thereof | |
Kachi et al. | Full-chip simulation analysis of power MOSFET's during unclamped inductive switching with physics-base device models | |
CN211123027U (zh) | 一种电流检测装置及电子设备 | |
TWI501498B (zh) | 靜電放電保護電路及其靜電保護方法 | |
KR101049037B1 (ko) | 다수의 드레인 전류 변화 값을 측정하는 반도체 소자를 이용한 방사선량 측정을 위한 데이터 생성 방법 및 장치 | |
US5675268A (en) | Overcurrent detection circuit for a power MOSFET and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |