CN116744777A - 一种氧化物双介质层忆阻器及其制备方法 - Google Patents

一种氧化物双介质层忆阻器及其制备方法 Download PDF

Info

Publication number
CN116744777A
CN116744777A CN202310871013.5A CN202310871013A CN116744777A CN 116744777 A CN116744777 A CN 116744777A CN 202310871013 A CN202310871013 A CN 202310871013A CN 116744777 A CN116744777 A CN 116744777A
Authority
CN
China
Prior art keywords
oxide
memristor
electrode
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310871013.5A
Other languages
English (en)
Inventor
孙林锋
游钧淇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202310871013.5A priority Critical patent/CN116744777A/zh
Publication of CN116744777A publication Critical patent/CN116744777A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of the switching material, e.g. layer deposition
    • H10N70/026Formation of the switching material, e.g. layer deposition by physical vapor deposition, e.g. sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Abstract

本发明涉及一种氧化物双介质层忆阻器及其制备方法,属于微电子器件技术领域。所述忆阻器包括自上而下依次设置的活性电极、第一氧化物层、第二氧化物层、惰性电极和衬底;所述第一氧化物层为Al2O3薄膜,厚度为3nm‑5nm;所述第二氧化物层为Ta2O5薄膜,厚度为10nm‑30nm;所述活性电极为Ag电极。所述忆阻器具有独特的电流电压特性,且可以在无限流情况下实现三值存储的脉冲开关特性。所述忆阻器除了存在高电阻状态和低电阻状态,还存在一个介于两者之间的次电导状态。当器件处于次电导状态时,Al2O3薄膜中由银离子迁移形成的导电细丝与Ta2O5薄膜中由氧空位形成的导电细丝连通,从而为器件提供有效的电导。

Description

一种氧化物双介质层忆阻器及其制备方法
技术领域
本发明涉及一种氧化物双介质层忆阻器及其制备方法,属于微电子器件技术领域。
背景技术
随着物联网、大数据和人工智能等信息技术的不断发展,计算机处理数据速度的需求也呈指数级增长。然而,计算机的信息处理能力的提高面临几个方面阻碍。首先,核心计算机器件的尺寸微缩遇到了基本物理规律的限制;其次,存储与计算分离的传统计算机结构遇到冯诺依曼瓶颈;而存储墙的出现使得冯诺依曼瓶颈进一步加剧。因此,开发新型电子元件,打破冯诺依曼瓶颈受到许多科研工作者的关注。
忆阻器可以在单一器件上实现存储和计算功能,成为打破冯诺依曼瓶颈的核心突破点之一。同时,由忆阻器所构成的交叉阵列提供了全新的计算模式,这种基于电阻的存储器可以通过“矩阵计算”来处理信息。与传统的计算机所基于的加法运算相比,极大的加快了运算的速度、降低了运算的难度,并且实现了更为复杂的数值计算,为更多的应用领域提供了可能。另一方面,忆阻器由于其类似于神经元和突触信号传输的非线性电学特性,而被广泛应用于具有大脑神经功能的智能器件研究和开发的领域。忆阻器体现出来的诸多特性,再加上其普遍具有的低运行能耗、高运行速度、尺寸小以及与金属氧化物半导体(CMOS)技术兼容性等优势,使其成为下一代存储和计算机核心器件的候选者,并迅速成为很多科研工作者所关注的对象。
许多基于氧化物材料的忆阻器通常采用金属-单层绝缘电介质-金属的三明治结构,如Pt/Al2O3/Cu结构的忆阻器和Ta/TaOx/Pt结构的忆阻器。这些忆阻器的工作机理都归结于氧化还原反应和离子迁移,在施加电场的作用下形成或熔断导电细丝,完成高低阻值的切换。
虽然单介质层结构的忆阻器具有低功耗、低工作电压和易形成/熔断等优势,但是随着研究的深入发现:(1)由于金属阳离子的不可逆迁移,介质层中金属原子会不断积累,导致绝缘性质变差、高阻态不稳定、开关电压波动和器件耐久性差等问题。(2)大多数实现忆阻器的介电层都是非晶的,非晶材料的无序结构使得导电细丝的生长和破裂具有很强的随机性,器件性能不稳定。(3)这种结构的忆阻器仅能实现器件在高阻值和低阻值之间的切换,缺少在无限流情况下实现多值存储的器件。
发明内容
有鉴于此,本发明的目的在于提供一种氧化物双介质层忆阻器及其制备方法,以解决忆阻器中高阻态不稳定、开关电压波动的问题以及在无限流情况下实现多值存储的脉冲开关特性。
为实现上述目的,本发明提供下述技术方案。
一种氧化物双介质层忆阻器,所述忆阻器包括自上而下依次设置的活性电极、第一氧化物层、第二氧化物层和惰性电极;
所述第一氧化物层为Al2O3薄膜,厚度为3nm-5nm;用于控制导电细丝的生长方向和形状,使得每一次的导电细丝生长都集中在一定区域;
所述第二氧化物层为Ta2O5薄膜,厚度为10nm-30nm;用于金属原子的储存,使得导电细丝生长不会受到金属阳离子不可逆迁移的影响;
所述活性电极为Ag电极。
优选的,所述活性电极的厚度为20nm-30nm。
优选的,所述第二氧化物层的厚度为15nm-20nm。
优选的,所述惰性电极为Pt电极或Au电极。
优选的,所述惰性电极的厚度为20nm-30nm。
优选的,所述氧化物双介质层忆阻器还包括位于惰性电极下方的衬底。
优选的,所述衬底为Si/SiO2衬底。
本发明所述的一种氧化物双介质层忆阻器的制备方法,所述方法步骤包括:
(1)在衬底上沉积惰性电极;
(2)在惰性电极上沉积第二氧化物层Ta2O5薄膜;
(3)在Ta2O5薄膜上面沉积第一氧化物层Al2O3薄膜;
(4)将活性电极沉积到Al2O3薄膜上,得到一种氧化物双介质层忆阻器。
优选的,沉积时采用磁控溅射法。
有益效果
(1)本发明提供了一种氧化物双介质层忆阻器,所述忆阻器具有独特的电流电压特性,且可以在无限流情况下实现多值存储的脉冲开关特性。所述忆阻器除了存在高电阻状态和低电阻状态,还存在一个介于两者之间的次电导状态。当器件处于次电导状态时,Al2O3薄膜中由银离子迁移形成的导电细丝与Ta2O5薄膜中由氧空位形成的导电细丝连通,从而为器件提供有效的电导。
(2)本发明提供了一种氧化物双介质层忆阻器,特定厚度的Ta2O5薄膜由于缺陷较多,具有较高的氧化还原率和离子迁移率,使得氧化铝中多余的金属阳离子可以迁移到氧化钽薄层中进行存储,降低导电细丝生长所受到金属阳离子不可逆迁移的影响。
(3)本发明提供了一种氧化物双介质层忆阻器,特定厚度的Al2O3薄膜由于其结构致密、内部缺陷少等特点,有利于限制导电细丝形成的位置。较少的缺陷阻碍了金属阳离子的迁移,导致在第一次导电细丝形成以后,物质结构不可避免地发生一定程度上的形变,起到了诱导后续导电细丝生长的作用,因此使得器件开启电压较为稳定。并且,致密的结构有效限制了导电细丝的尺寸,使其具有较稳定的低组态阻值和较低的工作电流并减小了能耗。
附图说明
图1为本发明所述氧化物双介质层忆阻器的结构示意图。
图2为实施例1-3和对比例1中的氧化物双介质层忆阻器测得的I-V曲线。
图3为实施例1中的氧化物双介质层忆阻器在脉冲条件下,实现了100次的脉冲开关曲线。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范围。
如图1所示,本发明所述的一种氧化物双介质层忆阻器,由上至下依次包括Ag电极、Al2O3薄膜、Ta2O5薄膜和Pt电极。考虑到,Al2O3薄膜主要影响导电细丝的形成与熔断,为了降低Al2O3薄膜中的金属原子沉积并且减小器件的开启电压,Al2O3薄膜的厚度相对较小,而作为金属原子存储层的Ta2O5薄膜相对较厚。
实施例1
一种氧化物双介质层忆阻器,其采用如下的方法制备得到:
采用具有条形阵列结构的金属掩膜版,通过直流磁控溅射法在Si/SiO2衬底上沉积30nm厚的Pt电极,其中,条形阵列的交叉点的大小为20×20µm2
采用圆形孔状的金属掩模板,通过射频磁控溅射在Pt电极上沉积10nm厚度的Ta2O5薄膜;
在相同的条件下,在所述Ta2O5薄膜上面沉积了一个5nm厚的Al2O3薄膜;
采用与Pt电极沉积相同的金属掩模板旋转90°,将厚度为30nm的Ag电极沉积到Al2O3薄膜上,得到所述氧化物双介质层忆阻器。
实施例2
一种氧化物双介质层忆阻器,其采用如下的方法制备得到:
采用具有条形阵列结构的金属掩膜版,通过直流磁控溅射法在Si/SiO2衬底上沉积30nm厚的Pt电极,其中,条形阵列的交叉点的大小为20×20µm2
采用圆形孔状的金属掩模板,通过射频磁控溅射在Pt电极上沉积15nm厚度的Ta2O5薄膜;
在相同的条件下,在所述Ta2O5薄膜上面沉积了一个5nm厚的Al2O3薄膜;
采用与Pt电极沉积相同的金属掩模板旋转90°,将厚度为30nm的Ag电极沉积到Al2O3薄膜上,得到所述氧化物双介质层忆阻器。
实施例3
一种氧化物双介质层忆阻器,其采用如下的方法制备得到:
采用具有条形阵列结构的金属掩膜版,通过直流磁控溅射法在Si/SiO2衬底上沉积30nm厚的Pt电极,其中,条形阵列的交叉点的大小为20×20µm2
采用圆形孔状的金属掩模板,通过射频磁控溅射在Pt电极上沉积20nm厚度的Ta2O5薄膜;
在相同的条件下,在所述Ta2O5薄膜上面沉积了一个5nm厚的Al2O3薄膜;
采用与Pt电极沉积相同的金属掩模板旋转90°,将厚度为30nm的Ag电极沉积到Al2O3薄膜上,得到所述氧化物双介质层忆阻器。
对比例1
对比例采用如下的方法制备得到:
采用具有条形阵列结构的金属掩膜版,通过直流磁控溅射法在Si/SiO2衬底上沉积30nm厚的Pt电极,其中,条形阵列的交叉点的大小为20×20µm2
采用圆形孔状的金属掩模板,通过射频磁控溅射在Pt电极上沉积5nm厚度的Ta2O5薄膜;
在相同的条件下,在所述Ta2O5薄膜上面沉积了一个5nm厚的Al2O3薄膜;
采用与Pt电极沉积相同的金属掩模板旋转90°,将厚度为30nm的Ag电极沉积到Al2O3薄膜上,得到一种氧化物双介质层忆阻器。
实施例1-3和对比例1所述氧化物双介质层忆阻器的性能测试:
使用4200A-SCS的直流电压测试模块对器件进行直流I-V测试。测试之前,通过移动探针台,调节旋钮,将两个探针分别放在被测器件的两个电极上。正向电压扫描范围为0至1V,测量的每个点电压变化量为0.001V。负向电压扫描范围为0至-4V,测量的每个点电压变化量为0.005V。测试时,电压先从0V增大到1V,将器件导通后回到0V,再负向减小到-4V,将器件从低阻态切换到高阻态后回到0V,如此完成一次循环。图2为所述忆阻器在循环100次循环的I-V曲线。由图2可知,本发明实施例1-3制得的氧化物双介质层忆阻器,在器件没有导通之前,电流并没有随电压上升,体现出介电层具有良好的绝缘特性。器件开启电压的范围都集中在0.3V附近,工作电流为10-5,表明器件能耗较小。这与利用氧化铝结构性质限制导电细丝生长以稳定工作电压和降低工作电流的预测相一致。直流I-V曲线展示出器件在完全开启前存在一个较为稳定的次电导状态,电流值稳定在10-7A左右,表明该器件可以在没有限流的情况下实现多值阻态。而对比例1制得的器件中,器件开启电压同样为0.3V,但并不存在次电导状态。这是由于本发明所述忆阻器器件对氧化物层厚度有特殊要求,Ta2O5薄膜厚度越大,形成导电细丝需要更大的电压。因此,随着Ta2O5薄膜厚度的增加,器件直流I-V曲线中次电导状态稳定的电压范围扩大。
使用4200A-SCS的脉冲测试模块对实施例1所述忆阻器器件进行测试。首先,需要将4200A-SCS源表的两个端口PMU1-1和PMU1-2分别与两个外置设备4225-RPM的PMU控制端口连接。然后,将4200A-SCS的SMU1中Force与Sense端口分别接到与PMU1-1连接的RPM上。同理,连接好另一个RPM。设置好仪器后,利用1V/1ms和-4V/1ms的脉冲,实现了100次的高低阻态的脉冲开关;利用0.45V/1ms和-4/1ms的脉冲,实现100次的高阻态与次电导状态的脉冲开关。每次施加脉冲后都使用0.01V的电压进行读取,整理后得到如图3所示的脉冲开关特性。由图3可知,高阻态的读取电流稳定在10-11A附近,次电导状态的读取电流分布在10-8A至10-7A,低阻态电流则分布在10-5A附近,展现出稳定的开关性能,具有实现多值存储的应用潜力。当施加1V/1ms的脉冲或0.45V/1ms的脉冲后,施加0.01V的稳定电压进行读取,电导状态的持续时间超过104s,具有良好的非易失性存储特性。实施例2-3所述忆阻器器件具有与实施例1类似的测试结果。
综上所述,发明包括但不限于以上实施例,凡是在本发明的精神和原则之下进行的任何等同替换或局部改进,都将视为在本发明的保护范围之内。

Claims (10)

1.一种氧化物双介质层忆阻器,所述忆阻器包括自上而下依次设置的活性电极、第一氧化物层、第二氧化物层和惰性电极;
所述第一氧化物层为Al2O3薄膜,厚度为3nm-5nm;
所述第二氧化物层为Ta2O5薄膜,厚度为10nm-30nm;
所述活性电极为Ag电极。
2.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述活性电极的厚度为20nm-30nm。
3.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述第二氧化物层的厚度为15nm-20nm。
4.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述惰性电极为Pt电极或Au电极。
5.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述惰性电极的厚度为20nm-30nm。
6.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述氧化物双介质层忆阻器还包括位于惰性电极下方的衬底。
7.如权利要求6所述的一种氧化物双介质层忆阻器,其特征在于:所述衬底为Si/SiO2衬底。
8.如权利要求1所述的一种氧化物双介质层忆阻器,其特征在于:所述活性电极的厚度为20nm-30nm;
所述第二氧化物层的厚度为15nm-20nm;
所述惰性电极为Pt电极或Au电极;
所述惰性电极的厚度为20nm-30nm;
所述氧化物双介质层忆阻器还包括位于惰性电极下方的衬底;
所述衬底为Si/SiO2衬底。
9.一种如权利要求1~8任意一项所述的氧化物双介质层忆阻器的制备方法,其特征在于:所述方法步骤包括:
(1)在衬底上沉积惰性电极;
(2)在惰性电极上沉积第二氧化物层Ta2O5薄膜;
(3)在Ta2O5薄膜上面沉积第一氧化物层Al2O3薄膜;
(4)将活性电极沉积到Al2O3薄膜上,得到一种氧化物双介质层忆阻器。
10.一种如权利要求9所述的一种氧化物双介质层忆阻器的制备方法,其特征在于:沉积时采用磁控溅射法。
CN202310871013.5A 2023-07-17 2023-07-17 一种氧化物双介质层忆阻器及其制备方法 Pending CN116744777A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310871013.5A CN116744777A (zh) 2023-07-17 2023-07-17 一种氧化物双介质层忆阻器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310871013.5A CN116744777A (zh) 2023-07-17 2023-07-17 一种氧化物双介质层忆阻器及其制备方法

Publications (1)

Publication Number Publication Date
CN116744777A true CN116744777A (zh) 2023-09-12

Family

ID=87911611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310871013.5A Pending CN116744777A (zh) 2023-07-17 2023-07-17 一种氧化物双介质层忆阻器及其制备方法

Country Status (1)

Country Link
CN (1) CN116744777A (zh)

Similar Documents

Publication Publication Date Title
US4839700A (en) Solid-state non-volatile electronically programmable reversible variable resistance device
Li et al. Ultrafast synaptic events in a chalcogenide memristor
TWI246711B (en) Oxygen content system and method for controlling memory resistance properties
US5315131A (en) Electrically reprogrammable nonvolatile memory device
Qu et al. Recent progress in tungsten oxides based memristors and their neuromorphological applications
US9331274B2 (en) Memristive element and electronic memory based on such elements
WO2021128994A1 (zh) 一种超晶格忆阻器功能层材料、忆阻器单元及其制备方法
US8907314B2 (en) MoOx-based resistance switching materials
CN103050622B (zh) 一种基于AgInSbTe硫系化合物的忆阻器及其制备方法
JP4119950B2 (ja) コンダクタンスの制御が可能な電子素子
CN110676375A (zh) 一种双阻变层忆阻器及制备方法
US10879460B2 (en) Method of forming a metallic conductive filament and a random access memory device for carrying out the method
CN116744777A (zh) 一种氧化物双介质层忆阻器及其制备方法
CN112331766B (zh) 基于碲化钼的忆阻器及其制备方法、非易失性存储器
CN111223986B (zh) 一种基于氧化铪转变层的银插层选通器件及其制造方法
Xie et al. Graphene oxide-based random access memory: from mechanism, optimization to application
KR20230029869A (ko) 탄소-기반 투사 컴포넌트를 갖는 투사 메모리 디바이스
CN112018236A (zh) 一种基于pzt的忆阻器件、其制备方法及其应用
CN101599531B (zh) 一种电阻型随机存储器的存储单元及其制备方法
Shima et al. Electrode material dependence of resistive switching behavior in Ta 2 O 5 resistive analog neuromorphic device
Ding et al. Resistive switching behaviors of oxygen-rich TaOx films prepared by reactive magnetron sputtering
CN112909168B (zh) 一种基于锂掺杂氧化铌的多功能存储器件及其制备方法
CN112420922B (zh) 一种基于钛银合金的低功耗cbram器件及其制备方法和应用
CN111640859B (zh) 电致电阻转变功能单元、加密存储器及其数据读出方法
KR102564866B1 (ko) 산화물 이중 층 기반 igzo 멤트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination