CN116744762A - 基于牺牲层的悬空阵列器件制备方法及应用 - Google Patents

基于牺牲层的悬空阵列器件制备方法及应用 Download PDF

Info

Publication number
CN116744762A
CN116744762A CN202310711781.4A CN202310711781A CN116744762A CN 116744762 A CN116744762 A CN 116744762A CN 202310711781 A CN202310711781 A CN 202310711781A CN 116744762 A CN116744762 A CN 116744762A
Authority
CN
China
Prior art keywords
dimensional material
array
sacrificial layer
suspended
sample
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310711781.4A
Other languages
English (en)
Inventor
罗芳
肖暘
张宇辰
朱梦剑
郭楚才
朱志宏
秦石乔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CN202310711781.4A priority Critical patent/CN116744762A/zh
Publication of CN116744762A publication Critical patent/CN116744762A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Micromachines (AREA)

Abstract

本发明公开了基于牺牲层的悬空阵列器件制备方法及应用,该方法包括刻蚀沟道、牺牲层填充沟道、抛光样品表面、转移二维材料、刻蚀二维材料、蒸镀源漏电极、去除牺牲层。本发明应用于微纳系统领域,通过蒸镀无机化合物作为悬空二维材料器件制备过程的暂时性支撑物,克服二维材料在转移过程中塌陷、破裂等情况,且采用高温气体反应去除牺牲层,避免常用的湿法刻蚀带来的侧蚀、污染等问题,也避免了二维材料与溶液接触带来的表面张力,为制备悬浮稳定、表面洁净、成品率高的大规模悬空二维材料器件提供了可行的方案,该方法制备的大规模悬空二维材料阵列器件可用于大面积二维材料发光器件、纳机电谐振器、谐振式传感器等微纳系统。

Description

基于牺牲层的悬空阵列器件制备方法及应用
技术领域
本发明涉及微纳系统技术领域,具体是一种基于无机化合物牺牲层填充工艺的大规模悬空二维材料阵列器件制备方法及其应用。
背景技术
悬空结构的二维材料具有优异的物理和化学特性。以最早被发现的石墨烯为例,悬空结构能够有效避免由于衬底导致的载流子散射、声子泄露等现象,使石墨烯优异的力学、电学、热学等特性得以显现。研究结果表明,悬空石墨烯具有相当高的载流子迁移率(2×105cm2/(V·s))、弹性刚度(340N/m)和导热系数(5×103W/mK)等优异特性。此外,随着对二维材料领域的不断探索,越来越多不同种类二维材料被发现与制备。通常可以将二维材料分为四类:类石墨烯类、过渡金属硫族化合物、非过渡金属硫族化合物以及层状氧化物。二维材料具有表面积比超高、超灵敏的共性,悬空二维纳米材料器件对多种物理参量都十分敏感。除了二维材料的共同特征外,不同的二维材料也显现出其独特的特性。因此,悬空的二维纳米材料与器件具有十分广阔的应用前景,例如可应用于微纳机电系统中的机电谐振器、高精度传感器;生物领域的高性能生物膜、DNA序列检测等;在光学领域可以实现不同波段的光发射、高响应光电探测器等。
随着悬空二维器件走向应用,其大规模化阵列的制备与生产十分关键。然而,大面积制备悬空二维材料阵列器件仍是一个难题。单个悬空器件的制备工艺通常分为自顶向下和由下而上的制备方法。在自顶向下的工艺中,先通过光刻、刻蚀、蒸镀金属等过程完成预置衬底的制备,最后将二维材料通过剥离、转移或直接生长的方法覆盖在预制衬底上实现悬浮。然而,将大面积二维材料转移至预置基底上容易导致二维材料的破裂、塌陷以及滑移,成品率较低,因此难以实现阵列悬空器件的制备。由下而上的悬空石墨烯制备方案则是首先将二维材料置于基底上,然后沉积电极并将二维材料图案化,最后采用刻蚀等方法去除二维材料下方部分基底材料,实现二维材料的部分悬空。目前制备规模化的二维材料悬空器件通常采用由下而上方法,然而普遍被使用的基于SiO2基底湿法刻蚀方法容易导致侧蚀,并且不可避免的对二维材料产生污染、破损、卷曲、褶皱等问题,严重影响二维材料与器件的性能。因此,在大规模悬空二维材料阵列器件的制备过程中,如何兼顾制备效率与器件质量,对制备流程与工艺进行优化,实现悬浮稳定、表面洁净、成品率高的大规模悬空二维材料阵列器件制备,是推进悬空二维材料走向应用的关键技术难题。
发明内容
针对上述现有技术中的不足,本发明提供一种基于牺牲层填充工艺的大规模悬空二维材料阵列器件制备方法及其应用,牺牲层采用蒸镀无机化合物的方法制备,通过牺牲层填平沟道的工艺,克服传统湿法刻蚀带来的侧蚀、污染、破损、卷曲、褶皱、成品率低等问题,实现表面洁净、成品率高、工艺兼容良好的悬空二维材料阵列规模化生产。
为实现上述目的,本发明提供一种大规模悬空二维材料阵列器件制备方法,包括如下步骤:
步骤1,在样品上表面刻蚀形成沟道阵列,并在样品上表面蒸镀一层无机化合物作为牺牲层,使牺牲层填充满所有沟道阵列;
步骤2,对样品上表面进行抛光,移除样品上表面沟道阵列以外的牺牲层,并使沟道阵列内牺牲层表面与沟槽阵列外表面平齐;
步骤3,将大面积二维材料转移至样品上表面,并覆盖所有沟道阵列;
步骤4,在大面积二维材料旋涂光刻胶,曝光显影横跨沟道的二维材料条带阵列图形后,刻蚀二维材料条带阵列图形以外的二维材料,形成横跨沟道的二维材料条带;
步骤5,在样品上表面旋涂光刻胶,曝光显影源漏电极阵列图形后,在样品上表面蒸镀金属材料,并通过剥离工艺形成源漏电极阵列;
步骤6,采用高温气体反应去除沟道阵列内的牺牲层,即形成悬空二维材料阵列器件。
在其中一个实施例,步骤1中,在在样品上表面刻蚀形成沟道阵列的过程为:
在样品上表面旋涂光刻胶,并曝光显影沟道阵列图形;
采用电感耦合等离子体刻蚀样品上表面,形成沟道阵列。
在其中一个实施例,所述沟道阵列的刻蚀深度为0.1μm~1μm,所述沟道阵列中沟道的宽度为1μm~10μm。
在其中一个实施例,步骤2中,对样品上表面进行抛光的抛光深度大于或等于样品上表面牺牲层的厚度,且抛光后样品上表面的粗糙度不超过2nm。
在其中一个实施例,步骤4中,所述二维材料条带的分别置于沟道两侧,且所述二维材料条带的宽度不超过沟道的长度。
在其中一个实施例,步骤5中,所述源漏电极阵列中的每一组源漏电极分别与所述二维材料条带的两端接触,且所述源漏电极阵列中的每一组源漏电极的厚度为50nm~100nm。
为实现上述目的,本发明还提供一种上述的大规模悬空二维材料阵列器件制备方法的应用,采用上述的大规模悬空二维材料阵列器件制备方法制备大规模悬空二维材料阵列器件;
所述大规模悬空二维材料阵列器件从下至上依次为底栅、绝缘层以及呈阵列分布的二维材料和源漏电极,其中,所述绝缘层上具有呈阵列分布的沟道。
在其中一个实施例,所述二维材料为至少一层的石墨烯、氮化硼、二维过渡金属硫族化合物或层状氧化物。
在其中一个实施例,所述绝缘层为SiO2
与现有技术相比,本发明具有如下有益技术效果:
1、本发明选取无机化合物牺牲层作为悬空二维材料器件制备过程的暂时性支撑物,克服了二维材料在转移过程中塌陷、破裂等情况,且牺牲层采用高温气体反应的方法易于去除,避免了常用的湿法刻蚀带来的侧蚀、污染等问题,为制备悬浮稳定、表面洁净、成品率高的大规模悬空二维材料器件提供了一种可行的方案;
2、本发明所提供的大规模悬空二维材料阵列器件可用于大面积二维材料发光器件、纳机电谐振器、谐振式传感器等微纳系统。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图示出的结构获得其他的附图。
图1为本发明实施例中大规模悬空二维材料阵列器件制备方法的流程图;
图2为本发明实施例中大规模悬空二维材料阵列器件制备过程中的结构示意图;
图3为本发明实施例中悬空二维材料单个器件结构的俯视图;
图4为本发明实施例中大规模悬空二维材料阵列器件结构的俯视图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明,本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等,如果该特定姿态发生改变时,则该方向性指示也相应地随之改变。
另外,本发明各个实施例之间的技术方案可以相互结合,但是必须是以本领域普通技术人员能够实现为基础,当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在,也不在本发明要求的保护范围之内。
如图1、图2所示为本实施例公开的一种大规模悬空二维材料阵列器件制备方法,其主要包括如下步骤1至步骤6。
步骤1,在样品上表面刻蚀形成沟道阵列,并在样品上表面覆盖一层牺牲层5,使牺牲层5填充满所有沟道阵列,其具体实施过程为:
首先,选用具有底栅1与绝缘层2的SiO2/Si样品,在SiO2/Si样品绝缘层2的上表面旋涂光刻胶3;
然后,采用紫外掩膜曝光的方式在SiO2/Si样品绝缘层2上表面的光刻胶3上曝光显影沟道阵列图形后,采用电感耦合等离子体在SiO2/Si样品绝缘层2的上表面刻蚀形成沟道阵列,沟道阵列的刻蚀深度为0.1μm~1μm,沟道阵列中沟道4的宽度为1μm~10μm;
最后,在具有沟道阵列的绝缘层2上表面覆盖一层牺牲层5,并使牺牲层5填充满所有沟道阵列。
步骤2,对样品上表面进行抛光,移除样品上表面沟道阵列以外的牺牲层5,并使沟道阵列内牺牲层5表面与沟槽阵列外表面平齐,其具体实施过程为:
采用化学机械抛光将绝缘层2上表面沟道4区域外的牺牲层5抛除,并使沟道4内牺牲层5表面与沟槽外表面平齐,其中,抛光深度大于或等于绝缘层2上表面牺牲层5的厚度,抛光后绝缘层2上表面应光滑,通常抛光后绝缘层2上表面的粗糙度不超过2nm。
步骤3,将大面积二维材料6转移至样品上表面,并覆盖所有沟道阵列,具体地:采用保护材料转移大面积二维材料6等方法将大面积二维材料6转移至样品上表面,并覆盖所有沟道阵列,其具体实施过程为:
利用表面能梯度分布的转移媒介,如聚二甲基硅氧烷(PDMS)/PMMA/冰片,将铜基底上的大面积化学气相沉积石墨烯转移至样品上。PDMS作为支撑层可以实现石墨烯向目标衬底的干法贴合,减少界面水氧掺杂;容易挥发的冰片作为小分子缓冲层能有效避免上层PMMA高分子膜对石墨烯的直接接触和残留物污染,得到洁净的石墨烯表面;高分子PMMA层的刚性使得石墨烯转移后依旧保持超平整的特性。
步骤4,在大面积二维材料6旋涂光刻胶3,采用紫外掩膜曝光的方式曝光显影横跨沟道4的二维材料条带阵列图形后,刻蚀二维材料条带阵列图形以外的二维材料6,形成横跨沟道4的二维材料条带,其中,二维材料条带的分别置于沟道4两侧,且二维材料条带的宽度不超过沟道4的长度。
步骤5,在样品绝缘层2以及二维材料条带的上表面旋涂光刻胶3,采用紫外掩膜曝光的方式曝光显影源漏电极阵列图形后,通过金属蒸镀技术在样品上表面蒸镀厚度为50nm~100nm金属材料,并通过剥离工艺形成源漏电极阵列,使源漏电极阵列中的每一组源漏电极7分别与二维材料条带的两端接触。
步骤6,采用高温分解或气体反应去除沟道阵列内的牺牲层5,即形成悬空二维材料阵列器件。
本实施例中,牺牲层5可以为无机化合物、有机胶等材料,但不可为具有导电性的材料。在步骤6采用高温分解或气体反应去除沟道阵列内的牺牲层5时,要求去除牺牲层5的过程不对二维材料、金属电极以及衬底产生损伤。
经过上述方法制备的大规模悬空二维材料阵列器件俯视图如图3所示,阵列器件俯视图如图4所示。本实施例中,大规模悬空二维材料阵列器件从下至上依次为底栅1、绝缘层2以及呈阵列分布的二维材料6和源漏电极7,其中,绝缘层2上具有呈阵列分布的沟道4。其中,底栅1为高掺杂硅基底,绝缘层2为SiO2,二维材料为石墨烯、氮化硼、二维过渡金属硫族化合物或层状氧化物,且二维材料可以为单层、少层或多层。
下面结合具体的示例对本实施例中的大规模悬空二维材料阵列器件制备方法作出进一步的说明。
一种基于牺牲层填充工艺的大规模悬空二维材料阵列器件制备方法,包括以下步骤:
步骤1,在具有300nm绝缘层的高掺杂硅片表面旋涂光刻胶AZ5214,采用紫外光刻曝光显影沟道阵列图形与对准标记后,采用电感耦合等离子体刻蚀氧化硅层,并用丙酮去除剩余光刻胶,形成沟道阵列和对准标记,沟道宽度约为2μm~5μm,沟道深度为0.1μm~1μm;在刻蚀沟道阵列后的样品表面采用电子束蒸镀一层厚度约为300nm的二氧化钒作为牺牲层;
步骤2,采用化学机械抛光样品表面约300nm深度,使沟道内二氧化钒表面与沟槽外氧化硅表面平齐;
步骤3,将大面积化学气相沉积生成的单层石墨烯通过湿法转移至步骤2形成的样品表面,并覆盖所有沟道阵列;
步骤4,在步骤3形成的样品表面旋涂光刻胶AZ5241,采用紫外光刻曝光石墨烯显影条带阵列图形,石墨烯条带宽度约2μm-5μm;再通过氧等离子体刻蚀石墨烯显影条带外其他区域的石墨烯,并用丙酮去除剩余光刻胶,形成横跨沟道的石墨烯条带阵列;
步骤5,在步骤4形成的样品表面旋涂光刻胶AZ5214,采用紫外光刻曝光显影源漏电极阵列图形,使源漏电极分别压在石墨烯条带两端;再采用电子束蒸镀在样品表面依次蒸镀5nm铬和50nm金,并通过剥离工艺用丙酮去除剩余的光刻胶与金属,形成源漏电极阵列;
步骤6,将氯化铵物料与样品分别置于真空管式炉上下游,向炉内通50~100sccm流速氩气作为载流气体并提供保护,上游氯化铵在300~350℃温度下完成分解释放出氯化氢气体,该气体在下游350~400℃条件下与样品表面氧化钒层发生反应,生成气态产物,完成对沟道内氧化钒的去除,实现沟道上悬空石墨烯的释放,形成悬空二维材料阵列器件。
以上所述仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是在本发明的发明构思下,利用本发明说明书及附图内容所作的等效结构变换,或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (9)

1.一种基于牺牲层的悬空阵列器件制备方法,其特征在于,包括如下步骤:
步骤1,在样品上表面刻蚀形成沟道阵列,并在样品上表面蒸镀一层无机化合物作为牺牲层,使牺牲层填充满所有沟道阵列;
步骤2,对样品上表面进行抛光,移除样品上表面沟道阵列以外的牺牲层,并使沟道阵列内牺牲层表面与沟槽阵列外表面平齐;
步骤3,将大面积二维材料转移至样品上表面,并覆盖所有沟道阵列;
步骤4,在大面积二维材料旋涂光刻胶,曝光显影横跨沟道的二维材料条带阵列图形后,刻蚀二维材料条带阵列图形以外的二维材料,形成横跨沟道的二维材料条带;
步骤5,在样品上表面旋涂光刻胶,曝光显影源漏电极阵列图形后,在样品上表面蒸镀金属材料,并通过剥离工艺形成源漏电极阵列;
步骤6,采用高温气体反应去除沟道阵列内的牺牲层,即形成悬空二维材料阵列器件。
2.根据权利要求1所述的基于牺牲层的悬空阵列器件制备方法,其特征在于,步骤1中,在在样品上表面刻蚀形成沟道阵列的过程为:
在样品上表面旋涂光刻胶,并曝光显影沟道阵列图形;
采用电感耦合等离子体刻蚀样品上表面,形成沟道阵列。
3.根据权利要求2所述的基于牺牲层的悬空阵列器件制备方法,其特征在于,所述沟道阵列的刻蚀深度为0.1μm~1μm,所述沟道阵列中沟道的宽度为1μm~10μm。
4.根据权利要求1或2或3所述的基于牺牲层的悬空阵列器件制备方法,其特征在于,步骤2中,对样品上表面进行抛光的抛光深度大于或等于样品上表面牺牲层的厚度,且抛光后样品上表面的粗糙度不超过2nm。
5.根据权利要求1或2或3所述的基于牺牲层的悬空阵列器件制备方法,其特征在于,步骤4中,所述二维材料条带的分别置于沟道两侧,且所述二维材料条带的宽度不超过沟道的长度。
6.根据权利要求1或2或3所述的基于牺牲层的悬空阵列器件制备方法,其特征在于,步骤5中,所述源漏电极阵列中的每一组源漏电极分别与所述二维材料条带的两端接触,且所述源漏电极阵列中的每一组源漏电极的厚度为50nm~100nm。
7.一种权利要求1至6任一项所述的基于牺牲层的悬空阵列器件制备方法的应用,其特征在于,采用权利要求1至6任一项所述的大规模悬空二维材料阵列器件制备方法制备大规模悬空二维材料阵列器件;
所述大规模悬空二维材料阵列器件从下至上依次为底栅、绝缘层以及呈阵列分布的二维材料和源漏电极,其中,所述绝缘层上具有呈阵列分布的沟道。
8.根据权利要求7所述的基于牺牲层的悬空阵列器件制备方法的应用,其特征在于,所述二维材料为至少一层的石墨烯、氮化硼、二维过渡金属硫族化合物或层状氧化物。
9.根据权利要求7或8所述的基于牺牲层的悬空阵列器件制备方法的应用,其特征在于,所述绝缘层为SiO2
CN202310711781.4A 2023-06-15 2023-06-15 基于牺牲层的悬空阵列器件制备方法及应用 Pending CN116744762A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310711781.4A CN116744762A (zh) 2023-06-15 2023-06-15 基于牺牲层的悬空阵列器件制备方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310711781.4A CN116744762A (zh) 2023-06-15 2023-06-15 基于牺牲层的悬空阵列器件制备方法及应用

Publications (1)

Publication Number Publication Date
CN116744762A true CN116744762A (zh) 2023-09-12

Family

ID=87905756

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310711781.4A Pending CN116744762A (zh) 2023-06-15 2023-06-15 基于牺牲层的悬空阵列器件制备方法及应用

Country Status (1)

Country Link
CN (1) CN116744762A (zh)

Similar Documents

Publication Publication Date Title
US7427526B2 (en) Deposited thin films and their use in separation and sacrificial layer applications
KR101454463B1 (ko) 그래핀의 제조 방법
US20110008969A1 (en) Frequency doubling using spacer mask
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
US20190296160A1 (en) Integrated graphene detectors with waveguides
KR101878737B1 (ko) 트렌치를 이용한 그래핀 전사방법 및 그래핀 전사 대상 기판
CN110663117B (zh) 一种石墨烯场效应晶体管及其制备方法
TW201444763A (zh) 奈米級微結構的製備方法
Song et al. Highly Stretchable High‐Performance Silicon Nanowire Field Effect Transistors Integrated on Elastomer Substrates
US10643842B2 (en) Method for making patterned 2D transition metal dichalcogenides nanomaterials
CN104701146B (zh) 石墨烯纳米电子器件及其制备方法
Lausecker et al. Self-aligned imprint lithography for top-gate amorphous silicon thin-film transistor fabrication
Kim et al. Fabrication of inverse micro/nano pyramid structures using soft UV-NIL and wet chemical methods for residual layer removal and Si-etching
Wu et al. 3D sidewall integration of ultrahigh‐density silicon nanowires for stacked channel electronics
Song et al. High‐resolution van der Waals stencil lithography for 2D transistors
CN106952949B (zh) 石墨烯场效应晶体管及其形成方法
JP2000231871A (ja) 電子放出膜及び電界放出型冷陰極デバイス
US20120207275A1 (en) Structure, method of manufacturing the same, and imaging apparatus
CN105006482A (zh) 一种石墨烯场效应晶体管的制备方法
US7514282B2 (en) Patterned silicon submicron tubes
WO2017152500A1 (zh) 一种半导体层和tft的制备方法、tft、阵列基板
CN116744762A (zh) 基于牺牲层的悬空阵列器件制备方法及应用
KR20190122076A (ko) 2차원 물질의 패턴이 형성된 유연소자 및 그 제조 방법
Tseng et al. Sub-20 nm Si fins with high aspect ratio via pattern transfer using fullerene-based spin-on-carbon hard masks
CN103488058B (zh) 双重曝光制作高均匀度栅极线条的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination