CN116743207B - 基于adrv9009芯片的宽带跳频系统及方法 - Google Patents
基于adrv9009芯片的宽带跳频系统及方法 Download PDFInfo
- Publication number
- CN116743207B CN116743207B CN202311013140.8A CN202311013140A CN116743207B CN 116743207 B CN116743207 B CN 116743207B CN 202311013140 A CN202311013140 A CN 202311013140A CN 116743207 B CN116743207 B CN 116743207B
- Authority
- CN
- China
- Prior art keywords
- chip
- adrv9009
- clock
- signals
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 238000012545 processing Methods 0.000 claims abstract description 29
- 230000001360 synchronised effect Effects 0.000 claims abstract description 28
- 230000010355 oscillation Effects 0.000 claims abstract description 16
- 230000007175 bidirectional communication Effects 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 7
- 230000007246 mechanism Effects 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 230000006854 communication Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/715—Interference-related aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7156—Arrangements for sequence synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/713—Spread spectrum techniques using frequency hopping
- H04B1/7156—Arrangements for sequence synchronisation
- H04B2001/71563—Acquisition
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及基于ADRV9009芯片的宽带跳频系统及方法，其中系统包括至少两个不同本振频率的ADRV9009芯片、时钟设备，以及与时钟设备和各ADRV9009芯片双向通信的数字信号处理芯片，时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。本发明实现了更宽的跳频带宽，以及更快的跳频速率，还实现了更高的性能和灵活性的系统操作，并且无需额外的射频电路，减少了射频部分的硬件复杂度和成本，降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
Description
技术领域
本发明涉及宽带调频的系统及方法，具体是基于ADRV9009芯片的宽带跳频系统及方法。
背景技术
ADRV9009芯片是一款高性能的射频宽带无线电捷变收发器芯片，提供了双通道的发射器和接收器、集成式频率合成器以及数字信号处理功能。该芯片具备多样化的高性能和低功耗组合，以满足3G、4G和5G宏蜂窝时分双工(TDD)基站应用要求。接收路径覆盖70MHz至6GHz的频率范围，发射路径覆盖75MHz至6GHz的频率范围。ADRV9009芯片可以通过软件配置的方式实现不同的工作模式，从而减少产品开发周期和成本。
跳频是一种扩频技术，是用一定码序列进行选择的多频率频移键控。通过扩频码序列去进行频移键控调制，使载波频率不断地跳变，因此称为跳频。跳频可以提高通信的抗干扰能力、抗截获能力和抗多径衰落能力，可以提高频谱利用率和通信容量，可以降低发射功率和电磁辐射。
跳频的应用场景很多，如军事通信、无线局域网、蓝牙通信、卫星通信、移动通信等。不同的应用场景有不同的要求和限制，如跳频带宽、跳频速率、跳频模式、同步方式、功耗等。因此，需要根据具体的应用场景来选择合适的跳频方案和参数。
在ADRV9009芯片上实现宽带跳频的一种可能方法是使用ADRV9009芯片的数字预失真（DPD）功能。DPD功能可以对发射信号进行非线性校正，以提高发射器的线性度和效率。DPD功能可以通过软件配置，支持多种跳频模式，包括固定跳频、随机跳频和自适应跳频。DPD功能可以实现200MHz的跳频带宽，以及大约16.667MHz的跳频速率。DPD功能还可以与ADRV9009芯片的其他功能，如数字前端（DFE）、自动增益控制（AGC）、数字下变频器（NCO）等协同工作，以实现更高的性能和灵活性。
ADRV9009芯片的DPD功能的缺点是需要额外的硬件资源和软件配置，因此可能会增加系统整体的复杂度和功耗，还可能会受到环境温度、电源电压、频率偏移等因素的影响，需要定期进行校准和更新。
发明内容
本发明提供了一种基于ADRV9009芯片的宽带跳频系统及方法，针对ADRV9009芯片实现跳频技术时存在消耗额外硬件资源多、软件配置繁琐、易受环境因素影响等性能瓶颈的问题，以实现更宽的接收带宽，减少射频部分的硬件复杂度和成本，提高跳频的速率和灵活性，降低射频部分的干扰和失真，提高系统的稳定性和可靠性。
本发明基于ADRV9009芯片的宽带跳频系统，包括至少两个不同本振频率的ADRV9009芯片、用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片（如：FPGA、DSP等），所述时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过所述同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。
为了可以实现宽泛频段宽带宽的跳频，由于单个ADRV9009芯片的接收带宽无法覆盖整个跳频范围，因此采用了至少两个不同本振频率的ADRV9009芯片，使得所有ADRV9009芯片的接收带宽可以重叠并覆盖整个跳频范围，最终实现了更宽的跳频带宽，以及更快的跳频速率。当各ADRV9009芯片完成同步后，多个ADRV9009芯片之间可以协同工作，实现了更高的性能和灵活性的系统操作，并且无需额外的射频电路，减少了射频部分的硬件复杂度和成本，降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
优选的，所述时钟设备为基于HMC7044芯片构建的时钟树。HMC7044是一种低相位噪声、低抖动的双环路时钟发生器，能够生成14个超低相位噪声的输出频率。构建时钟树的目的是为了实现频率和相位同步。频率同步是指确保HMC7044芯片的各个组成模块使用相同的基准时钟频率，以避免数据采样和传输时的时钟差异导致的问题。相位同步是指确保HMC7044芯片各个组成模块的时钟信号在时间上保持一致，以确保数据的正确采样和传输。
进一步的，所述时钟树的根节点为与HMC7044芯片连接的晶振。通过晶振能够为HMC7044芯片提供稳定的参考时钟信号。
在此基础上，时钟树的一级子节点为HMC7044芯片中根据所述晶振输入的参考时钟信号进行鉴相和频率锁定的内部压控振荡器（VCO），所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点，分频器和/或倍频器将产生的所述时钟信号和同步信号传递给HMC7044芯片中的分配器，作为时钟树的三级子节点，由所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，使各ADRV9009芯片能够正常工作以及各ADRV9009芯片之间数据同步。
分频器用于将经过内部压控振荡器的参考时钟信号分频为较低频率的时钟信号，以满足HMC7044芯片中各个组成模块对不同时钟频率的需求。HMC7044芯片内部有多个分频器，可以实现不同的分频比例，并且可以通过芯片的配置接口来进行灵活配置。倍频器的作用与分频器相反，倍频器将经过内部压控振荡器的参考时钟信号提高到较高的频率，以满足某些HMC7044芯片的组成模块对高速时钟信号的需求。HMC7044芯片内部也有多个倍频器，在芯片配置时可以灵活设置倍频比例。通过分频器和倍频器对主时钟源的参考时钟信号进行对应的分频和倍频，使其符合系统的需要。分频器和/或倍频器将产生的时钟信号和同步信号传递给HMC7044芯片中的分配器。
分配器用于将分频器和/或倍频器产生的时钟信号和同步信号分配给不同的HMC7044芯片组成模块，以实现对系统时钟的控制和同步。HMC7044芯片内部有多个分配器，可以实现不同的时钟域之间的同步和分配，并且在HMC7044芯片的配置过程中也可以进行灵活的设置和控制。
本发明还提供了一种用于上述系统的基于ADRV9009芯片的宽带跳频方法，包括步骤：
A. 具有至少两个不同本振频率的ADRV9009芯片和用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备将同步信号（SYSREF信号）和时钟信号（CLK信号）输出到各ADRV9009芯片，所述数字信号处理芯片用于与各ADRV9009芯片双向通信，以及配置各ADRV9009芯片和时钟设备；
B. 各ADRV9009芯片之间根据接收的同步信号和时钟信号，通过数字同步机制实现基带数据的同步；
C. 在输出射频信号时，各ADRV9009芯片将所述数字信号处理芯片发送的数字信号，通过数模转换为对应的射频信号，各ADRV9009芯片将各自的射频信号通过合路器合路后输出；
在接收射频信号时，通过功分器接收外界发送的射频信号，功分器将接收的射频信号通过各ADRV9009芯片进行模数转换为数字信号，将所述数字信号发送到所述数字信号处理芯片中进行处理。
在接收射频信号的过程中，功分器负责将接收的射频信号相同的传递给每一个ADRV9009芯片。ADRV9009芯片支持多芯片同步（MCS）功能，因此可以在多个ADRV9009芯片之间实现基带数据的同步。当使用多个ADRV9009芯片进行无线通信时，MCS功能可以确保如模数转换器（ADC）和数模转换器（DAC）等所有转换器的基带数据同步，以实现精确的相位和时间对齐。因此，通过使用ADRV9009芯片的MCS功能，可以在跨多个ADRV9009芯片的情况下同步所有转换器的基带数据。
所述同步信号为SYSREF（System Reference）信号。SYSREF信号是一种用于数据同步的特殊信号。SYSREF信号通常是一个短脉冲信号，它可以传递时间戳信息，用于在系统内部或跨系统的数据同步、校准或对齐。各个芯片接收到SYSREF信号后，可以根据该信号进行相应的触发和操作，以实现精确的时间同步。在多芯片系统中，为了实现基带数据的同步，所有收发器芯片都需要接收并对齐相同的SYSREF信号。通过同时捕获相同的SYSREF信号，每个收发器芯片都能够根据该信号来进行时钟和数据的同步，确保各个收发器芯片之间的相位和时间对齐，从而实现多芯片系统的无缝协作。
进一步的，步骤A中所述时钟设备为基于HMC7044芯片构建的时钟树。通过构建时钟树，可以将高精度的参考时钟信号通过HMC7044芯片的分频和倍频生成供ADRV9009芯片工作和两个ADRV9009芯片数据同步的同步信号（SYSREF信号）和时钟信号（CLK信号）。通过调整延迟和相位，使两个ADRV9009芯片之间的时钟信号保持同步，从而实现频率和相位同步。
具体的一种方式为：构建所述时钟树的步骤包括：
A1.确定根节点：将晶振作为时钟树的根节点，晶振通过产生的参考时钟信号与HMC7044芯片连接；
A2.定义各级子节点：将HMC7044芯片中的内部压控振荡器作为时钟树的一级子节点，HMC7044芯片中根据所述晶振输入的参考时钟信号对所述内部压控振荡器进行鉴相和频率锁定；所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点；内部压控振荡器的输出信号经分频器和/或倍频器后，产生所述时钟信号和同步信号，再传递给HMC7044芯片中的分配器，作为时钟树的三级子节点；
A3.HMC7044芯片输出信号：所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，用于各ADRV9009芯片正常工作和各ADRV9009芯片之间进行数据同步。
进一步的，步骤C中，在输出射频信号时，通过数字信号处理芯片接收上位机的数字信号，然后将所述数字信号发送至使用覆盖频段的ADRV9009芯片，该ADRV9009芯片产生与所述数字信号对应的射频信号，其余ADRV9009芯片接收到值为0的数字信号，产生与0值数字信号对应的射频信号，然后所有ADRV9009芯片将产生的射频信号均发送到合路器；
接收射频信号时，各ADRV9009芯片将接收的功分器发送的射频信号转换为数字信号后，分别发送到所述数字信号处理芯片，在数字信号处理芯片中对该数字信号进行逻辑分析，分析出可用信号。
具体的一种方式，步骤B所述各ADRV9009芯片之间根据接收的同步信号和时钟信号实现同步的步骤包括：
B1.各ADRV9009芯片将接收到的同步信号和时钟信号作为参考信号；
B2.数字同步处理：各ADRV9009芯片之间通过数字同步机制，交换和校正采样时钟和时序信息，实现基带数据的同步；
B3.模拟端锁相环同步：使用模拟端锁相环，根据参考信号和基带数据同步的结果，调节各ADRV9009芯片内部的本振相位和基带时钟，使各ADRV9009芯片的本振相位和时钟保持一致；
B4.完成同步后，各ADRV9009芯片之间进行协同工作。
这样便无需额外的射频电路进行供能，减少了射频部分的硬件复杂度和成本，并且提高了跳频的速率和灵活性，同时也降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
进一步的，步骤B中各ADRV9009芯片实现同步后，利用ADRV9009芯片的射频回环进行回环自检，在ADRV9009芯片的射频发送端发送固定序列的数据，然后在ADRV9009芯片的射频接收端对该数据进行采集和分析，检查数据的完整性和正确性，如果发现数据不匹配，通过对该ADRV9009芯片进行重配置或者调整时钟相位来实现与其他ADRV9009芯片的重同步。
本发明的有益效果包括：
1、跳频速率更快。测试表明，在数字信号处理芯片中实现中频切换，速度快并且响应延迟低，对比在射频芯片上实现跳频而言跳频速率提升了大约4倍。
2、接收带宽扩展。测试表明，通过将两片ADRV9009芯片共同采集并同步的方式，将接收带宽在单片ADRV9009芯片200MHz的基础上有了极大的扩展。
3、灵活度更高。能够通过中频变换和可编程FIR滤波器，实现不同的中频带宽和抽取比，满足了不同的通信需求。
附图说明
图1为本发明基于ADRV9009芯片的宽带跳频系统的框图。
图2为本发明时钟树的架构示意图。
实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
如图1所示，本发明基于ADRV9009芯片的宽带跳频系统，包括至少两个不同本振频率的ADRV9009芯片、用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，本实施例中两个ADRV9009芯片的本振频率分别为1040MHz和1160MHz。所述时钟设备通过输出的同步信号（SYSREF信号）和时钟信号（CLK信号）与各ADRV9009芯片关联；各ADRV9009芯片之间通过所述同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接。
为了可以实现960MHz~1250MHz频段的跳频，总带宽为290MHz，由于单个ADRV9009芯片的接收带宽为200MHz，无法覆盖整个跳频范围，因此采用了1040MHz和1160MHz两个不同本振频率的ADRV9009芯片，使得所有ADRV9009芯片的接收带宽可以重叠并覆盖整个960MHz~1250MHz的跳频范围，最终实现更宽的跳频带宽，以及大约69MHz的跳频速率。当各ADRV9009芯片完成同步后，多个ADRV9009芯片之间可以协同工作，实现了更高的性能和灵活性的系统操作，并且无需额外的射频电路，减少了射频部分的硬件复杂度和成本，降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
其中一种实施方式为，所述时钟设备为基于HMC7044芯片构建的时钟树。HMC7044是一种低相位噪声、低抖动的双环路时钟发生器，能够生成14个超低相位噪声的输出频率。构建时钟树的目的是为了实现频率和相位同步。频率同步是指确保HMC7044芯片的各个组成模块使用相同的基准时钟频率，以避免数据采样和传输时的时钟差异导致的问题。相位同步是指确保HMC7044芯片各个组成模块的时钟信号在时间上保持一致，以确保数据的正确采样和传输。
如图2所示，所述时钟树的结构为，所述时钟树的根节点为与HMC7044芯片连接的晶振，通过晶振能够为HMC7044芯片提供稳定的参考时钟信号。
时钟树的一级子节点为HMC7044芯片中根据所述晶振输入的参考时钟信号进行鉴相和频率锁定的内部压控振荡器（VCO），所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点，分频器和/或倍频器将产生的所述时钟信号和同步信号传递给HMC7044芯片中的分配器，作为时钟树的三级子节点，由所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，使各ADRV9009芯片能够正常工作以及各ADRV9009芯片之间数据同步。
分频器用于将经过内部压控振荡器的参考时钟信号分频为较低频率的时钟信号，以满足HMC7044芯片中各个组成模块对不同时钟频率的需求。HMC7044芯片内部有多个分频器，可以实现不同的分频比例，并且可以通过芯片的配置接口来进行灵活配置。倍频器的作用与分频器相反，倍频器将经过内部压控振荡器的参考时钟信号提高到较高的频率，以满足某些HMC7044芯片的组成模块对高速时钟信号的需求。HMC7044芯片内部也有多个倍频器，在芯片配置时可以灵活设置倍频比例。通过分频器和倍频器对主时钟源的参考时钟信号进行对应的分频和倍频，使其符合系统的需要。分频器和/或倍频器将产生的时钟信号和同步信号传递给HMC7044芯片中的分配器。
分配器用于将分频器和/或倍频器产生的时钟信号和同步信号分配给不同的HMC7044芯片组成模块，以实现对系统时钟的控制和同步。HMC7044芯片内部有多个分配器，可以实现不同的时钟域之间的同步和分配，并且在HMC7044芯片的配置过程中也可以进行灵活的设置和控制。
在另一个实施例中，本发明提供了一种用于上述系统的基于ADRV9009芯片的宽带跳频方法，包括步骤：
A. 具有至少两个不同本振频率的ADRV9009芯片和用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备将同步信号（SYSREF信号）和时钟信号（CLK信号）输出到各ADRV9009芯片，所述数字信号处理芯片用于与各ADRV9009芯片双向通信。
其中，所述时钟设备为基于HMC7044芯片构建的时钟树。通过构建时钟树，可以将高精度的参考时钟信号通过HMC7044芯片的分频和倍频生成供ADRV9009芯片工作和两个ADRV9009芯片数据同步的同步信号（SYSREF信号）和时钟信号（CLK信号）。通过调整延迟和相位，使两个ADRV9009芯片之间的时钟信号保持同步，从而实现频率和相位同步。通过数字信号处理芯片还可以配置各ADRV9009芯片和HMC7044芯片。
构建所述时钟树的步骤包括：
A1.确定根节点：将晶振作为时钟树的根节点，晶振通过产生的参考时钟信号与HMC7044芯片连接；
A2.定义各级子节点：将HMC7044芯片中的内部压控振荡器作为时钟树的一级子节点，HMC7044芯片中根据所述晶振输入的参考时钟信号对所述内部压控振荡器进行鉴相和频率锁定；所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点；内部压控振荡器的输出信号经分频器和/或倍频器后，产生所述时钟信号和同步信号，再传递给HMC7044芯片中的分配器，作为时钟树的三级子节点；
A3.HMC7044芯片输出信号：所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，用于各ADRV9009芯片正常工作和各ADRV9009芯片之间进行数据同步。
B. 各ADRV9009芯片之间根据接收的同步信号和时钟信号，通过数字同步机制实现基带数据的同步。
所述基带数据同步的步骤包括：
B1.各ADRV9009芯片将接收到的同步信号和时钟信号作为参考信号；
B2.数字同步处理：各ADRV9009芯片之间通过数字同步机制，交换和校正采样时钟和时序信息，实现基带数据的同步；
B3.模拟端锁相环同步：使用模拟端锁相环，根据参考信号和基带数据同步的结果，调节各ADRV9009芯片内部的本振相位和基带时钟，使各ADRV9009芯片的本振相位和时钟保持一致；
B4.完成同步后，各ADRV9009芯片之间进行协同工作。
这样便无需额外的射频电路进行供能，减少了射频部分的硬件复杂度和成本，并且提高了跳频的速率和灵活性，同时也降低了射频部分的干扰和失真，提高了系统的稳定性和可靠性。
在两个ADRV9009芯片实现同步后，利用ADRV9009芯片的射频回环进行回环自检，在ADRV9009芯片的射频发送端发送固定序列的数据，然后在ADRV9009芯片的射频接收端对该数据进行采集和分析，检查数据的完整性和正确性，如果发现数据不匹配，通过对该ADRV9009芯片进行重配置或者调整时钟相位来实现与另一个ADRV9009芯片的重同步。
C. 在输出射频信号时，通过数字信号处理芯片接收上位机的数字信号，然后将所述数字信号发送至使用覆盖频段的ADRV9009芯片，该ADRV9009芯片产生与所述数字信号对应的射频信号，其余ADRV9009芯片接收到值为0的数字信号，产生与0值数字信号对应的射频信号，然后所有ADRV9009芯片将产生的射频信号均发送到合路器；
接收射频信号时，各ADRV9009芯片将接收的功分器发送的射频信号转换为数字信号后，分别发送到所述数字信号处理芯片，在数字信号处理芯片中对该数字信号进行逻辑分析，分析出可用信号。
在接收射频信号的过程中，功分器负责将接收的射频信号相同的传递给每一个ADRV9009芯片。ADRV9009芯片支持多芯片同步（MCS）功能，因此可以在多个ADRV9009芯片之间实现基带数据的同步。当使用多个ADRV9009芯片进行无线通信时，MCS功能可以确保如模数转换器（ADC）和数模转换器（DAC）等所有转换器的基带数据同步，以实现精确的相位和时间对齐。因此，通过使用ADRV9009芯片的MCS功能，可以在跨多个ADRV9009芯片的情况下同步所有转换器的基带数据。
所述同步信号为SYSREF（System Reference）信号。SYSREF信号是一种用于时钟和数据同步的特殊信号。SYSREF信号通常是一个短脉冲信号，它可以传递时间戳信息，用于在系统内部或跨系统的数据同步、校准或对齐。各个芯片接收到SYSREF信号后，可以根据该信号进行相应的触发和操作，以实现精确的时间同步。在多芯片系统中，为了实现基带数据的同步，所有收发器芯片都需要接收并对齐相同的SYSREF信号。通过同时捕获相同的SYSREF信号，每个收发器芯片都能够根据该信号来进行时钟和数据的同步，确保各个收发器芯片之间的相位和时间对齐，从而实现多芯片系统的无缝协作。
一般而言，在ADRV9009芯片中，实现多芯片同步（MCS）需要进行以下步骤：
启用多芯片同步后，该功能分四个阶段执行，每个阶段都由上升的同步信号（SYSREF）边沿启动。前两个SYSREF上升沿同步芯片时钟分频器，这部分同步需要一定的时间才能使时钟的锁相环（PLL）建立输出。第三个SYSREF上升沿同步高速数字时钟分频器。第四个SYSREF上升沿同步数控振荡器（NCO）、JESD204B协议的链接标记帧计数器（LMFC）和射频锁相环（RF PLL）相位同步。
以上所述实施例仅表达了本申请的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本申请保护范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请技术方案构思的前提下，还可以做相关的变形和改进，这些都属于本申请的保护范围。
Claims (7)
1.基于ADRV9009芯片的宽带跳频系统，其特征为：包括至少两个不同本振频率的ADRV9009芯片、用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备通过输出的同步信号和时钟信号与各ADRV9009芯片关联；各ADRV9009芯片之间通过所述同步信号实现基带数据同步；各ADRV9009芯片通过各自覆盖频段对应的射频信号分别与合路器和功分器连接；
所述时钟设备为基于HMC7044芯片构建的时钟树；所述时钟树的根节点为与HMC7044芯片连接的晶振；时钟树的一级子节点为HMC7044芯片中根据所述晶振输入的参考时钟信号进行鉴相和频率锁定的内部压控振荡器，所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点，分频器和/或倍频器将产生的所述时钟信号和同步信号传递给HMC7044芯片中的分配器，作为时钟树的三级子节点，由所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片。
2.用于权利要求1所述宽带跳频系统的基于ADRV9009芯片的宽带跳频方法，其特征为：包括步骤：
A. 具有至少两个不同本振频率的ADRV9009芯片和用于同步整个系统的频率和相位的时钟设备，以及与所述时钟设备和各ADRV9009芯片分别双向通信的数字信号处理芯片，所述时钟设备将同步信号和时钟信号输出到各ADRV9009芯片，所述数字信号处理芯片用于与各ADRV9009芯片双向通信，以及配置各ADRV9009芯片和时钟设备；
B. 各ADRV9009芯片之间根据接收的同步信号和时钟信号，通过数字同步机制实现基带数据的同步；
C. 在输出射频信号时，各ADRV9009芯片将所述数字信号处理芯片发送的数字信号，通过数模转换为对应的射频信号，各ADRV9009芯片将各自的射频信号通过合路器合路后输出；
在接收射频信号时，通过功分器接收外界发送的射频信号，功分器将接收的射频信号通过各ADRV9009芯片进行模数转换为数字信号，将所述数字信号发送到所述数字信号处理芯片中进行处理。
3.如权利要求2所述基于ADRV9009芯片的宽带跳频方法，其特征为：步骤A中所述时钟设备为基于HMC7044芯片构建的时钟树。
4.如权利要求3所述基于ADRV9009芯片的宽带跳频方法，其特征为：构建所述时钟树的步骤包括：
A1.确定根节点：将晶振作为时钟树的根节点，晶振通过产生的参考时钟信号与HMC7044芯片连接；
A2.定义各级子节点：将HMC7044芯片中的内部压控振荡器作为时钟树的一级子节点，HMC7044芯片中根据所述晶振输入的参考时钟信号对所述内部压控振荡器进行鉴相和频率锁定；所述内部压控振荡器的输出信号连接HMC7044芯片中的分频器和倍频器，作为时钟树的二级子节点；内部压控振荡器的输出信号经分频器和/或倍频器后，产生所述时钟信号和同步信号，再传递给HMC7044芯片中的分配器，作为时钟树的三级子节点；
A3.HMC7044芯片输出信号：所述分配器将所述同步信号和时钟信号发送各ADRV9009芯片，用于各ADRV9009芯片正常工作和各ADRV9009芯片之间进行数据同步。
5.如权利要求2所述基于ADRV9009芯片的宽带跳频方法，其特征为：步骤C中，在输出射频信号时，通过数字信号处理芯片接收上位机的数字信号，然后将所述数字信号发送至使用覆盖频段的ADRV9009芯片，该ADRV9009芯片产生与所述数字信号对应的射频信号，其余ADRV9009芯片接收到值为0的数字信号，产生与0值数字信号对应的射频信号，然后所有ADRV9009芯片将产生的射频信号均发送到合路器；
接收射频信号时，各ADRV9009芯片将接收的功分器发送的射频信号转换为数字信号后，分别发送到所述数字信号处理芯片，在数字信号处理芯片中对该数字信号进行逻辑分析，分析出可用信号。
6.如权利要求2所述基于ADRV9009芯片的宽带跳频方法，其特征为：步骤B所述各ADRV9009芯片之间根据接收的同步信号和时钟信号实现同步的步骤包括：
B1.各ADRV9009芯片将接收到的同步信号和时钟信号作为参考信号；
B2.数字同步处理：各ADRV9009芯片之间通过数字同步机制，交换和校正采样时钟和时序信息，实现基带数据的同步；
B3.模拟端锁相环同步：使用模拟端锁相环，根据参考信号和基带数据同步的结果，调节各ADRV9009芯片内部的本振相位和基带时钟，使各ADRV9009芯片的本振相位和时钟保持一致；
B4.完成同步后，各ADRV9009芯片之间进行协同工作。
7.如权利要求2所述基于ADRV9009芯片的宽带跳频方法，其特征为：步骤B中各ADRV9009芯片实现同步后，利用ADRV9009芯片的射频回环进行回环自检，在ADRV9009芯片的射频发送端发送固定序列的数据，然后在ADRV9009芯片的射频接收端对该数据进行采集和分析，检查数据的完整性和正确性，如果发现数据不匹配，通过对该ADRV9009芯片进行重配置或者调整时钟相位来实现与其他ADRV9009芯片的重同步。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311013140.8A CN116743207B (zh) | 2023-08-14 | 2023-08-14 | 基于adrv9009芯片的宽带跳频系统及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311013140.8A CN116743207B (zh) | 2023-08-14 | 2023-08-14 | 基于adrv9009芯片的宽带跳频系统及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116743207A CN116743207A (zh) | 2023-09-12 |
| CN116743207B true CN116743207B (zh) | 2023-10-24 |
Family
ID=87906402
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311013140.8A Active CN116743207B (zh) | 2023-08-14 | 2023-08-14 | 基于adrv9009芯片的宽带跳频系统及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116743207B (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252464B1 (en) * | 1999-10-06 | 2001-06-26 | Cubic Defense Systems, Inc. | Numerically-controlled nyquist-boundary hopping frequency synthesizer |
| CN110086500A (zh) * | 2019-04-11 | 2019-08-02 | 上海航天电子有限公司 | 基于asic芯片的全数字化usb应答机装置 |
| CN111245472A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步系统及方法 |
| CN211791481U (zh) * | 2020-04-02 | 2020-10-27 | 安徽中际国安信息技术有限公司 | 多本振源支持的超宽带射频信号产生器 |
| EP3772830A1 (en) * | 2019-08-05 | 2021-02-10 | Rohde & Schwarz GmbH & Co. KG | Transmitter module, receiver module and data transmission system |
| CN113315532A (zh) * | 2021-05-28 | 2021-08-27 | 成都谐盈科技有限公司 | 一种任意速率遥测信号的自适应接收装置及方法 |
| CN113381778A (zh) * | 2021-06-09 | 2021-09-10 | 成都谐盈科技有限公司 | 一种基于fpga的极化分集信号接收方法 |
| CN114301568A (zh) * | 2021-12-10 | 2022-04-08 | 成都能通科技股份有限公司 | 一种实时跟踪瞄准式无人机干扰方法 |
| CN115733514A (zh) * | 2021-09-01 | 2023-03-03 | 广州海格通信集团股份有限公司 | 一种跳频发生装置 |
-
2023
- 2023-08-14 CN CN202311013140.8A patent/CN116743207B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252464B1 (en) * | 1999-10-06 | 2001-06-26 | Cubic Defense Systems, Inc. | Numerically-controlled nyquist-boundary hopping frequency synthesizer |
| CN110086500A (zh) * | 2019-04-11 | 2019-08-02 | 上海航天电子有限公司 | 基于asic芯片的全数字化usb应答机装置 |
| EP3772830A1 (en) * | 2019-08-05 | 2021-02-10 | Rohde & Schwarz GmbH & Co. KG | Transmitter module, receiver module and data transmission system |
| CN211791481U (zh) * | 2020-04-02 | 2020-10-27 | 安徽中际国安信息技术有限公司 | 多本振源支持的超宽带射频信号产生器 |
| CN111245472A (zh) * | 2020-04-26 | 2020-06-05 | 杭州城芯科技有限公司 | 射频收发芯片、针对射频收发芯片的同步系统及方法 |
| CN113315532A (zh) * | 2021-05-28 | 2021-08-27 | 成都谐盈科技有限公司 | 一种任意速率遥测信号的自适应接收装置及方法 |
| CN113381778A (zh) * | 2021-06-09 | 2021-09-10 | 成都谐盈科技有限公司 | 一种基于fpga的极化分集信号接收方法 |
| CN115733514A (zh) * | 2021-09-01 | 2023-03-03 | 广州海格通信集团股份有限公司 | 一种跳频发生装置 |
| CN114301568A (zh) * | 2021-12-10 | 2022-04-08 | 成都能通科技股份有限公司 | 一种实时跟踪瞄准式无人机干扰方法 |
Non-Patent Citations (2)
| Title |
|---|
| Software-defined-radio-assisted adaptive broadband frequency hopping multicarrier DS-CDMA;Lie-Liang Yang et al.;《IEEE Communications Magazine》;第40卷(第03期);174-183 * |
| 高性能多通道收发信机研究与实现;渐欢;《中国优秀硕士学位论文全文数据库信息科技辑(月刊)》(2022年第05期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116743207A (zh) | 2023-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6282184B1 (en) | Common digitizing rate for multiple air interfaces for generic cell sites in cellular radio | |
| US10250375B2 (en) | Clock synchronization | |
| EP1987589B1 (en) | Devices comprising delay line for applying variable delay to clock signal | |
| US8050373B2 (en) | Phase interpolator based transmission clock control | |
| CN102857254B (zh) | 跳频通信系统及其基带实现方法 | |
| CN102386946B (zh) | 一种数据传输快速跳频电台 | |
| CN112532333B (zh) | 信号同步方法、装置、光线分布系统和存储介质 | |
| US8630679B2 (en) | Wireless communication unit, baseband module, radio frequency module, wireless terminal and computer program product | |
| RU2289882C2 (ru) | Устройство и способ повышения выходной мощности несущих частот широкополосной многочастотной базовой станции | |
| KR102656996B1 (ko) | 기지국의 다중 채널 위상 동기화 장치, 방법 및 기지국 | |
| US7227920B2 (en) | Circuit and method for correcting clock duty cycle | |
| US9998138B1 (en) | Time-multiplexed successive approximation register (SAR) analog-to-digital converter (ADC) circuits for multi-channel receivers | |
| US9026069B2 (en) | Method and device for sending signals between a radio frequency circuit and a baseband circuit | |
| CN102420608B (zh) | 一种odu频率源发生方法 | |
| US20160218818A1 (en) | Method For Retaining Clock Traceability Over An Asynchronous Interface | |
| US10143041B2 (en) | Wireless access system and control method for same | |
| CN103841666B (zh) | 基站及其信号回传的方法、设备 | |
| CN100518021C (zh) | 一种td-scmda直放站gps同步的方法与装置 | |
| CN116743207B (zh) | 基于adrv9009芯片的宽带跳频系统及方法 | |
| CN202334496U (zh) | 一种odu频率源 | |
| EP2860881B1 (en) | Carrier frequency adjustment method and device for multiple-output multiple-input microwave device | |
| US20090028217A1 (en) | Ultra-wideband (UWB) frequency synthesizer system and method | |
| US20220216980A1 (en) | Wireless Transceiver Apparatus Integrated with Common Clock Phase-Locked Loop | |
| KR100322841B1 (ko) | 마이크로셀룰라 시스템에서의 동기신호 공급장치 및 그 방법 | |
| US20020015453A1 (en) | Receiver and method of receiving for an FDMA/TDMA radio system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |