CN116737390B - 原子操作的处理方法、装置、电子设备和存储介质 - Google Patents

原子操作的处理方法、装置、电子设备和存储介质 Download PDF

Info

Publication number
CN116737390B
CN116737390B CN202310827118.0A CN202310827118A CN116737390B CN 116737390 B CN116737390 B CN 116737390B CN 202310827118 A CN202310827118 A CN 202310827118A CN 116737390 B CN116737390 B CN 116737390B
Authority
CN
China
Prior art keywords
processing stage
computing unit
threads
atomic
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310827118.0A
Other languages
English (en)
Other versions
CN116737390A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Moore Threads Technology Co Ltd
Original Assignee
Moore Threads Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Moore Threads Technology Co Ltd filed Critical Moore Threads Technology Co Ltd
Priority to CN202310827118.0A priority Critical patent/CN116737390B/zh
Publication of CN116737390A publication Critical patent/CN116737390A/zh
Application granted granted Critical
Publication of CN116737390B publication Critical patent/CN116737390B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G06F9/5016—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals the resource being the memory

Abstract

本公开涉及一种原子操作的处理方法、装置、电子设备和存储介质。所述方法包括：响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。

Description

原子操作的处理方法、装置、电子设备和存储介质
技术领域
本公开涉及计算机技术领域，尤其涉及一种原子操作的处理方法、装置、电子设备和存储介质。
背景技术
GPU(Graphics Processing Unit，图形处理器)可以支持数千个线程并行运行，而这些线程可能需要并行访问某些数据结构。在许多场景中，每个线程可能希望独占这些数据，在其他线程访问相同数据之前执行一系列操作，而这可以通过原子操作来实现。
数据结构的元素可以有很多，分别驻留在不同的内存地址。如果一组线程恰好访问数据结构中的不同元素，即来自不同线程的原子操作的目的地址不同，则不同线程的原子操作可以并行执行。
然而，若一组线程的原子操作针对的是同一内存地址，那么，为了正确执行各线程的原子操作，各线程的原子操作需要顺序进行，即，需要等待第一个线程的原子操作完成后才能开始第二个线程的原子操作，需要等待第二个线程的原子操作完成后才能开始第三个线程的原子操作，以此类推。这导致系统吞吐量较低，程序执行速度较慢。
发明内容
本公开提供了一种原子操作的处理技术方案。
根据本公开的一方面，提供了一种原子操作的处理方法，包括：
响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；
根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
在一种可能的实现方式中，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：
响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数；
响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组；
或者，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组。
在一种可能的实现方式中，所述目标类型的原子操作为以下任意一种操作：原子加操作、原子替换操作、原子与操作、原子或操作、原子异或操作。
在一种可能的实现方式中，在所述响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组之前，所述方法还包括：
响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作。
在一种可能的实现方式中，所述在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，包括：
在所述第一个处理阶段，将所述目标元素的原值和所述至少三个线程对应的至少三个数值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第二个处理阶段的输入值，其中，T表示对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量，/>表示向下取整。
在一种可能的实现方式中，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：
响应于第i个处理阶段的输入值的数量大于或等于3，将所述第i个处理阶段的输入值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数，N表示所述第i个处理阶段的输入值的数量；
响应于第i个处理阶段的输入值的数量为2，通过一个计算单元对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，通过包含T个计算单元的计算架构处理T个线程，其中，所述T个计算单元中的任一计算单元包括两个输入端和一个输出端，且T个计算单元分别对应于所述T个线程中的不同线程；
第一个处理阶段中的一个计算单元的两个输入端分别输入所述计算单元对应的内存元素的原值和所述计算单元对应的线程对应的数值，其中，所述计算单元对应的内存元素的原值表示所述计算单元对应的线程进行原子操作的内存元素；
对于所述第一个处理阶段中的其他任一计算单元，所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值，另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素的原值和所述计算单元对应的输入因子中选择一项，其中，任一计算单元对应的输入因子为除所述第一个处理阶段的计算单元以外的任一计算单元对应的线程对应的数值，且不同计算单元对应的输入因子不同。
在一种可能的实现方式中，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值的情况下，所述计算单元的另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项；其中，在非所述第一个处理阶段中的各个计算单元中，最多存在一个计算单元的一个输入端输入所述计算单元对应的线程对应的数值，所述计算单元的另一个输入端和其他计算单元的两个输入端均与选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于从所述计算单元对应的线程对应的数值和之前的处理阶段的计算单元的输出中选择一项，所述计算单元对应的另一个选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
在所述T个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的输入因子，非所述第一个处理阶段的各个选择单元用于选择之前的处理阶段的计算单元的输出；
在所述T个线程对所述内存中的不同元素进行原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
根据本公开的一方面，提供了一种原子操作的处理装置，包括：
第一处理模块，用于响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；
第二处理模块，用于根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
在一种可能的实现方式中，所述第二处理模块用于：
响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数；
响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组；
或者，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组。
在一种可能的实现方式中，所述目标类型的原子操作为以下任意一种操作：原子加操作、原子替换操作、原子与操作、原子或操作、原子异或操作。
在一种可能的实现方式中，所述装置还包括：
转换模块，用于响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作。
在一种可能的实现方式中，所述第一处理模块用于：
在所述第一个处理阶段，将所述目标元素的原值和所述至少三个线程对应的至少三个数值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第二个处理阶段的输入值，其中，T表示对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量，/>表示向下取整。
在一种可能的实现方式中，所述第二处理模块用于：
响应于第i个处理阶段的输入值的数量大于或等于3，将所述第i个处理阶段的输入值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数，N表示所述第i个处理阶段的输入值的数量；
响应于第i个处理阶段的输入值的数量为2，通过一个计算单元对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，通过包含T个计算单元的计算架构处理T个线程，其中，所述T个计算单元中的任一计算单元包括两个输入端和一个输出端，且T个计算单元分别对应于所述T个线程中的不同线程；
第一个处理阶段中的一个计算单元的两个输入端分别输入所述计算单元对应的内存元素的原值和所述计算单元对应的线程对应的数值，其中，所述计算单元对应的内存元素的原值表示所述计算单元对应的线程进行原子操作的内存元素；
对于所述第一个处理阶段中的其他任一计算单元，所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值，另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素的原值和所述计算单元对应的输入因子中选择一项，其中，任一计算单元对应的输入因子为除所述第一个处理阶段的计算单元以外的任一计算单元对应的线程对应的数值，且不同计算单元对应的输入因子不同。
在一种可能的实现方式中，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值的情况下，所述计算单元的另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项；其中，在非所述第一个处理阶段中的各个计算单元中，最多存在一个计算单元的一个输入端输入所述计算单元对应的线程对应的数值，所述计算单元的另一个输入端和其他计算单元的两个输入端均与选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于从所述计算单元对应的线程对应的数值和之前的处理阶段的计算单元的输出中选择一项，所述计算单元对应的另一个选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
在所述T个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的输入因子，非所述第一个处理阶段的各个选择单元用于选择之前的处理阶段的计算单元的输出；
在所述T个线程对所述内存中的不同元素进行原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
根据本公开的一方面，提供了一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
根据本公开的一方面，提供了一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。
根据本公开的一方面，提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
在本公开实施例中，通过响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，由此在至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作且目标类型的原子操作符合结合律情况下，能够通过分组且并行进行各个分组的原子操作来提高系统吞吐量，提高程序执行速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。
根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。
图1示出相关技术中一组线程针对内存中的不同元素并行执行原子操作的示意图。
图2示出相关技术中一组线程针对内存中的同一元素并行执行原子操作的示意图。
图3示出本公开实施例提供的原子操作的处理方法的流程图。
图4示出本公开实施例提供的原子操作的处理方法中包含3个计算单元的计算架构的示意图。
图5示出本公开实施例提供的原子操作的处理方法中，3个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。
图6示出本公开实施例提供的原子操作的处理方法中，3个线程对内存中的不同元素进行原子操作的示意图。
图7示出本公开实施例提供的原子操作的处理方法中包含4个计算单元的计算架构的示意图。
图8示出本公开实施例提供的原子操作的处理方法中，4个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。
图9示出本公开实施例提供的原子操作的处理方法中，4个线程对内存中的不同元素进行原子操作的示意图。
图10示出本公开实施例提供的原子操作的处理方法中包含5个计算单元的计算架构的示意图。
图11示出本公开实施例提供的原子操作的处理方法中，6个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。
图12示出本公开实施例提供的原子操作的处理方法中，5个线程对内存中的不同元素进行原子操作的示意图。
图13示出本公开实施例提供的原子操作的处理方法中包含8个计算单元的计算架构的示意图。
图14示出本公开实施例提供的原子操作的处理方法中，8个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。
图15示出本公开实施例提供的原子操作的处理方法中，8个线程对内存中的不同元素进行原子操作的示意图。
图16示出本公开实施例提供的原子操作的处理装置的框图。
图17示出本公开实施例提供的电子设备1900的框图。
具体实施方式
以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。
本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。
另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。
图1示出相关技术中一组线程针对内存中的不同元素并行执行原子操作的示意图。在图1中，a表示元素的地址(address)，t表示线程(thread)。在图1所示的示例中，4个线程t0、t1、t2和t3对内存中的4个不同元素(即a0、a1、a2和a3中的元素)执行原子加操作。由于4个线程对内存中的不同元素执行原子加操作，因此，4个线程的原子加操作可以并行执行。其中，将线程0(t0)中的数据与地址0(a0)中的数据相加后，写回地址0中；将线程1(t1)中的数据与地址1(a1)中的数据相加后，写回地址1中；将线程2(t2)中的数据与地址2(a2)中的数据相加后，写回地址2中；将线程3(t3)中的数据与地址3(a3)中的数据相加后，写回地址3中。
图2示出相关技术中一组线程针对内存中的同一元素并行执行原子操作的示意图。在图2中，a表示元素的地址(address)，t表示线程(thread)。在图2所示的示例中，4个线程t0、t1、t2和t3对内存中的同一元素(即a0中的元素)执行原子加操作。由于4个线程对内存中的同一元素执行原子加操作，因此，4个线程的原子加操作需要串行执行。如图4所示，在第一个处理阶段，在将线程0(t0)中的数据与地址0(a0)中的数据相加；在第二个处理阶段，将线程1(t1)中的数据与地址0(a0)中的数据相加；在第三个处理阶段，将线程2(t2)中的数据与地址0(a0)中的数据相加；在第四个处理阶段，将线程3(t3)中的数据与地址0(a0)中的数据相加。
本公开实施例提供了一种原子操作的处理方法、装置、电子设备和存储介质，通过响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，由此在至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作且目标类型的原子操作符合结合律情况下，能够通过分组且并行进行各个分组的原子操作来提高系统吞吐量，提高程序执行速度。
下面结合附图对本公开实施例提供的原子操作的处理方法进行详细的说明。
图3示出本公开实施例提供的原子操作的处理方法的流程图。在一种可能的实现方式中，所述原子操作的处理方法的执行主体可以是原子操作的处理装置，例如，所述原子操作的处理方法可以由终端设备或服务器或其它电子设备执行。其中，终端设备可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、蜂窝电话、无绳电话、个人数字助理(Personal Digital Assistant，PDA)、手持设备、计算设备、车载设备或者可穿戴设备等。在一些可能的实现方式中，所述原子操作的处理方法可以通过处理器调用存储器中存储的计算机可读指令的方式来实现。如图3所示，所述原子操作的处理方法包括步骤S31至步骤S32。
在步骤S31中，响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值。
在步骤S32中，根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
在本公开实施例中，内存中的一个元素可以为一个字节，不同元素可以对应于不同的内存地址，即，不同内存地址中的元素可以为不同元素。
在本公开实施例中，在至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律的情况下，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组。其中，每个分组可以包括两个值。任一分组可以包括目标元素的原值和一个线程对应的一个数值，或者，可以包括两个线程对应的两个数值。并且，目标元素的原值和所述至少三个线程对应的至少三个数值中的任一值最多仅属于一个分组，只有一个分组包括目标元素的原值。
在一种可能的实现方式中，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为奇数的情况下，目标元素的原值和各线程对应的数值均被划分至分组内。例如，线程0、线程1和线程2对内存中的同一目标元素进行同一目标类型的原子操作，那么，可以将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2。又如，线程0、线程1、线程2、线程3和线程4对内存中的同一目标元素进行同一目标类型的原子操作，那么，可以将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，将线程3对应的数值和线程4对应的数值划分至分组3。
在另一种可能的实现方式中，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为偶数的情况下，存在一个线程对应的数值不被划分至分组内，且该线程对应的数值直接作为第二处理阶段的输入值。例如，线程0、线程1、线程2和线程3对内存中的同一目标元素进行同一目标类型的原子操作，那么，可以将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，并将线程3对应的数值直接作为第二处理阶段的输入值。又如，线程0、线程1、线程2、线程3、线程4和线程5对内存中的同一目标元素进行同一目标类型的原子操作，那么，可以将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，将线程3对应的数值和线程4对应的数值划分至分组3，并将线程5对应的数值直接作为第二处理阶段的输入值。
在本公开实施例中，通过在至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律的情况下，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，由此能够通过第一个处理阶段的分组和并行处理提高系统吞吐量，提高程序执行速度。
例如，线程0、线程1和线程2对内存中的同一目标元素进行同一目标类型的原子操作，在第一个处理阶段将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，且并行进行分组1和分组2的原子操作。由此通过在第一个处理阶段并行进行2个分组的原子操作，能够为整个流程节省一个处理阶段。
又如，线程0、线程1、线程2和线程3对内存中的同一目标元素进行同一目标类型的原子操作，在第一个处理阶段将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，且并行进行分组1和分组2的原子操作。由此通过在第一个处理阶段并行进行2个分组的原子操作，能够为整个流程节省一个处理阶段。
又如，线程0、线程1、线程2、线程3和线程4对内存中的同一目标元素进行同一目标类型的原子操作，在第一个处理阶段将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，将线程3对应的数值和线程4对应的数值划分至分组3，且并行进行分组1、分组2和分组3的原子操作。由此通过在第一个处理阶段并行进行3个分组的原子操作，能够为整个流程节省两个处理阶段。
又如，线程0、线程1、线程2、线程3、线程4和线程5对内存中的同一目标元素进行同一目标类型的原子操作，在第一个处理阶段将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，将线程3对应的数值和线程4对应的数值划分至分组3，且并行进行分组1、分组2和分组3的原子操作。由此通过在第一个处理阶段并行进行3个分组的原子操作，能够为整个流程节省两个处理阶段。
又如，线程0、线程1、线程2、线程3、线程4、线程5、线程6、线程7、线程8对内存中的同一目标元素进行同一目标类型的原子操作，在第一个处理阶段将目标元素的原值和线程0对应的数值划分至分组1，将线程1对应的数值和线程2对应的数值划分至分组2，将线程3对应的数值和线程4对应的数值划分至分组3，将线程5对应的数值和线程6对应的数值划分至分组4，将线程7对应的数值和线程8对应的数值划分至分组5，且并行进行分组1、分组2、分组3、分组4和分组5的原子操作。由此通过在第一个处理阶段并行进行5个分组的原子操作，能够为整个流程节省四个处理阶段。
在一种可能的实现方式中，所述目标类型的原子操作为以下任意一种操作：原子加操作(atomic add)、原子替换操作(atomic exchange)、原子与操作(atomic AND)、原子或操作(atomic OR)、原子异或操作(atomic XOR)。
在该实现方式中，在至少三个线程对对内存中的同一目标元素进行原子加操作的情况下，在第一个处理阶段，可以对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行原子加操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子加操作结果，由此在至少三个线程对内存中的同一目标元素进行原子加操作情况下，能够通过分组且并行进行各个分组的原子加操作来提高系统吞吐量，提高程序执行速度。
在该实现方式中，在至少三个线程对对内存中的同一目标元素进行原子替换操作的情况下，在第一个处理阶段，可以对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行原子替换操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子替换操作结果，由此在至少三个线程对内存中的同一目标元素进行原子替换操作情况下，能够通过分组且并行进行各个分组的原子替换操作来提高系统吞吐量，提高程序执行速度。
在该实现方式中，在至少三个线程对对内存中的同一目标元素进行原子与操作的情况下，在第一个处理阶段，可以对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行原子与操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子与操作结果，由此在至少三个线程对内存中的同一目标元素进行原子与操作情况下，能够通过分组且并行进行各个分组的原子与操作来提高系统吞吐量，提高程序执行速度。
在该实现方式中，在至少三个线程对对内存中的同一目标元素进行原子或操作的情况下，在第一个处理阶段，可以对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行原子或操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子或操作结果，由此在至少三个线程对内存中的同一目标元素进行原子或操作情况下，能够通过分组且并行进行各个分组的原子或操作来提高系统吞吐量，提高程序执行速度。
在该实现方式中，在至少三个线程对对内存中的同一目标元素进行原子异或操作的情况下，在第一个处理阶段，可以对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行原子异或操作，得到第二个处理阶段的输入值，并根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子异或操作结果，由此在至少三个线程对内存中的同一目标元素进行原子异或操作情况下，能够通过分组且并行进行各个分组的原子异或操作来提高系统吞吐量，提高程序执行速度。
在一种可能的实现方式中，在所述响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组之前，所述方法还包括：响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作。
在该实现方式中，可以通过反转源操作数的信号位来将原子减操作转换为原子加操作。例如，可以将b-d转换为b+(-d)，以将原子减操作转换为原子加操作。
在该实现方式中，通过响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作，由此在至少三个线程对内存中的同一目标元素进行原子减操作情况下，也能够通过分组且并行进行各个分组的原子减操作来提高系统吞吐量，提高程序执行速度。
在一种可能的实现方式中，在所述响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组之前，所述方法还包括：响应于至少三个线程对内存中的同一目标元素进行原子操作，且所述至少三个线程中的一部分线程对所述目标元素进行原子加操作，另一部分线程对所述目标元素进行原子减操作，对进行原子减操作的线程对应的数值取反，并将原子减操作转换为原子加操作。
在本公开实施例中，从第二个处理阶段至最后一个处理阶段可以并行或串行所述目标类型的原子操作，在此不做限定。
在一种可能的实现方式中，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数；响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在该实现方式中，若第i个处理阶段的输入值的数量大于或等于3，则可以对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值。例如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为6的情况下，第二个处理阶段的输入值的数量为4，那么，可以将第二个处理阶段的4个输入值划分为两个分组，并对两个分组并行进行目标类型的原子操作。又如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为7的情况下，第二个处理阶段的输入值的数量为4，那么，可以将第二个处理阶段的4个输入值划分为两个分组，并对两个分组并行进行目标类型的原子操作。
在该实现方式中，若第i个处理阶段的输入值的数量为2，则可以对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果。例如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为3的情况下，第二个处理阶段的的输入值的数量为2，那么，可以对第二个处理阶段的2个输入值进行所述目标类型的原子操作，得到3个线程对应的最终原子操作结果。又如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程数为6的情况下，第三个处理阶段的的输入值的数量为2，那么，可以对第三个处理阶段的2个输入值进行所述目标类型的原子操作，得到6个线程对应的最终原子操作结果。
在该实现方式中，通过响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数，由此能够在第i个处理阶段通过分组且并行进行各个分组的原子操作来提高系统吞吐量，提高程序执行速度。
在一种可能的实现方式中，响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组；或者，响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组。
在该实现方式中，通过响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组，或者，响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组，由此能够最大化并行进行的原子操作的数量，从而能够最大化程序执行速度。
在一种可能的实现方式中，所述在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，包括：在所述第一个处理阶段，将所述目标元素的原值和所述至少三个线程对应的至少三个数值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第二个处理阶段的输入值，其中，T表示对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量，/>表示向下取整。
例如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量为3的情况下，在第一个处理阶段，将目标元素的原值和3个线程对应的3个数值划分为2个分组，并通过2个计算单元并行对2个分组进行所述目标类型的原子操作。又如，在对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量为8的情况下，在第一个处理阶段，将目标元素的原值和8个线程对应的8个数值划分为4个分组，剩下一个线程对应的数值直接作为第二个处理阶段的输入值，并通过4个计算单元并行对4个分组进行所述目标类型的原子操作。
在该实现方式中，在第一个处理阶段通过至少个计算单元并行进行目标类型的原子操作，替代通过一个计算单元在更多的处理阶段串行进行目标类型的原子操作的方案，由此能够提高系统吞吐量，提高程序执行速度。
在一种可能的实现方式中，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：响应于第i个处理阶段的输入值的数量大于或等于3，将所述第i个处理阶段的输入值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数，N表示所述第i个处理阶段的输入值的数量；响应于第i个处理阶段的输入值的数量为2，通过一个计算单元对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
例如，若第i个处理阶段的输入值的数量为4，则将第i个处理阶段的输入值划分为2个分组，并通过2个计算单元并行对2个分组进行所述目标类型的原子操作。又如，若第i个处理阶段的输入值的数量为7，则将第i个处理阶段的输入值划分为3个分组，剩下一个输入值作为第i+1个处理阶段的输入值，并通过3个计算单元并行对3个分组进行所述目标类型的原子操作。
在该实现方式中，在第i个处理阶段通过个计算单元并行进行目标类型的原子操作，替代通过一个计算单元在更多的处理阶段串行进行目标类型的原子操作的方案，由此能够提高系统吞吐量，提高程序执行速度。
在一种可能的实现方式中，通过包含T个计算单元的计算架构处理T个线程，其中，所述T个计算单元中的任一计算单元包括两个输入端和一个输出端，且T个计算单元分别对应于所述T个线程中的不同线程；第一个处理阶段中的一个计算单元的两个输入端分别输入所述计算单元对应的内存元素的原值和所述计算单元对应的线程对应的数值，其中，所述计算单元对应的内存元素的原值表示所述计算单元对应的线程进行原子操作的内存元素；对于所述第一个处理阶段中的其他任一计算单元，所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值，另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素的原值和所述计算单元对应的输入因子中选择一项，其中，任一计算单元对应的输入因子为除所述第一个处理阶段的计算单元以外的任一计算单元对应的线程对应的数值，且不同计算单元对应的输入因子不同。
其中，计算单元的数量可以随着线程的数量扩展。例如，可以通过包含4个计算单元的计算架构处理4个线程，可以通过包含8个计算单元的计算架构处理8个线程，可以通过包含12个计算单元的计算架构处理12个线程，等等。
通过采用该实现方式，能够通过同一计算架构兼顾不同线程对同一元素进行同一类型的原子操作的情况和不同线程对不同元素进行原子操作的情况。
在另一种可能的实现方式中，不同线程对同一元素进行同一类型的原子操作的情况与不同线程对不同元素进行原子操作的情况可以采用不同的计算架构，即，可以设计仅适用于不同线程对同一元素进行同一类型的原子操作的情况的计算架构，即，针对不同线程对同一元素进行同一类型的原子操作的情况的计算架构可以不适用于不同线程对不同元素进行原子操作的情况。在该实现方式中，在不同线程对不同元素进行原子操作的情况下，可以采用相关技术中的并行架构进行处理。
在一种可能的实现方式中，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接；对于所述第i个处理阶段的任一计算单元，在所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值的情况下，所述计算单元的另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项；其中，在非所述第一个处理阶段中的各个计算单元中，最多存在一个计算单元的一个输入端输入所述计算单元对应的线程对应的数值，所述计算单元的另一个输入端和其他计算单元的两个输入端均与选择单元连接；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于从所述计算单元对应的线程对应的数值和之前的处理阶段的计算单元的输出中选择一项，所述计算单元对应的另一个选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项，其中，i为大于或等于2的整数。
在该实现方式中，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接。例如，第一个处理阶段的某一计算单元的输出端，可能与第二个处理阶段的某一计算单元对应的选择单元的输入端连接，也可能与第三个处理阶段的某一计算单元对应的选择单元的输入端连接，等等。
在该实现方式中，非最后一个处理阶段的各个计算单元的输出端均连接至后续处理阶段的选择单元的输入端，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接。
在该实现方式中，非第一个处理阶段的各个计算单元可能两个输入端均连接选择单元，也可能是一个输入端连接选择单元，另一输入端输入计算单元对应的线程对应的数值。
通过采用该实现方式，能够通过同一计算架构兼顾不同线程对同一元素进行同一类型的原子操作的情况和不同线程对不同元素进行原子操作的情况。
在一种可能的实现方式中，在所述T个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的输入因子，非所述第一个处理阶段的各个选择单元用于选择之前的处理阶段的计算单元的输出；在所述T个线程对所述内存中的不同元素进行原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
在该实现方式中，在所述T个线程对所述内存中的不同元素进行原子操作的情况下，对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素。在所述T个线程对所述内存中的不同元素进行原子操作的情况下，对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
采用该实现方式提供的架构，在多个线程对内存中的不同元素进行原子操作的情况下，通过所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素，非所述第一个处理阶段的各个选择单元用于选择内存元素或者线程对应的数值，由此能够达到与传统的并行方法相同的程序执行效率和吞吐量。
本公开实施例提供的原子操作的处理方法可以应用于GPU、SIMD(SingleInstruction Multiple Data，单指令流多数据流)结构、原子操作等技术领域，在此不做限定。
下面通过具体的应用场景说明本公开实施例提供的原子操作的处理方法。
图4示出本公开实施例提供的原子操作的处理方法中包含3个计算单元的计算架构的示意图。在图4中，计算架构包括计算单元c0、计算单元c2和计算单元c1。
其中，计算单元c0的输入为线程t0对应的元素(即地址a0中的元素)的原值，以及线程t0对应的数值(即，线程t0携带的、待与地址a0中的元素进行目标类型的原子操作的数值)。
计算单元c2的一个输入端输入线程t2对应的数值，另一个输入端与计算单元c2对应的选择单元s2连接。选择单元s2用于从计算单元c2对应的元素(即地址a2中的元素)的原值和线程t1对应的数值中选择一项，其中，线程t1对应的数值为计算单元c2对应的输入因子。
计算单元c1的一个输入端与计算单元c1对应的第一选择单元s11连接，另一输入端与计算单元c1对应的第二选择单元s12连接。其中，第一选择单元s11用于从计算单元c0的输出和计算单元c1对应的元素(即地址a1中的元素)的原值中选择一项。第二选择单元s12用于从计算单元c1对应的线程t1对应的数值和计算单元c2的输出中选择一项。
图5示出本公开实施例提供的原子操作的处理方法中，3个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。在图5中，a0＝a1＝a2。
如图5所示，在3个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，选择单元s2选择线程t1对应的数值，第一选择单元s11选择计算单元c0的输出，第二选择单元s12选择计算单元c2的输出。
在图5所示的示例中，可以通过2个处理阶段处理3个线程对内存中的同一目标元素的同一目标类型的原子操作。与现有技术中需要通过3个处理阶段处理3个线程对内存中的同一目标元素的同一目标类型的原子操作相比，减少了1个处理阶段。
图6示出本公开实施例提供的原子操作的处理方法中，3个线程对内存中的不同元素进行原子操作的示意图。在图6中，a0、a1、a2互不相等。
如图6所示，在3个线程对内存中的不同元素进行原子操作的情况下，选择单元s2选择计算单元c2对应的元素(即地址a2中的元素)的原值，第一选择单元s11选择计算单元c1对应的元素(即地址a1中的元素)的原值，第二选择单元s12选择计算单元c1对应的线程t1对应的数值。
在图6所示的示例中，3个计算单元的计算互不依赖，因此，可以通过1个处理阶段并行处理3个线程对内存中的不同元素的原子操作。
图7示出本公开实施例提供的原子操作的处理方法中包含4个计算单元的计算架构的示意图。在图7中，计算架构包括计算单元c0、计算单元c2、计算单元c1和计算单元c3。
其中，计算单元c0的输入为线程t0对应的元素(即地址a0中的元素)的原值，以及线程t0对应的数值(即，线程t0携带的、待与地址a0中的元素进行目标类型的原子操作的数值)。
计算单元c2的一个输入端输入线程t2对应的数值，另一个输入端与计算单元c2对应的选择单元s2连接。选择单元s2用于从计算单元c2对应的元素(即地址a2中的元素)的原值和线程t1对应的数值中选择一项，其中，线程t1对应的数值为计算单元c2对应的输入因子。
计算单元c1的一个输入端与计算单元c1对应的第一选择单元s11连接，另一输入端与计算单元c1对应的第二选择单元s12连接。其中，第一选择单元s11用于从计算单元c0的输出和计算单元c1对应的元素(即地址a1中的元素)的原值中选择一项。第二选择单元s12用于从计算单元c1对应的线程t1对应的数值和计算单元c2的输出中选择一项。
计算单元c3的一个输入端输入线程t3对应的数值，另一个输入端与计算单元c3对应的选择单元s3连接。选择单元s3用于从计算单元c1的输出和计算单元c3对应的元素(即地址a3中的元素)的原值中选择一项。
图8示出本公开实施例提供的原子操作的处理方法中，4个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。在图8中，a0＝a1＝a2＝a3。
如图8所示，在4个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，选择单元s2选择线程t1对应的数值，第一选择单元s11选择计算单元c0的输出，第二选择单元s12选择计算单元c2的输出，选择单元s3选择计算单元c1的输出。
在图8所示的示例中，可以通过3个处理阶段处理4个线程对内存中的同一目标元素的同一目标类型的原子操作。与现有技术中需要通过4个处理阶段处理4个线程对内存中的同一目标元素的同一目标类型的原子操作相比，减少了1个处理阶段。
图9示出本公开实施例提供的原子操作的处理方法中，4个线程对内存中的不同元素进行原子操作的示意图。在图9中，a0、a1、a2、a3互不相等。
如图9所示，在4个线程对内存中的不同元素进行原子操作的情况下，选择单元s2选择计算单元c2对应的元素(即地址a2中的元素)的原值，第一选择单元s11选择计算单元c1对应的元素(即地址a1中的元素)的原值，第二选择单元s12选择计算单元c1对应的线程t1对应的数值，选择单元s3选择计算单元c3对应的元素(即地址a3中的元素)的原值。
在图9所示的示例中，4个计算单元的计算互不依赖，因此，可以通过1个处理阶段并行处理4个线程对内存中的不同元素的原子操作。
图10示出本公开实施例提供的原子操作的处理方法中包含5个计算单元的计算架构的示意图。在图10中，计算架构包括计算单元c0、计算单元c2、计算单元c4、计算单元c1和计算单元c3。
其中，计算单元c0的输入为线程t0对应的元素(即地址a0中的元素)的原值，以及线程t0对应的数值(即，线程t0携带的、待与地址a0中的元素进行目标类型的原子操作的数值)。
计算单元c2的一个输入端输入线程t2对应的数值，另一个输入端与计算单元c2对应的选择单元s2连接。选择单元s2用于从计算单元c2对应的元素(即地址a2中的元素)的原值和线程t1对应的数值中选择一项，其中，线程t1对应的数值为计算单元c2对应的输入因子。
计算单元c4的一个输入端输入线程t4对应的数值，另一个输入端与计算单元c4对应的选择单元s4连接。选择单元s4用于从计算单元c4对应的元素(即地址a4中的元素)的原值和线程t3对应的数值中选择一项，其中，线程t3对应的数值为计算单元c4对应的输入因子。
计算单元c1的一个输入端与计算单元c1对应的第一选择单元s11连接，另一输入端与计算单元c1对应的第二选择单元s12连接。其中，第一选择单元s11用于从计算单元c0的输出和计算单元c1对应的元素(即地址a1中的元素)的原值中选择一项。第二选择单元s12用于从计算单元c1对应的线程t1对应的数值和计算单元c2的输出中选择一项。
计算单元c3的一个输入端与计算单元c3对应的第一选择单元s31连接，另一输入端与计算单元c3对应的第二选择单元s32连接。其中，第一选择单元s31用于从计算单元c1的输出和计算单元c3对应的元素(即地址a3中的元素)的原值中选择一项。第二选择单元s32用于从计算单元c3对应的线程t3对应的数值和计算单元c4的输出中选择一项。
图11示出本公开实施例提供的原子操作的处理方法中，6个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。在图11中，a0＝a1＝a2＝a3＝a4。
如图11所示，在5个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，选择单元s2选择线程t1对应的数值，选择单元s4选择线程t3对应的数值，计算单元c1对应的第一选择单元s11选择计算单元c0的输出，计算单元c1对应的第二选择单元s12选择计算单元c2的输出，计算单元c3对应的第一选择单元s31选择计算单元c1的输出，计算单元c3对应的第二选择单元s32选择计算单元c4的输出。
在图11所示的示例中，可以通过3个处理阶段处理5个线程对内存中的同一目标元素的同一目标类型的原子操作。与现有技术中需要通过5个处理阶段处理5个线程对内存中的同一目标元素的同一目标类型的原子操作相比，减少了2个处理阶段。
图12示出本公开实施例提供的原子操作的处理方法中，5个线程对内存中的不同元素进行原子操作的示意图。在图12中，a0、a1、a2、a3、a4互不相等。
如图12所示，在5个线程对内存中的不同元素进行原子操作的情况下，选择单元s2选择计算单元c2对应的元素(即地址a2中的元素)的原值，选择单元s4选择计算单元c4对应的元素(即地址a4中的元素)的原值，计算单元c1对应的第一选择单元s11选择计算单元c1对应的元素(即地址a1中的元素)的原值，计算单元c1对应的第二选择单元s12选择计算单元c1对应的线程t1对应的数值，计算单元c3对应的第一选择单元s31选择计算单元3对应的元素(即地址a3中的元素)的原值，计算单元c3对应的第二选择单元s32选择计算单元c3对应的线程t3对应的数值。
在图12所示的示例中，5个计算单元的计算互不依赖，因此，可以通过1个处理阶段并行处理5个线程对内存中的不同元素的原子操作。
图13示出本公开实施例提供的原子操作的处理方法中包含8个计算单元的计算架构的示意图。在图13中，计算架构包括计算单元c0、计算单元c2、计算单元c4、计算单元c6、计算单元c1、计算单元c3、计算单元c5和计算单元c7。
其中，计算单元c0的输入为线程t0对应的元素(即地址a0中的元素)的原值，以及线程t0对应的数值(即，线程t0携带的、待与地址a0中的元素进行目标类型的原子操作的数值)。
计算单元c2的一个输入端输入线程t2对应的数值，另一个输入端与计算单元c2对应的选择单元s2连接。选择单元s2用于从计算单元c2对应的元素(即地址a2中的元素)的原值和线程t1对应的数值中选择一项，其中，线程t1对应的数值为计算单元c2对应的输入因子。
计算单元c4的一个输入端输入线程t4对应的数值，另一个输入端与计算单元c4对应的选择单元s4连接。选择单元s4用于从计算单元c4对应的元素(即地址a4中的元素)的原值和线程t3对应的数值中选择一项，其中，线程t3对应的数值为计算单元c4对应的输入因子。
计算单元c6的一个输入端输入线程t6对应的数值，另一个输入端与计算单元c6对应的选择单元s6连接。选择单元s6用于从计算单元c6对应的元素(即地址a6中的元素)的原值和线程t5对应的数值中选择一项，其中，线程t5对应的数值为计算单元c6对应的输入因子。
计算单元c1的一个输入端与计算单元c1对应的第一选择单元s11连接，另一输入端与计算单元c1对应的第二选择单元s12连接。其中，第一选择单元s11用于从计算单元c0的输出和计算单元c1对应的元素(即地址a1中的元素)的原值中选择一项。第二选择单元s12用于从计算单元c1对应的线程t1对应的数值和计算单元c2的输出中选择一项。
计算单元c3的一个输入端与计算单元c3对应的第一选择单元s31连接，另一输入端与计算单元c3对应的第二选择单元s32连接。其中，第一选择单元s31用于从计算单元c4的输出和计算单元c3对应的元素(即地址a3中的元素)的原值中选择一项。第二选择单元s32用于从计算单元c3对应的线程t3对应的数值和计算单元c6的输出中选择一项。
计算单元c5的一个输入端与计算单元c5对应的第一选择单元s51连接，另一输入端与计算单元c5对应的第二选择单元s52连接。其中，第一选择单元s51用于从计算单元c1的输出和计算单元c5对应的元素(即地址a5中的元素)的原值中选择一项。第二选择单元s52用于从计算单元c5对应的线程t5对应的数值和计算单元c3的输出中选择一项。
计算单元c7的一个输入端输入线程t7对应的数值，另一个输入端与计算单元c7对应的选择单元s7连接。选择单元s7用于从计算单元c5的输出和计算单元c7对应的元素(即地址a7中的元素)的原值中选择一项。
图14示出本公开实施例提供的原子操作的处理方法中，8个线程对内存中的同一目标元素进行同一目标类型的原子操作的示意图。在图14中，a0＝a1＝a2＝a3＝a4＝a5＝a6＝a7。
如图14所示，在8个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，选择单元s2选择线程t1对应的数值，选择单元s4选择线程t3对应的数值，选择单元s6选择线程t5对应的数值，计算单元c1对应的第一选择单元s11选择计算单元c0的输出，计算单元c1对应的第二选择单元s12选择计算单元c2的输出，计算单元c3对应的第一选择单元s31选择计算单元c4的输出，计算单元c3对应的第二选择单元s32选择计算单元c6的输出，计算单元c5对应的第二选择单元s52选择计算单元c1的输出，计算单元c5对应的第一选择单元s51选择计算单元c3的输出，选择单元s7选择计算单元c5的输出。
在图14所示的示例中，可以通过4个处理阶段处理8个线程对内存中的同一目标元素的同一目标类型的原子操作。与现有技术中需要通过8个处理阶段处理8个线程对内存中的同一目标元素的同一目标类型的原子操作相比，减少了4个处理阶段。
图15示出本公开实施例提供的原子操作的处理方法中，8个线程对内存中的不同元素进行原子操作的示意图。在图15中，a0、a1、a2、a3、a4、a5、a6、a7互不相等。
如图15所示，在8个线程对内存中的不同元素进行原子操作的情况下，选择单元s2选择计算单元c2对应的元素(即地址a2中的元素)的原值，选择单元s4选择计算单元c4对应的元素(即地址a4中的元素)的原值，选择单元s6选择计算单元c6对应的元素(即地址a6中的元素)的原值，计算单元c1对应的第一选择单元s11选择计算单元c1对应的元素(即地址a1中的元素)的原值，计算单元c1对应的第二选择单元s12选择计算单元c1对应的线程t1对应的数值，计算单元c3对应的第一选择单元s31选择计算单元31对应的元素(即地址a3中的元素)的原值，计算单元c3对应的第二选择单元s32选择计算单元c3对应的线程t3对应的数值，计算单元c5对应的第一选择单元s51选择计算单元5对应的元素(即地址a5中的元素)的原值，计算单元c5对应的第二选择单元s52选择计算单元c5对应的线程t5对应的数值，选择单元s7选择计算单元7对应的元素(即地址a7中的元素)的原值。
在图15所示的示例中，8个计算单元的计算互不依赖，因此，可以通过1个处理阶段并行处理8个线程对内存中的不同元素的原子操作。
可以理解，本公开提及的上述各个方法实施例，在不违背原理逻辑的情况下，均可以彼此相互结合形成结合后的实施例，限于篇幅，本公开不再赘述。本领域技术人员可以理解，在具体实施方式的上述方法中，各步骤的具体执行顺序应当以其功能和可能的内在逻辑确定。
此外，本公开还提供了原子操作的处理装置、电子设备、计算机可读存储介质、计算机程序产品，上述均可用来实现本公开提供的任一种原子操作的处理方法，相应技术方案和技术效果可参见方法部分的相应记载，不再赘述。
图16示出本公开实施例提供的原子操作的处理装置的框图。如图16所示，所述原子操作的处理装置包括：
第一处理模块161，用于响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；
第二处理模块162，用于根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
在一种可能的实现方式中，所述第二处理模块162用于：
响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数；
响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组；
或者，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组。
在一种可能的实现方式中，所述目标类型的原子操作为以下任意一种操作：原子加操作、原子替换操作、原子与操作、原子或操作、原子异或操作。
在一种可能的实现方式中，所述装置还包括：
转换模块，用于响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作。
在一种可能的实现方式中，所述第一处理模块161用于：
在所述第一个处理阶段，将所述目标元素的原值和所述至少三个线程对应的至少三个数值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第二个处理阶段的输入值，其中，T表示对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量，/>表示向下取整。
在一种可能的实现方式中，所述第二处理模块162用于：
响应于第i个处理阶段的输入值的数量大于或等于3，将所述第i个处理阶段的输入值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数，N表示所述第i个处理阶段的输入值的数量；
响应于第i个处理阶段的输入值的数量为2，通过一个计算单元对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
在一种可能的实现方式中，通过包含T个计算单元的计算架构处理T个线程，其中，所述T个计算单元中的任一计算单元包括两个输入端和一个输出端，且T个计算单元分别对应于所述T个线程中的不同线程；
第一个处理阶段中的一个计算单元的两个输入端分别输入所述计算单元对应的内存元素的原值和所述计算单元对应的线程对应的数值，其中，所述计算单元对应的内存元素的原值表示所述计算单元对应的线程进行原子操作的内存元素；
对于所述第一个处理阶段中的其他任一计算单元，所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值，另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素的原值和所述计算单元对应的输入因子中选择一项，其中，任一计算单元对应的输入因子为除所述第一个处理阶段的计算单元以外的任一计算单元对应的线程对应的数值，且不同计算单元对应的输入因子不同。
在一种可能的实现方式中，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值的情况下，所述计算单元的另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项；其中，在非所述第一个处理阶段中的各个计算单元中，最多存在一个计算单元的一个输入端输入所述计算单元对应的线程对应的数值，所述计算单元的另一个输入端和其他计算单元的两个输入端均与选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于从所述计算单元对应的线程对应的数值和之前的处理阶段的计算单元的输出中选择一项，所述计算单元对应的另一个选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项，其中，i为大于或等于2的整数。
在一种可能的实现方式中，
在所述T个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的输入因子，非所述第一个处理阶段的各个选择单元用于选择之前的处理阶段的计算单元的输出；
在所述T个线程对所述内存中的不同元素进行原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
在一些实施例中，本公开实施例提供的装置具有的功能或包含的模块可以用于执行上文方法实施例描述的方法，其具体实现和技术效果可以参照上文方法实施例的描述，为了简洁，这里不再赘述。
本公开实施例还提供一种计算机可读存储介质，其上存储有计算机程序指令，所述计算机程序指令被处理器执行时实现上述方法。其中，所述计算机可读存储介质可以是非易失性计算机可读存储介质，或者可以是易失性计算机可读存储介质。
本公开实施例还提出一种计算机程序，包括计算机可读代码，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供了一种计算机程序产品，包括计算机可读代码，或者承载有计算机可读代码的非易失性计算机可读存储介质，当所述计算机可读代码在电子设备中运行时，所述电子设备中的处理器执行上述方法。
本公开实施例还提供一种电子设备，包括：一个或多个处理器；用于存储可执行指令的存储器；其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行上述方法。
电子设备可以被提供为终端、服务器或其它形态的设备。
图17示出本公开实施例提供的电子设备1900的框图。例如，电子设备1900可以被提供为一服务器。参照图17，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。此外，处理组件1922被配置为执行指令，以执行上述方法。
电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入/输出接口1958(I/O接口)。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows ServerTM)，苹果公司推出的基于图形用户界面操作系统(MacOS XTM)，多用户多进程的计算机操作系统(UnixTM),自由和开放原代码的类Unix操作系统(LinuxTM)，开放原代码的类Unix操作系统(FreeBSDTM)或类似。
在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器1932，上述计算机程序指令可由电子设备1900的处理组件1922执行以完成上述方法。
本公开可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括计算机可读存储介质，其上载有用于使处理器实现本公开的各个方面的计算机可读程序指令。
计算机可读存储介质可以是可以保持和存储由指令执行设备使用的指令的有形设备。计算机可读存储介质例如可以是――但不限于――电存储设备、磁存储设备、光存储设备、电磁存储设备、半导体存储设备或者上述的任意合适的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：便携式计算机盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、静态随机存取存储器(SRAM)、便携式压缩盘只读存储器(CD-ROM)、数字多功能盘(DVD)、记忆棒、软盘、机械编码设备、例如其上存储有指令的打孔卡或凹槽内凸起结构、以及上述的任意合适的组合。这里所使用的计算机可读存储介质不被解释为瞬时信号本身，诸如无线电波或者其他自由传播的电磁波、通过波导或其他传输媒介传播的电磁波(例如，通过光纤电缆的光脉冲)、或者通过电线传输的电信号。
这里所描述的计算机可读程序指令可以从计算机可读存储介质下载到各个计算/处理设备，或者通过网络、例如因特网、局域网、广域网和/或无线网下载到外部计算机或外部存储设备。网络可以包括铜传输电缆、光纤传输、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。每个计算/处理设备中的网络适配卡或者网络接口从网络接收计算机可读程序指令，并转发该计算机可读程序指令，以供存储在各个计算/处理设备中的计算机可读存储介质中。
用于执行本公开操作的计算机程序指令可以是汇编指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据、或者以一种或多种编程语言的任意组合编写的源代码或目标代码，所述编程语言包括面向对象的编程语言—诸如Smalltalk、C++等，以及常规的过程式编程语言—诸如“C”语言或类似的编程语言。计算机可读程序指令可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络—包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。在一些实施例中，通过利用计算机可读程序指令的状态信息来个性化定制电子电路，例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA)，该电子电路可以执行计算机可读程序指令，从而实现本公开的各个方面。
这里参照根据本公开实施例的方法、装置(系统)和计算机程序产品的流程图和/或框图描述了本公开的各个方面。应当理解，流程图和/或框图的每个方框以及流程图和/或框图中各方框的组合，都可以由计算机可读程序指令实现。
这些计算机可读程序指令可以提供给通用计算机、专用计算机或其它可编程数据处理装置的处理器，从而生产出一种机器，使得这些指令在通过计算机或其它可编程数据处理装置的处理器执行时，产生了实现流程图和/或框图中的一个或多个方框中规定的功能/动作的装置。也可以把这些计算机可读程序指令存储在计算机可读存储介质中，这些指令使得计算机、可编程数据处理装置和/或其他设备以特定方式工作，从而，存储有指令的计算机可读介质则包括一个制造品，其包括实现流程图和/或框图中的一个或多个方框中规定的功能/动作的各个方面的指令。
也可以把计算机可读程序指令加载到计算机、其它可编程数据处理装置、或其它设备上，使得在计算机、其它可编程数据处理装置或其它设备上执行一系列操作步骤，以产生计算机实现的过程，从而使得在计算机、其它可编程数据处理装置、或其它设备上执行的指令实现流程图和/或框图中的一个或多个方框中规定的功能/动作。
附图中的流程图和框图显示了根据本公开的多个实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或指令的一部分，所述模块、程序段或指令的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
该计算机程序产品可以具体通过硬件、软件或其结合的方式实现。在一个可选实施例中，所述计算机程序产品具体体现为计算机存储介质，在另一个可选实施例中，计算机程序产品具体体现为软件产品，例如软件开发包(Software Development Kit，SDK)等等。
上文对各个实施例的描述倾向于强调各个实施例之间的不同之处，其相同或相似之处可以互相参考，为了简洁，本文不再赘述。
若本公开实施例的技术方案涉及个人信息，应用本公开实施例的技术方案的产品在处理个人信息前，已明确告知个人信息处理规则，并取得个人自主同意。若本公开实施例的技术方案涉及敏感个人信息，应用本公开实施例的技术方案的产品在处理敏感个人信息前，已取得个人单独同意，并且同时满足“明示同意”的要求。例如，在摄像头等个人信息采集装置处，设置明确显著的标识告知已进入个人信息采集范围，将会对个人信息进行采集，若个人自愿进入采集范围即视为同意对其个人信息进行采集；或者在个人信息处理的装置上，利用明显的标识/信息告知个人信息处理规则的情况下，通过弹窗信息或请个人自行上传其个人信息等方式获得个人授权；其中，个人信息处理规则可包括个人信息处理者、个人信息处理目的、处理方式以及处理的个人信息种类等信息。
以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (13)

1.一种原子操作的处理方法，其特征在于，包括：
响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；其中，任一分组包括所述目标元素的原值和所述至少三个线程中的一个线程对应的数值，或者，包括所述至少三个线程中的两个线程对应的两个数值；并且，所述目标元素的原值和所述至少三个线程对应的至少三个数值中的任一值最多仅属于一个分组；
根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
2.根据权利要求1所述的方法，其特征在于，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：
响应于第i个处理阶段的输入值的数量大于或等于3，对所述第i个处理阶段的输入值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数；
响应于第i个处理阶段的输入值的数量为2，对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
3.根据权利要求1或2所述的方法，其特征在于，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为偶数，将所述处理阶段的输入值两两分组；
或者，
响应于任一处理阶段的输入值的数量大于或等于3，且所述处理阶段的输入值的数量为奇数，将所述处理阶段的输入值中的一项作为所述处理阶段的下一处理阶段的输入值，并对所述处理阶段的其他输入值两两分组。
4.根据权利要求1所述的方法，其特征在于，所述目标类型的原子操作为以下任意一种操作：原子加操作、原子替换操作、原子与操作、原子或操作、原子异或操作。
5.根据权利要求1或4所述的方法，其特征在于，在所述响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组之前，所述方法还包括：
响应于至少三个线程对内存中的同一目标元素进行原子减操作，对所述至少三个线程对应的至少三个数值分别取反，并将所述原子减操作转换为原子加操作。
6.根据权利要求1所述的方法，其特征在于，所述在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值，包括：
在所述第一个处理阶段，将所述目标元素的原值和所述至少三个线程对应的至少三个数值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第二个处理阶段的输入值，其中，T表示对内存中的同一目标元素进行同一目标类型的原子操作的线程的数量，/>表示向下取整。
7.根据权利要求6所述的方法，其特征在于，所述根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果，包括：
响应于第i个处理阶段的输入值的数量大于或等于3，将所述第i个处理阶段的输入值划分为个分组，并通过/>个计算单元并行对所述/>个分组进行所述目标类型的原子操作，得到第i+1个处理阶段的输入值，其中，i为大于或等于2的整数，N表示所述第i个处理阶段的输入值的数量；
响应于第i个处理阶段的输入值的数量为2，通过一个计算单元对所述第i个处理阶段的2个输入值进行所述目标类型的原子操作，得到所述至少三个线程对应的最终原子操作结果，其中，i为大于或等于2的整数。
8.根据权利要求7所述的方法，其特征在于，通过包含T个计算单元的计算架构处理T个线程，其中，所述T个计算单元中的任一计算单元包括两个输入端和一个输出端，且T个计算单元分别对应于所述T个线程中的不同线程；
第一个处理阶段中的一个计算单元的两个输入端分别输入所述计算单元对应的内存元素的原值和所述计算单元对应的线程对应的数值，其中，所述计算单元对应的内存元素的原值表示所述计算单元对应的线程进行原子操作的内存元素；
对于所述第一个处理阶段中的其他任一计算单元，所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值，另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素的原值和所述计算单元对应的输入因子中选择一项，其中，任一计算单元对应的输入因子为除所述第一个处理阶段的计算单元以外的任一计算单元对应的线程对应的数值，且不同计算单元对应的输入因子不同。
9.根据权利要求8所述的方法，其特征在于，非最后一个处理阶段的计算单元的输出端与后续处理阶段的计算单元对应的选择单元的输入端连接，非最后一个处理阶段的各个计算单元的输出端分别仅与单个选择单元的输入端连接，且不同计算单元的输出端与不同的选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的一个输入端输入所述计算单元对应的线程对应的数值的情况下，所述计算单元的另一个输入端与所述计算单元对应的选择单元连接，且所述选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项；其中，在非所述第一个处理阶段中的各个计算单元中，最多存在一个计算单元的一个输入端输入所述计算单元对应的线程对应的数值，所述计算单元的另一个输入端和其他计算单元的两个输入端均与选择单元连接；
对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于从所述计算单元对应的线程对应的数值和之前的处理阶段的计算单元的输出中选择一项，所述计算单元对应的另一个选择单元用于从所述计算单元对应的内存元素和之前的处理阶段的计算单元的输出中选择一项，其中，i为大于或等于2的整数。
10.根据权利要求9所述的方法，其特征在于，
在所述T个线程对内存中的同一目标元素进行同一目标类型的原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的输入因子，非所述第一个处理阶段的各个选择单元用于选择之前的处理阶段的计算单元的输出；
在所述T个线程对所述内存中的不同元素进行原子操作的情况下，所述第一个处理阶段的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元仅有一个输入端与选择单元连接的情况下，所述计算单元对应的选择单元用于选择所述计算单元对应的内存元素；对于所述第i个处理阶段的任一计算单元，在所述计算单元的两个输入端均与选择单元连接的情况下，所述计算单元对应的一个选择单元用于选择所述计算单元对应的线程对应的数值，所述计算单元对应的另一个选择单元用于选择所述计算单元对应的内存元素。
11.一种原子操作的处理装置，其特征在于，包括：
第一处理模块，用于响应于至少三个线程对内存中的同一目标元素进行同一目标类型的原子操作，且所述目标类型的原子操作符合结合律，在第一个处理阶段，对所述目标元素的原值和所述至少三个线程对应的至少三个数值进行分组，并对各个分组并行进行所述目标类型的原子操作，得到第二个处理阶段的输入值；其中，任一分组包括所述目标元素的原值和所述至少三个线程中的一个线程对应的数值，或者，包括所述至少三个线程中的两个线程对应的两个数值；并且，所述目标元素的原值和所述至少三个线程对应的至少三个数值中的任一值最多仅属于一个分组；
第二处理模块，用于根据所述第二个处理阶段的输入值，得到所述至少三个线程对应的最终原子操作结果。
12.一种电子设备，其特征在于，包括：
一个或多个处理器；
用于存储可执行指令的存储器；
其中，所述一个或多个处理器被配置为调用所述存储器存储的可执行指令，以执行权利要求1至10中任意一项所述的方法。
13.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，所述计算机程序指令被处理器执行时实现权利要求1至10中任意一项所述的方法。
CN202310827118.0A 2023-07-06 2023-07-06 原子操作的处理方法、装置、电子设备和存储介质 Active CN116737390B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310827118.0A CN116737390B (zh) 2023-07-06 2023-07-06 原子操作的处理方法、装置、电子设备和存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310827118.0A CN116737390B (zh) 2023-07-06 2023-07-06 原子操作的处理方法、装置、电子设备和存储介质

Publications (2)

Publication Number Publication Date
CN116737390A CN116737390A (zh) 2023-09-12
CN116737390B true CN116737390B (zh) 2024-03-22

Family

ID=87915052

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310827118.0A Active CN116737390B (zh) 2023-07-06 2023-07-06 原子操作的处理方法、装置、电子设备和存储介质

Country Status (1)

Country Link
CN (1) CN116737390B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10496449B1 (en) * 2018-06-11 2019-12-03 International Business Machines Corporation Verification of atomic memory operations
CN110960857A (zh) * 2019-12-03 2020-04-07 米哈游科技（上海）有限公司 一种游戏数据监控方法、装置、电子设备及存储介质
CN113722111A (zh) * 2021-11-03 2021-11-30 北京壁仞科技开发有限公司 内存分配方法、系统、装置和计算机可读介质
US20230041362A1 (en) * 2018-01-29 2023-02-09 Micron Technology, Inc. Memory Controller with Programmable Atomic Operations
CN115718622A (zh) * 2022-11-25 2023-02-28 苏州睿芯通量科技有限公司 一种arm架构下的数据处理方法、装置及电子设备

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230041362A1 (en) * 2018-01-29 2023-02-09 Micron Technology, Inc. Memory Controller with Programmable Atomic Operations
US10496449B1 (en) * 2018-06-11 2019-12-03 International Business Machines Corporation Verification of atomic memory operations
CN110960857A (zh) * 2019-12-03 2020-04-07 米哈游科技（上海）有限公司 一种游戏数据监控方法、装置、电子设备及存储介质
CN113722111A (zh) * 2021-11-03 2021-11-30 北京壁仞科技开发有限公司 内存分配方法、系统、装置和计算机可读介质
CN115718622A (zh) * 2022-11-25 2023-02-28 苏州睿芯通量科技有限公司 一种arm架构下的数据处理方法、装置及电子设备

Also Published As

Publication number Publication date
CN116737390A (zh) 2023-09-12

Similar Documents

Publication Publication Date Title
US11023801B2 (en) Data processing method and apparatus
US20210349692A1 (en) Multiplier and multiplication method
US6601077B1 (en) DSP unit for multi-level global accumulation
US9830302B1 (en) Sparse matrix vector multiplication
US11275998B2 (en) Circuitry for low-precision deep learning
EP3769208B1 (en) Stochastic rounding logic
US11169778B2 (en) Converting floating point numbers to reduce the precision
CN112200713A (zh) 一种联邦学习中的业务数据处理方法、装置以及设备
US11922133B2 (en) Processor and method for processing mask data
CN114443559A (zh) 可重构算子单元、处理器、计算方法、装置、设备及介质
CN111914987A (zh) 基于神经网络的数据处理方法及装置、设备和可读介质
CN116737390B (zh) 原子操作的处理方法、装置、电子设备和存储介质
CN111445016B (zh) 加速非线性数学计算的系统及方法
US11188328B2 (en) Compute array of a processor with mixed-precision numerical linear algebra support
CN112835551A (zh) 用于处理单元的数据处理方法、电子设备和计算机可读存储介质
CN117130663A (zh) 一种指令读取方法及l2指令缓存、电子设备和存储介质
WO2023124371A1 (zh) 数据处理装置、方法、芯片、计算机设备及存储介质
CN113485751A (zh) 执行伽罗瓦域乘法的方法、运算单元和电子装置
CN116152043B (zh) 一种基于图像处理的内存管理方法及装置、电子设备
CN111552478A (zh) 用于生成cuda程序的设备、方法和存储介质
US6076098A (en) Adder for generating sum and sum plus one in parallel
CN116009792B (zh) 一种图像处理中的数据读取、写入装置及方法、电子设备
CN116306781A (zh) 一种基于神经网络模型的数据处理方法、装置和电子设备
US20230075534A1 (en) Masked shifted add operation
US20230259581A1 (en) Method and apparatus for floating-point data type matrix multiplication based on outer product

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant