CN116722873A - 模数转换器的校准方法和模数转换器 - Google Patents
模数转换器的校准方法和模数转换器 Download PDFInfo
- Publication number
- CN116722873A CN116722873A CN202310769788.1A CN202310769788A CN116722873A CN 116722873 A CN116722873 A CN 116722873A CN 202310769788 A CN202310769788 A CN 202310769788A CN 116722873 A CN116722873 A CN 116722873A
- Authority
- CN
- China
- Prior art keywords
- analog
- digital conversion
- conversion module
- comparator
- target sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000006243 chemical reaction Methods 0.000 claims abstract description 180
- 238000005070 sampling Methods 0.000 claims abstract description 37
- 238000003860 storage Methods 0.000 claims description 10
- 230000001276 controlling effect Effects 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims description 3
- 238000012937 correction Methods 0.000 abstract description 14
- 238000010586 diagram Methods 0.000 description 20
- 101100311249 Schizosaccharomyces pombe (strain 972 / ATCC 24843) stg1 gene Proteins 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 8
- 230000008901 benefit Effects 0.000 description 4
- 229920005994 diacetyl cellulose Polymers 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 101100112673 Rattus norvegicus Ccnd2 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本申请涉及一种模数转换器的校准方法和模数转换器,其中,该模数转换器的校准方法包括:将当前待校准的子模数转换模块作为目标子模数转换模块,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器的输出,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码;在目标子模数转换模块正常工作时,对目标子模数转换模块进行校准。其对子模数转换模块中包含采样网络和比较器的电路进行校正,能够在对比较器本身的失调误差进行校正的同时,对采样网络中所存在的失配也进行校正,从而扩大了对子模数转换模块进行失调校正的范围。
Description
技术领域
本申请涉及信号处理技术领域,特别是涉及模数转换器的校准方法和模数转换器。
背景技术
模数转换器(Analog-to-Digital Converter,ADC)能够将模拟信号转换为数字信号,其被广泛应用于无线通信、高端测试设备、图像语音处理等领域。其中,流水线ADC因其在速度和精度之间能够达到较好的折中,从而能够满足实际应用中对ADC的高速度、高精度的需求。
流水线ADC中通常包括若干子ADC和子数模转换器(Digital to analogconverter,简称为DAC)。为了克服其中子ADC和子DAC的误差对整体精度的影响,目前,流水线ADC往往采用冗余位校准的方式,来为子ADC和子DAC等的误差提供裕度。为防止多种误差叠加在一起时流水线级输出幅度仍然超出量化范围,通常需要对子ADC的阈值失调误差进行校正。目前的子ADC的阈值失调校正方式中,往往仅对比较器本身的失调误差进行校正,校正范围较小,未考虑其他影响精度的因素。
针对相关技术中存在对子ADC的校正范围较小的问题,目前还没有提出有效的解决方案。
发明内容
在本实施例中提供了一种模数转换器的校准方法和模数转换器,以解决相关技术中对子ADC的校正范围较小的问题。
第一个方面,在本实施例中提供了一种模数转换器的校准方法,所述模数转换器包括多个子模数转换模块;所述子模数转换模块包括采样网络和比较器;所述子模数转换模块的输入端的输入信号和参考信号通过所述采样网络传输至所述比较器;所述方法包括:
将当前待校准的子模数转换模块作为目标子模数转换模块,在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器的输出,直至所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码;
在所述目标子模数转换模块正常工作时,根据所述目标子模数转换模块关联的校准码,对所述目标子模数转换模块进行校准。
在其中的一些实施例中,所述在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器的输出,直至所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码,包括:
在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节所述比较器中的可变电流,以使所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码。
在其中的一些实施例中,所述比较器包括电流调节模块;
所述在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节所述比较器中的可变电流,以使所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码,包括:
在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,向所述电流调节模块输出控制码,以使所述电流调节模块基于所述控制码调节所述比较器中的可变电流,直至所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码。
在其中的一些实施例中,所述可变电流包括第一可变电流和第二可变电流;所述方法还包括:
在基于所述控制码调节所述可变电流中的第一可变电流和第二可变电流的过程中,所述第一可变电流和所述第二可变电流的电流之和恒定不变。
在其中的一些实施例中,所述模数转换器还包括存储模块;所述方法还包括:
在得到与所述目标子模数转换模块关联的校准码之后,将所述校准码存储至所述存储模块。
在其中的一些实施例中,所述方法还包括:
在得到所述目标子模数转换模块所关联的校准码之后,将所述目标子模数转换模块的下一级子模数转换模块作为当前待校准的子模数转换模块。
第二个方面,在本实施例中提供了一种模数转换器,包括:数字控制模块和多个子模数转换模块;其中:
所述子模数转换模块包括采样网络和比较器;所述子模数转换模块的输入端的输入信号和参考信号通过所述采样网络传输至所述比较器;
所述数字控制模块用于将当前待校准的子模数转换模块作为目标子模数转换模块,在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器的输出,直至所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码;以及,用于在所述目标子模数转换模块正常工作时,根据所述目标子模数转换模块关联的校准码,对所述目标子模数转换模块进行校准。
在其中的一些实施例中,所述比较器包括电流调节模块;所述电流调节模块与所述数字控制模块连接;
所述数字控制模块用于在所述目标子模数转换模块的输入端,将输入信号和参考信号置为0,并向所述电流调节模块输出控制码,以使所述电流调节模块基于所述控制码调节所述比较器中的可变电流,直至所述比较器的输出极性发生翻转,将令所述比较器的输出极性发生翻转的控制码作为与所述目标子模数转换模块关联的校准码。
在其中的一些实施例中,所述可变电流为所述比较器中预放大器中的可变电流。
在其中的一些实施例中,所述模数转换器还包括存储模块;所述存储模块用于存储与所述目标子模数转换模块关联的校准码。
与相关技术相比,在本实施例中提供的模数转换器的校准方法和模数转换器,将当前待校准的子模数转换模块作为目标子模数转换模块,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器的输出,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码;最后,在目标子模数转换模块正常工作时,根据目标子模数转换模块关联的校准码,对目标子模数转换模块进行校准。其对子模数转换模块中包含采样网络和比较器的电路进行校正,能够在对比较器本身的失调误差进行校正的同时,对采样网络中所存在的失配也进行校正,从而扩大了对子模数转换模块进行失调校正的范围。
本申请的一个或多个实施例的细节在以下附图和描述中提出,以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解,构成本申请的一部分,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1是本实施例的模数转换器的校准方法的流程图;
图2是相关技术的流水线结构的模数转换器的结构示意图;
图3是图2所示的STG1的结构示意图;
图4a是一种双电容单端结构的子模数转换模块的结构示意图;
图4b是一种双电容差分结构的子模数转换模块的结构示意图;
图5是存在电容失配的差分结构的子模数转换模块的结构示意图;
图6是本实施例的子模数转换模块中比较器的结构示意图;
图7是本实施例的预放大器的结构示意图;
图8是本优选实施例的流水线结构的模数转换器的阈值失调校准方法的流程图;
图9是本实施例提供的模数转换器的结构框图;
图10a是子模数转换模块在校准模式下的运行示意图;
图10b是子模数转换模块在正常工作模式下的运行示意图。
具体实施方式
为更清楚地理解本申请的目的、技术方案和优点,下面结合附图和实施例,对本申请进行了描述和说明。
除另作定义外,本申请所涉及的技术术语或者科学术语应具有本申请所属技术领域具备一般技能的人所理解的一般含义。在本申请中的“一”、“一个”、“一种”、“该”、“这些”等类似的词并不表示数量上的限制,它们可以是单数或者复数。在本申请中所涉及的术语“包括”、“包含”、“具有”及其任何变体,其目的是涵盖不排他的包含;例如,包含一系列步骤或模块(单元)的过程、方法和系统、产品或设备并未限定于列出的步骤或模块(单元),而可包括未列出的步骤或模块(单元),或者可包括这些过程、方法、产品或设备固有的其他步骤或模块(单元)。在本申请中所涉及的“连接”、“相连”、“耦接”等类似的词语并不限定于物理的或机械连接,而可以包括电气连接,无论是直接连接还是间接连接。在本申请中所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系,表示可以存在三种关系,例如,“A和/或B”可以表示:单独存在A,同时存在A和B,单独存在B这三种情况。通常情况下,字符“/”表示前后关联的对象是一种“或”的关系。在本申请中所涉及的术语“第一”、“第二”、“第三”等,只是对相似对象进行区分,并不代表针对对象的特定排序。
在本实施例中提供了一种模数转换器的校准方法。该模数转换器包括多个子模数转换模块;所述子模数转换模块包括采样网络和比较器;所述子模数转换模块的输入端的输入信号和参考信号通过所述采样网络传输至所述比较器。图1是本实施例的模数转换器的校准方法的流程图,如图1所示,该流程包括如下步骤:
步骤S101,将当前待校准的子模数转换模块作为目标子模数转换模块,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器的输出,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码。
上述模数转换器具体可以为流水线结构的模数转换器。图2为相关技术的流水线结构的模数转换器的结构示意图。如图2所示,该流水线结构的模数转换器中含有多级结构相似的部分,每个部分均是一个流水线级(stage,简称为STG),因此每个部分可以表示为一级STG。该流水线结构的模数转换器可以包括采样保持电路S/H电路、闪存模数转换模块Flash_ADC以及K级STG,例如图2所示STG1至STGK。输入信号Vin经过采样保持电路或不经过采样保持电路之后,传递到第一级STG1,之后依次经过STG2至STGK,以及最后一级闪存模数转换模块。
图3为图2所示的STG1的结构示意图。如图3所示,STG1可以包括采样保持电路S/H电路、子模数转换模块SADC、数模转换模块DAC以及增益放大器GK。另外,STG2至STGK的结构与该STG1相似,在此不再赘述。结合图2和图3,可知输入信号在经过第i级STG时输出该级STGi中子模数转换模块的量化结果Dstagei_h,例如STG1内部子模数转换模块的量化结果为Dstage1_h,至每级STG输出的量化结果转换为十进制形式Dstagei_d之后,加权相加后输出,得到最终的量化结果。例如STG1输出Dstage1_d,STG2输出Dstage2_d,……,STGK输出DstageK_d,Flash_ADC输出DstageK+1_d,W1至WK为相应的权重。另外,在STG1内部,输入信号Vin1或者经过采样保持电路的信号与该STG1内部的数模转换模块得到的电压作差后产生的残差电压经过增益级放大后传递至下一级输入Vin2。
本实施例对流水线结构的模数转换器的校准,具体可以为对其中每级STG中的子模数转换模块进行阈值失调校准。其中每级STG中的子模数转换模块可以为单端结构也可以为差分结构。示例性地,图4a为一种双电容单端结构的子模数转换模块的结构示意图。其中,参考信号Vref为与该子模数转换模块对应的参考信号,可以由参考信号产生电路产生各子模数转换模块所需的参考信号。输入信号Vin和参考信号Vref经过开关φs和采样电容Cs组成的采样网络后,在比较器COMP的输入端生成包含输入信号与参考信号差值信息的电压量Cs*(Vin-Vref)。该采样网络的结构仅为示例,还可以基于实际应用场景选用其他结构的采样网络。比较器COMP对该电压量进行判决,产生1/0信号。其中,φs’、φsˉ均为开关。图4b为一种双电容差分结构的子模数转换模块的结构示意图。其中,Vin+和Vin-分别为正端和负端输入信号,Vref+和Vref-分别为该子模数转换模块的正参考信号和负参考信号,Vcm为共模电平。采样电容Cs与开关φs组成采样网络,φs’、φsˉ均为开关。此外,也可以基于实际应用场景的不同,选用其他结构的子模数转换模块,本实施例在此不作具体限定。在图4b中,Vxp和Vxn分别是比较器COMP的正负输入端的电压,在时序控制为φs相时,Vxp=Vxn=Vcm,在时序控制为φsˉ相时,由电荷守恒,可以得出:
也即,比较器COMP输入端的差分信号包含了输入信号的差分分量和参考信号的差分分量,当输入信号差分分量大于参考信号的差分分量时,比较器COMP输出1,反之输出0。若采样网络中存在失配,如电容失配,开关失配和时序失配等,则同样由电荷守恒,比较器COMP输入端的信号包含了上述失配信息,则可通过本发明的校正方法校正上述失配。具体地,图5为存在电容失配的差分结构的子模数转换模块的结构示意图。在图4的基础上,图5中采样电容大小分别为Cs0、Cs1、Cs2以及Cs3,在存在电容失配时,上式可以为如下形式:
由此可知,比较器的输入端的差分电压(Vxp-Vxn),包含了采样电容Cs的电容失配的信息。因此,本实施例在子模数转换模块的输入端对该子模数转换模块进行校准,能够在对比较器本身的阈值失调进行校准的同时,还能够对包含采样网络在内的结构进行校准,从而便于后续对采样网络的失配等误差进行补偿。因而,本实施例的校准方式,还能够消除采样网络中电容失配、开关失配以及时序失配等造成的子模数转换模块的阈值失调。
其中,可以由数字控制电路对该子模数转换模块进行校准。在校准过程中,在子模数转换模块的输入端将输入信号和参考信号均置为0,并获取该子模数转换模块中比较器的输出,若初始输出信号为1,则通过数字控制电路的输出的控制码,控制该比较器的输出,直至其输出极性发生翻转变为0后,反之亦然。记录使得该输出极性发生翻转的控制码,作为与该子模数转换模块相对应的校准码。该控制码具体可以为由数字控制电路输出的控制比较器中电流变化的数字编码。相比于相关技术中,往往仅对比较器本身的失调误差进行校准,校准范围较小。本实施例通过对包含采样网络和比较器在内的结构进行校准,能够在对子模数转换模块进行校准时,扩大其校准范围,从而在对比较器本身的失调校准同时,消除采样网络中各种失配对该子模数转换模块的精度造成的影响。
另外,本实施例在校准过程中,仅需要对输入信号和参考信号进行置零处理,而无需如部分相关技术中需要对不同的比较器提供不同的参考电平,因此本实施例还能够简化校准流程。此外,本实施例仅需对比较器的输出进行控制,在对失调或偏移量的校准时无需统计概率分布,因此所需数据量较小,所需校准时间较短。还需补充的是,由于本实施例也无需增加复杂的电路模块,硬件成功也较低。另外本实施例是以前台校准的方式存储控制码调整反馈数模转换器(Feedback DAC,简称为FDAC),不会增加正常工作时模数转换器的功耗。因而,本实施例能够实现对模数转换器的阈值失调的校准,减小对各级STG可校准误差范围的占用比例,给其他可能占用该可校准误差范围的误差提供更高的裕度,而且将流水线结构的模数转换器的输出幅度控制在合理范围内,从而能够提高模数转换器的整体性能。
步骤S102,在目标子模数转换模块正常工作时,根据目标子模数转换模块关联的校准码,对目标子模数转换模块进行校准。
本实施例可以依照上述方式,对流水线结构的模数转换器中,各子模数转换模块逐级完成校准。之后,在该流水线结构的模数转换器正常工作时,可以基于各子模数转换模块所关联的校准码,对该子模数转换模块进行失调和失配校准。
上述步骤S101至步骤S102,将当前待校准的子模数转换模块作为目标子模数转换模块,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器的输出,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码;在目标子模数转换模块正常工作时,根据目标子模数转换模块关联的校准码,对目标子模数转换模块进行校准。其对子模数转换模块中包含采样网络和比较器的电路进行校正,能够在对比较器本身的失调误差进行校正的同时,对采样网络中所存在的失配也进行校正,从而扩大了对子模数转换模块进行失调校正的范围。
进一步对,在一个实施例中,基于上述步骤S101,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器的输出,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码,可以包括:
在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节比较器中的可变电流,以使比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码。
图6为本实施例的子模数转换模块中比较器的结构示意图。如图6所示,该比较器可以包括预放大器和锁存器。其中输入比较器正负端的信号Vxp和Vxn经过该预放大器传输至锁存器,最终输出该比较器的1/0输出信号。具体地,图7为本实施例的预放大器的结构示意图。如图7所示,其中该预放大器的输入信号为Vxp和Vxn,输出信号为Vpn和Vpp,输入对管为NM0和NM1,电流镜负载PM0和PM1采用二极管连接(二极管图中未示出)。其中的Ibias为偏置输入电流,NM3和NM2为电流源管,其中NM2为尾电流源管,Ip和In为固定电流,IDACp和IDACn则为可变电流。可以通过对预放大器的可变电流IDACp和IDACn进行调节,以控制放大器最终输出极性发生翻转。
另外地,在一个实施例中,比较器包括电流调节模块;在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节比较器中的可变电流,以使比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码,包括:
在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,向电流调节模块输出控制码,以使电流调节模块基于控制码调节比较器中的可变电流,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码。
该电流调节模块具体可以为FDAC。FDAC的实现方式可以为多种,优选地,考虑到电流型FDAC对模数转换器处理速度的影响较小,采用电流型FDAC来调节预放大器中的可变电流,具体地,可使用二进制电流型FDAC。对比相关技术中,调整电阻串结构的参考信号产生电路需要的开关与校正精度成指数关系,数字控制电路通过判断比较器的输出信号,反馈至FDAC调节比较器中的可变电流,直至比较器输出信号翻转。本实施例的校正方法需要的开关个数较少,从而能够降低校准所需的硬件成本和结构复杂度。
另外地,在一个实施例中,可变电流包括第一可变电流和第二可变电流,上述模数转换器的校准方法还可以包括:
在基于控制码调节可变电流中的第一可变电流和第二可变电流的过程中,第一可变电流和第二可变电流的电流之和恒定不变。
具体地,基于图7,第一可变电流可以为IDACp,第二可变电流可以为IDACn。IDACp和IDACn为差分电流,在校准时二者的电流之和不变,当增大IDACp的电流时,则同步减小IDACn的电流;当减小IDACp的电流时,则同步增大IDACn的电流。因此,校准过程所引起的电流变化,将对预放大器中的尾电流几乎无影响,从而不会影响其他电路结构的工作状态。进一步地,若比较器输出结果为1,则逐步减小IDACp的电流,增大IDACn的电流,直到比较器输出翻转为止。反之,若比较器输出结果为0,则逐步增大IDACp的电流,减小IDACn的电流,直到比较器输出翻转为止。
另外地,在一个实施例中,模数转换器还包括存储模块;上述模数转换器的校准方法还包括:在得到与目标子模数转换模块关联的校准码之后,将校准码存储至存储模块。其中,在校准过程中,将与每个子模数转换模块关联的校准码存储至存储模块中,在模数转换器正常工作时,从该存储模块中调用各子模数转换模块关联的校准码,对各子模数转换模块进行校准,从而能够实现对模数转换器准确的校准。
在一个实施例中,上述模数转换器的校准方法还可以包括:在得到目标子模数转换模块所关联的校准码之后,将目标子模数转换模块的下一级子模数转换模块作为当前待校准的子模数转换模块。其中,每级STG中可以包括若干个子模数转换模块。本实施例以逐级校准的方式对流水线结构的模数转换器中,各级STG中的各个子模数转换模块进行校准,从而最终实现对该流水线结构的模数转换器的阈值失调校准。
下面通过优选实施例对本实施例进行描述和说明。
图8是本优选实施例的流水线结构的模数转换器的阈值失调校准方法的流程图。其中,该流水线结构的模数转换器中一级STG可以包括N个子模数转换模块,为SADC0至SADC(N-1)。如图8所示,该阈值失调校准方法包括如下步骤:
步骤S801,电路结构的控制逻辑进入校正模式,将子模数转换模块的输入信号和参考信号均置0;
步骤S802,选通子模数转换模块SADC0;
步骤S803,判断该SADC0中比较器的输出信号是否为0,若是,则执行步骤S804;否则;执行步骤S805;
步骤S804,基于控制码逐位调整该比较器中,预放大器的可变电流IDACp和IDACn,直至该比较器的输出为1;
步骤S805,逐位调整该比较器中,预放大器的可变电流IDACp和IDACn,直至该比较器的输出为0;
步骤S806,将令SADC0中比较器翻转的控制码识别为与SADC0关联的校准码;
步骤S807,参照步骤S802至步骤S806,依次获取SADC1至SADC(N-1)的校准码;
步骤S808,电路结构的控制逻辑进入正常工作模式,基于各SADC所关联的校准码对各SADC进行校准。
在本实施例中提供了一种模数转换器90。图9为该模数转换器90的结构框图。如图9所示,该模数转换器90可以包括:数字控制模块92和子模数转换模块94;该子模数转换模块94可以为多个;其中:子模数转换模块94包括采样网络941和比较器942;子模数转换模块94的输入端的输入信号和参考信号通过采样网络941传输至比较器942;数字控制模块92用于将当前待校准的子模数转换模块作为目标子模数转换模块,在目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制比较器942的输出,直至比较器942的输出极性发生翻转,将令比较器942的输出极性发生翻转的控制码,作为与目标子模数转换模块关联的校准码;以及,用于在目标子模数转换模块正常工作时,根据目标子模数转换模块关联的校准码,对目标子模数转换模块进行校准。
上述模数转换器90,其对子模数转换模块中包含采样网络和比较器的电路进行校正,能够在对比较器本身的失调误差进行校正的同时,对采样网络中所存在的失配也进行校正,从而扩大了对子模数转换模块进行失调校正的范围。
进一步地,在一个实施例中,比较器包括电流调节模块;电流调节模块与数字控制模块连接;数字控制模块用于在目标子模数转换模块的输入端,将输入信号和参考信号置为0,并向电流调节模块输出控制码,以使电流调节模块基于控制码调节比较器中的可变电流,直至比较器的输出极性发生翻转,将令比较器的输出极性发生翻转的控制码作为与目标子模数转换模块关联的校准码。
其中,图10a为子模数转换模块在校准模式下的运行示意图;图10b为子模数转换模块在正常工作模式下的运行示意图。在图10a和图10b中,输入信号Vin和参考信号Vref经采样网络输入,并且为清晰表示,将FDAC独立于比较器单独示出。其中采样网络由采样电容Cs以及开关φs组成,φs’、φsˉ也为开关。另外数字控制模块未示出。结合图10a和图10b可知,在校准模式下,检测比较器COMP的输出,并反馈至FDAC,通过向FDAC输出控制码,使其调节比较器COMP中的可变电流,直至比较器COMP的极性发生翻转。在该比较器COMP的极性发生翻转后,将最终的控制码作为校准码存储至存储器中。在正常工作模式下,从存储器中调用与该子模数转换模块关联的校准码,并控制FDAC对比较器COMP进行调节,以实现对该子模数转换模块的校准。
在本实施例中,使用到的硬件模块较少,除需要使用数据控制电路、FDAC、存储器之外,无需为子模数转换模块增加其他电路模块。因此本实施例的电路结构的复杂度较低,且校正流程简单,速度较快。另外本实施例通过前台校正后存储控制字调整FDAC,也不会增加正常工作时模数转换器的功耗。
此外,在一个实施例中,可变电流为比较器中预放大器中的可变电流。
另外地,在一个实施例中,模数转换器还包括存储模块;存储模块用于存储与目标子模数转换模块关联的校准码。其中,在校准过程中,将与每个子模数转换模块关联的校准码存储至存储模块中,在模数转换器正常工作时,从该存储模块中调用各子模数转换模块关联的校准码,对各子模数转换模块进行校准,从而能够实现对模数转换器准确的校准。
需要说明的是,在本实施例中的具体示例可以参考上述实施例及可选实施方式中所描述的示例,在本实施例中不再赘述。
应该明白的是,这里描述的具体实施例只是用来解释这个应用,而不是用来对它进行限定。根据本申请提供的实施例,本领域普通技术人员在不进行创造性劳动的情况下得到的所有其它实施例,均属本申请保护范围。
需要说明的是,本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等),均为经用户授权或者经过各方充分授权的信息和数据。
显然,附图只是本申请的一些例子或实施例,对本领域的普通技术人员来说,也可以根据这些附图将本申请适用于其他类似情况,但无需付出创造性劳动。另外,可以理解的是,尽管在此开发过程中所做的工作可能是复杂和漫长的,但是,对于本领域的普通技术人员来说,根据本申请披露的技术内容进行的某些设计、制造或生产等更改仅是常规的技术手段,不应被视为本申请公开的内容不足。
“实施例”一词在本申请中指的是结合实施例描述的具体特征、结构或特性可以包括在本申请的至少一个实施例中。该短语出现在说明书中的各个位置并不一定意味着相同的实施例,也不意味着与其它实施例相互排斥而具有独立性或可供选择。本领域的普通技术人员能够清楚或隐含地理解的是,本申请中描述的实施例在没有冲突的情况下,可以与其它实施例结合。
以上所述实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对专利保护范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种模数转换器的校准方法,其特征在于,所述模数转换器包括多个子模数转换模块(94);所述子模数转换模块(94)包括采样网络(941)和比较器(942);所述子模数转换模块(94)的输入端的输入信号和参考信号通过所述采样网络(941)传输至所述比较器(942);所述方法包括:
将当前待校准的子模数转换模块(94)作为目标子模数转换模块,在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器(942)的输出,直至所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码;
在所述目标子模数转换模块正常工作时,根据所述目标子模数转换模块关联的校准码,对所述目标子模数转换模块进行校准。
2.根据权利要求1所述的模数转换器的校准方法,其特征在于,所述在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器(942)的输出,直至所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码,包括:
在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节所述比较器(942)中的可变电流,以使所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码。
3.根据权利要求2所述的模数转换器的校准方法,其特征在于,所述比较器(942)包括电流调节模块;
所述在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码调节所述比较器(942)中的可变电流,以使所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码,包括:
在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,向所述电流调节模块输出控制码,以使所述电流调节模块基于所述控制码调节所述比较器(942)中的可变电流,直至所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码。
4.根据权利要求2所述的模数转换器的校准方法,其特征在于,所述可变电流包括第一可变电流和第二可变电流;所述方法还包括:
在基于所述控制码调节所述可变电流中的第一可变电流和第二可变电流的过程中,所述第一可变电流和所述第二可变电流的电流之和恒定不变。
5.根据权利要求1所述的模数转换器的校准方法,其特征在于,所述模数转换器还包括存储模块;所述方法还包括:
在得到与所述目标子模数转换模块关联的校准码之后,将所述校准码存储至所述存储模块。
6.根据权利要求1至5中任一项所述的模数转换器的校准方法,其特征在于,所述方法还包括:
在得到所述目标子模数转换模块所关联的校准码之后,将所述目标子模数转换模块的下一级子模数转换模块作为当前待校准的子模数转换模块。
7.一种模数转换器,其特征在于,包括:数字控制模块(92)和多个子模数转换模块(94);其中:
所述子模数转换模块(94)包括采样网络(941)和比较器(942);所述子模数转换模块(94)的输入端的输入信号和参考信号通过所述采样网络(941)传输至所述比较器(942);
所述数字控制模块(92)用于将当前待校准的子模数转换模块(94)作为目标子模数转换模块,在所述目标子模数转换模块的输入端,将输入信号和参考信号均置为0,并基于控制码控制所述比较器(942)的输出,直至所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码,作为与所述目标子模数转换模块关联的校准码;以及,用于在所述目标子模数转换模块正常工作时,根据所述目标子模数转换模块关联的校准码,对所述目标子模数转换模块进行校准。
8.根据权利要求7所述的模数转换器,其特征在于,所述比较器(942)包括电流调节模块;所述电流调节模块与所述数字控制模块(92)连接;
所述数字控制模块(92)用于在所述目标子模数转换模块的输入端,将输入信号和参考信号置为0,并向所述电流调节模块输出控制码,以使所述电流调节模块基于所述控制码调节所述比较器(942)中的可变电流,直至所述比较器(942)的输出极性发生翻转,将令所述比较器(942)的输出极性发生翻转的控制码作为与所述目标子模数转换模块关联的校准码。
9.根据权利要求8所述的模数转换器,其特征在于,所述可变电流为所述比较器(942)中预放大器中的可变电流。
10.根据权利要求7至9中任一项所述的模数转换器,其特征在于,所述模数转换器还包括存储模块;所述存储模块用于存储与所述目标子模数转换模块关联的校准码。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310769788.1A CN116722873A (zh) | 2023-06-27 | 2023-06-27 | 模数转换器的校准方法和模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310769788.1A CN116722873A (zh) | 2023-06-27 | 2023-06-27 | 模数转换器的校准方法和模数转换器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116722873A true CN116722873A (zh) | 2023-09-08 |
Family
ID=87873231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310769788.1A Pending CN116722873A (zh) | 2023-06-27 | 2023-06-27 | 模数转换器的校准方法和模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116722873A (zh) |
-
2023
- 2023-06-27 CN CN202310769788.1A patent/CN116722873A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3523639B2 (ja) | アナログ/デジタルコンバータの校正方法及び校正装置 | |
US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
TWI506961B (zh) | 兩階段式子區間adc架構 | |
US7796077B2 (en) | High speed high resolution ADC using successive approximation technique | |
US9438260B1 (en) | Semiconductor apparatus and calibration method for analog to digital converter | |
US8525720B2 (en) | Non-binary successive approximation analog to digital converter | |
US8659463B2 (en) | Successive approximation register analog-to-digital converter and operation method thereof | |
US9013345B2 (en) | Successive approximation AD converter and successive approximation AD conversion method | |
US9106239B1 (en) | Data converter with redundancy for error correction | |
US10868557B2 (en) | Analog to digital converter with current steering stage | |
US8362938B2 (en) | Analog digital converting device | |
CN111565042B (zh) | 一种适用于两步式adc的校正方法 | |
US20140354458A1 (en) | Sar analog-to-digital conversion method and sar analog-to-digital conversion circuit | |
CN113794475B (zh) | 电容阵列型逐次逼近模数转换器的校准方法 | |
CN112737583B (zh) | 一种高精度的流水线adc及前端校准方法 | |
JP2000036746A (ja) | A/d変換器 | |
CN110719104B (zh) | 储存电容器模数转换器中的共模抑制 | |
US5739781A (en) | Sub-ranging analog-to-digital converter with open-loop differential amplifiers | |
CN116722873A (zh) | 模数转换器的校准方法和模数转换器 | |
CN114499529B (zh) | 模拟数字转换器电路、模拟数字转换器及电子设备 | |
US7088281B1 (en) | Coarse channel calibration for folding ADC architectures | |
JP2009182513A (ja) | Ad変換器 | |
JP2705585B2 (ja) | 直並列型アナログ/ディジタル変換器 | |
US20140015702A1 (en) | Mixed mode analog to digital converter and method of operating the same | |
CN113726314B (zh) | 一种高精度快速比较器及其设计方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |