CN116722870A - 一种具有放大功能的逐次逼近寄存器型模数转换器 - Google Patents
一种具有放大功能的逐次逼近寄存器型模数转换器 Download PDFInfo
- Publication number
- CN116722870A CN116722870A CN202310795786.XA CN202310795786A CN116722870A CN 116722870 A CN116722870 A CN 116722870A CN 202310795786 A CN202310795786 A CN 202310795786A CN 116722870 A CN116722870 A CN 116722870A
- Authority
- CN
- China
- Prior art keywords
- switch
- capacitor
- reference voltage
- voltage
- weight
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 140
- 238000005070 sampling Methods 0.000 claims abstract description 73
- 238000000034 method Methods 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 22
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- UDQDXYKYBHKBTI-IZDIIYJESA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (2e,4e,6e,8e,10e,12e)-docosa-2,4,6,8,10,12-hexaenoate Chemical compound CCCCCCCCC\C=C\C=C\C=C\C=C\C=C\C=C\C(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 UDQDXYKYBHKBTI-IZDIIYJESA-N 0.000 abstract description 17
- 238000005516 engineering process Methods 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
本发明涉及一种具有放大功能的逐次逼近寄存器型模数转换器，包括：电容型数模转换器，其中，电容型数模转换器采取裂电容开关方式，电容型数模转换器的电容阵列使用下极板采样，电容阵列包括：采样电容和权重电容，采样电容的上极板通过第一开关装置连接第一参考电压，采样电容的下极板通过第一开关装置连接输入电压，采样电容的下极板通过第一开关装置连接，每一位权重电容均分裂为两个相同容值的电容，权重电容的上极板通过第一开关装置连接第一参考电压，通过第二开关装置一半数量的权重电容的下极板连接第二参考电压、另一半数量的权重电容的下极板接地。通过本申请，解决了相关技术中ADC中的CDAC中采样开关占用面积较大的问题。
Description
技术领域
本发明涉及模数转换器技术领域，尤其涉及一种具有放大功能的逐次逼近寄存器型模数转换器。
背景技术
伴随着工艺的不断发展，SAR ADC因易于集成、对数字兼容性强等特点，广泛应用于无线通信等领域。在40nm及以下节点的CMOS工艺下，内核器件的供电电压已降至0.9V，甚至更低，传统的MOS开关无法正常工作。CDAC作为SAR ADC的核心模块，需要使用多个采样开关，并且对功耗与面积有较高的要求。CDAC的功耗主要来源是CDAC中电容的充放电。随着工艺的进步，数字电路的功耗逐渐减小，CDAC的功耗占整个ADC系统的比重越来越大。因此，低功耗的CDAC在低电源电压供电的先进CMOS工艺下面临极大的设计挑战。
图1至图3给出目前ADC中常使用的CDAC开关切换方式。
第一种结构(如图1所示)为传统的DAC开关切换方式示意图。对于一个N位的SARADC，需要2N个单位电容。其工作原理如下：在采样阶段，上极板接VREF，下极板对输入信号进行采样；在转换阶段，上极板断开VREF，最高位下极板接VREF，低N-1位接GND。比较器开始第一次比较。随后根据比较结果，依次从高位到低位，选择下极板接VREF或GND，随后开始下一次比较，得到低一位的数字码。重复上述过程直到LSB确定。
第二种结构(如图2所示)为Vcm-based的DAC开关切换方式示意图，其工作原理如下：在采样阶段，上极板接VCM，下极板对输入信号进行采样；在转换阶段，下极板断开输入信号，开始第一次比较。根据比较结果确定最高位下极板接VREF还是GND。第一次比较过程并没有消耗能量。随即进行第二次比较，根据MSB-1位的结果切换次高位的电容下极板。重复上述过程直到LSB确定。不过对于一个N位的ADC，该方式仅需要2N-1个单位电容，节省了电路功耗，但引入的参考电压VCM，需要更复杂的开关控制逻辑，并需要参考电压缓冲器来稳定共模电压。
第三种结构(如图3所示)为裂电容的开关切换方式示意图，其将每一位的电容平等地分为两半。工作原理如下：在采样阶段，电容上极板接VCM，下极板对输入信号VIN/VIP进行采样。在转换阶段，上极板断开VCM，下极板断开输入信号，一半的权重电容接VREF，一半的权重电容接GND，开始第一次比较。根据比较结果，VP和VN中较大的一端中一半的最高位电容的下极板从VREF切换到GND。随即进行第二次比较，根据MSB-1位的结果切换次高位的电容下极板。重复上述过程直到LSB确定。裂电容切换方式的优点是对电路设计要求不高，不需要额外电路保证ADC性能，但由于需要和传统结构一样多的单位电容，电路面积问题依然存在。
在0.9V低电源电压下，由于传统MOS开关的导通阻抗随输入电压变化，且存在时钟馈通、沟道电荷注入等非理想效应，因此无法满足性能要求，需要使用自举开关来保证低失真采样。对于现有的CDAC开关方式，需要使用多个自举开关，这将带来很大的面积。
传统的CDAC开关方式在来回切换过程中浪费了很大的功耗；裂电容切换方式的功耗虽比传统方式降低了37.4％，但仍需要相同数量的单位电容；Vcm-based的DAC开关切换方式解决了前面的功耗和面积问题，但引入的VCM需要复杂的开关控制逻辑，并需要较高性能的参考电压缓冲器来稳定共模电压，这意味着巨大的功耗开销。
现有技术存在的缺点如下：
(1)低电源电压下，CDAC中采样开关的设计极具挑战，需使用自举开关保证采样线性度，但多个自举开关的使用会带来很大的面积；
(2)在低功耗场合，人们常常以电源电压作为参考电压源，为了充分利用量化范围，需要前级驱动放大器能够实现高性能的轨到轨输出，这在低电压的先进CMOS工艺下难以实现。
因此，需要在功耗、面积及设计复杂度几者之间进行折中设计。
目前，针对相关技术中ADC中的CDAC中采样开关占用面积较大的问题，尚未提出有效的解决方案。
发明内容
本申请的目的是针对现有技术中的不足，提供一种具有放大功能的逐次逼近寄存器型模数转换器，以至少解决相关技术中ADC中的CDAC中采样开关占用面积较大的问题。
为实现上述目的，本申请采取的技术方案是：
第一方面，本申请实施例提供了一种具有放大功能的逐次逼近寄存器型模数转换器，包括：电容型数模转换器，其中，所述电容型数模转换器采取裂电容开关方式，所述电容型数模转换器的电容阵列使用下极板采样，所述电容阵列包括：采样电容和权重电容，所述采样电容的上极板通过第一开关装置连接第一参考电压，所述采样电容的下极板通过所述第一开关装置连接输入电压，所述采样电容的下极板通过所述第一开关装置连接，每一位所述权重电容均分裂为两个相同容值的电容，所述权重电容的上极板通过所述第一开关装置连接所述第一参考电压，通过第二开关装置一半数量的所述权重电容的下极板连接第二参考电压、另一半数量的所述权重电容的下极板接地。
在其中一些实施例中，还包括：
比较器，正输入端与一半数量的所述采样电容和一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压，负输入端与另一半数量的所述采样电容和另一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压；
逐次逼近寄存器逻辑模块，与所述比较器的输出端连接；
同步输出寄存器，与所述逐次逼近寄存器逻辑模块连接。
在其中一些实施例中，所述采样电容包括第一采样电容CSP和第二采样电容SCN，CSP的下极板通过第一开关连接输入电压VIP，CSP的上极板通过第二开关连接所述第一参考电压，CSN的下极板通过第三开关连接输入电压VIN，CSN的上极板通过第四开关连接所述第一参考电压，CSP的下极板与CSN的下极板通过第五开关相连接，其中，所述第一开关装置为单刀单掷开关，包括：所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关。
在其中一些实施例中，所述第二开关装置为单刀双掷开关，每一个所述权重电容的下极板连接所述单刀双掷开关的输入端，所述单刀双掷开关的两个输出端分别连接所述第二参考电压和接地，一半数量的所述权重电容的上极板通过所述第二开关连接所述第一参考电压，另一半数量的所述权重电容的上极板通过所述第四开关连接所述第一参考电压。
在其中一些实施例中，在采样阶段，所述第一开关导通，CSP的下极板连接VIP；所述第三开关导通，CSN的下极板连接VIN；所述第二开关和第四开关导通，CSP的上极板连接所述第一参考电压，CSN的上极板连接所述第一参考电压，所述权重电容的上极板连接所述第一参考电压；一半数量的所述权重电容的下极板连接所述第二参考电压，另一半数量的所述权重电容的下极板接地；
在转换阶段，所述第二开关和所述第四开关断开，CSP的上极板、CSN的上极板、所述权重电容的上极板断开所述第一参考电压；所述第一开关和所述第三开关断开，所述第五开关导通，CSP的下极板和CSN的下极板连接，所述比较器进行第一次比较；所述逐次逼近寄存器逻辑模块根据所述比较器的比较结果生成9位控制信号，所述9位控制信号用于调节一半数量的最高位权重电容的下极板电压、另一半数量的权重电容的下极板电压保持不变；
重复所述转换阶段，直至最低有效位确定。
在其中一些实施例中，在所述采样阶段，所述比较器正输入端和负输入端的上极板电荷分别为：
其中，Qp为所述正输入端的上极板电荷，Qn为所述负输入端的上极板电荷，VCM为所述第一参考电压，VREF为所述第二参考电压，Cs为所述第一采样电容和所述第二采样电容的容值，Ct为所述权重电容的容值总和。
在其中一些实施例中，在第一个转换阶段，所述比较器正输入端的电压Vcn0和负输入端的电压Vcp0为：
所述第一个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差Vc0为：
其中，VX为CSP的下极板与CSN的下极板短接点的电压；
所述比较器进行第一次比较。
在其中一些实施例中，若所述比较器第一次比较的比较结果为0，则进入第二个转换阶段，所述负输入端的最高有效位电容下极板全部接地，所述正输入端的最高有效位电容下极板全接所述第二参考电压，所述第二个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc1为：
所述比较器进行第二次比较。
在其中一些实施例中，若所述比较器第二次比较的比较结果为1，则进入第三个转换阶段，所述负输入端的最高有效位减1位电容下极板全部接地，所述正输入端的最高有效位减1位电容下极板全接所述第二参考电压，所述第三个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc2为：
所述比较器进行第三次比较。
在其中一些实施例中，若Cs＝Ct＝29C，则：
本申请采用以上技术方案，与现有技术相比，本申请实施例提供的具有放大功能的逐次逼近寄存器型模数转换器，包括：电容型数模转换器，其中，所述电容型数模转换器采取裂电容开关方式，所述电容型数模转换器的电容阵列使用下极板采样，所述电容阵列包括：采样电容和权重电容，所述采样电容的上极板通过第一开关装置连接第一参考电压，所述采样电容的下极板通过所述第一开关装置连接输入电压，所述采样电容的下极板通过所述第一开关装置连接，每一位所述权重电容均分裂为两个相同容值的电容，所述权重电容的上极板通过所述第一开关装置连接所述第一参考电压，通过第二开关装置一半数量的所述权重电容的下极板连接第二参考电压、另一半数量的所述权重电容的下极板接地。本实施例采样电容独立于二进制权重电容阵列，相比传统开关切换的DAC结构，自举开关的数量减少了，节省了功耗和面积，进而解决了相关技术中ADC中的CDAC中采样开关占用面积较大的问题。
本申请的一个或多个实施例的细节在以下附图和描述中提出，以使本申请的其他特征、目的和优点更加简明易懂。
附图说明
此处所说明的附图用来提供对本申请的进一步理解，构成本申请的一部分，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1是根据相关技术的传统的DAC开关切换方式示意图；
图2是根据相关技术的Vcm-based的DAC开关切换方式示意图；
图3是根据相关技术的裂电容的开关切换方式示意图；
图4是根据本申请实施例的具有放大功能的逐次逼近寄存器型模数转换器的结构示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行描述和说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。基于本申请提供的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。
显而易见地，下面描述中的附图仅仅是本申请的一些示例或实施例，对于本领域的普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图将本申请应用于其他类似情景。此外，还可以理解的是，虽然这种开发过程中所作出的努力可能是复杂并且冗长的，然而对于与本申请公开的内容相关的本领域的普通技术人员而言，在本申请揭露的技术内容的基础上进行的一些设计，制造或者生产等变更只是常规的技术手段，不应当理解为本申请公开的内容不充分。
在本申请中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域普通技术人员显式地和隐式地理解的是，本申请所描述的实施例在不冲突的情况下，可以与其它实施例相结合。
除非另作定义，本申请所涉及的技术术语或者科学术语应当为本申请所属技术领域内具有一般技能的人士所理解的通常意义。本申请所涉及的“一”、“一个”、“一种”、“该”等类似词语并不表示数量限制，可表示单数或复数。本申请所涉及的术语“包括”、“包含”、“具有”以及它们任何变形，意图在于覆盖不排他的包含；例如包含了一系列步骤或模块(单元)的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可以还包括没有列出的步骤或单元，或可以还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。本申请所涉及的“连接”、“相连”、“耦接”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电气的连接，不管是直接的还是间接的。本申请所涉及的“多个”是指两个或两个以上。“和/或”描述关联对象的关联关系，表示可以存在三种关系，例如，“A和/或B”可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。本申请所涉及的术语“第一”、“第二”、“第三”等仅仅是区别类似的对象，不代表针对对象的特定排序。
本实施例中的技术术语解释如下：
(1)MOS：MOS是指金属—氧化物—半导体场效应晶体管,能把输入电压的变化转化为输出电流的变化，是集成电路中应用最广泛的器件。
(2)CMOS工艺：能够同时提供P型MOS管和N型MOS管的半导体工艺，是当今集成电路的主流工艺。
(3)SAR：逐次逼近寄存器。
(4)ADC：模数转换器，Analog-to-digital converter的缩写。将输入的模拟信号转换成在相应参考电平的数字输出编码，以完成信号采集和信号处理。
(5)CDAC：电容型数模转换器，Capacitance Digital-to-analog converter的缩写，通过比较电荷大小，实现数字信号向模拟信号的转换。
(6)PGA：可编程增益放大器，Programmable Gain Amplifier的缩写,通过程序调整多路转换开关接通的反馈电阻的数值，实现增益步进调节。
本实施例提供了一种具有放大功能的逐次逼近寄存器型模数转换器。该模数转换器是一种10位融合放大的SAR ADC。
图4是根据本申请实施例的具有放大功能的逐次逼近寄存器型模数转换器的结构示意图，如图4所示，所述模数转换器包括：电容型数模转换器CDAC，其中，所述CDAC采取裂电容开关方式，所述CDAC的电容阵列使用下极板采样，所述电容阵列包括：采样电容和权重电容，所述采样电容的上极板通过第一开关装置连接第一参考电压，所述采样电容的下极板通过所述第一开关装置连接输入电压，所述采样电容的下极板通过所述第一开关装置连接，每一位所述权重电容均分裂为两个相同容值的电容，所述权重电容的上极板通过所述第一开关装置连接所述第一参考电压，通过第二开关装置一半数量的所述权重电容的下极板连接第二参考电压、另一半数量的所述权重电容的下极板接地。
在其中一些实施例中，所述模数转换器还包括：
比较器，正输入端与一半数量的所述采样电容和一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压，负输入端与另一半数量的所述采样电容和另一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压；
逐次逼近寄存器逻辑模块(图4所示SAR逻辑)，与所述比较器的输出端连接；
同步输出寄存器，与所述逐次逼近寄存器逻辑模块连接。
在其中一些实施例中，所述采样电容包括第一采样电容CSP和第二采样电容SCN，CSP的下极板通过第一开关连接输入电压VIP，CSP的上极板通过第二开关连接所述第一参考电压，CSN的下极板通过第三开关连接输入电压VIN，CSN的上极板通过第四开关连接所述第一参考电压，CSP的下极板与CSN的下极板通过第五开关相连接，其中，所述第一开关装置为单刀单掷开关，包括：所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关。
在其中一些实施例中，所述第二开关装置为单刀双掷开关，每一个所述权重电容的下极板连接所述单刀双掷开关的输入端，所述单刀双掷开关的两个输出端分别连接所述第二参考电压和接地，一半数量的所述权重电容的上极板通过所述第二开关连接所述第一参考电压，另一半数量的所述权重电容的上极板通过所述第四开关连接所述第一参考电压。
在其中一些实施例中，正输入端和负输入端各有9个权重电容模块，每个权重电容模块中包括两个容值相同的电容。其中，采样电容独立于二进制权重电容阵列。
在其中一些实施例中，在采样阶段，所述第一开关导通，CSP的下极板连接VIP；所述第三开关导通，CSN的下极板连接VIN；所述第二开关和第四开关导通，CSP的上极板连接所述第一参考电压，CSN的上极板连接所述第一参考电压，所述权重电容的上极板连接所述第一参考电压；一半数量的所述权重电容的下极板连接所述第二参考电压，另一半数量的所述权重电容的下极板接地；
在转换阶段，所述第二开关和所述第四开关断开，CSP的上极板、CSN的上极板、所述权重电容的上极板断开所述第一参考电压；所述第一开关和所述第三开关断开，所述第五开关导通，CSP的下极板和CSN的下极板连接，所述比较器进行第一次比较；所述逐次逼近寄存器逻辑模块根据所述比较器的比较结果生成9位控制信号，所述9位控制信号用于调节一半数量的最高位权重电容的下极板电压(包括由第二参考电压变为接地或者由接地变为第二参考电压)、另一半数量的权重电容的下极板电压保持不变，完成逐次逼近过程。重复所述转换阶段，直至最低有效位LSB确定。
本实施例的逐次逼近过程如下：
在所述采样阶段，当上极板断开后，所述比较器正输入端和负输入端的上极板电荷分别为：
其中，Qp为所述正输入端的上极板电荷，Qn为所述负输入端的上极板电荷，VCM为所述第一参考电压，VREF为所述第二参考电压，Cs为所述第一采样电容和所述第二采样电容的容值，Ct为所述权重电容的容值总和。
在第一个转换阶段，正输入端和负输入端的采样电容下极板短接，所述比较器正输入端的电压Vcn0和负输入端的电压Vcp0为：
所述第一个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差Vc0为：
其中，VX为CSP的下极板与CSN的下极板短接点的电压；
所述比较器进行第一次比较，若所述比较器第一次比较的比较结果为0，即VIN<VIP，则进入第二个转换阶段，所述负输入端的最高有效位MSB电容下极板全部接地，所述正输入端的最高有效位电容MSB下极板全接所述第二参考电压，所述第二个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc1为：
所述比较器进行第二次比较，若所述比较器第二次比较的比较结果为1，即：
则进入第三个转换阶段，开始MSB-1位的电容开关切换，即所述负输入端的最高有效位减1位电容下极板全部接地，所述正输入端的最高有效位减1位电容下极板全接所述第二参考电压，所述第三个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc2为：
所述比较器进行第三次比较。重复上述过程直至LSB确定。
在其中一些实施例中，若Cs＝Ct＝29C，则：
在输入信号未达到满幅时，若通过选择合适的Cs值，则可以实现信号放大功能，最终使输出达到满幅。因为采样电容独立于二进制权重电容阵列，因此本发明的ADC同样可以完成逐次逼近。
本实施例提出一种可实现信号放大的ADC能够实现以下技术效果：
1.采样电容独立于二进制权重电容阵列，相比传统开关切换的DAC结构，自举开关的数量减少到5个，节省了功耗和面积；
2.转换时仅有一半的权重电容需要开关切换，降低了转换能量；
3.通过增加参考电压VCM以实现快速开关切换，且其只在采样时接上极板使用，因此对VCM的设计要求没有Vcm-based开关切换方法那么高；
4.根据系统整体增益要求，可通过调节采样电容的容值实现信号一定倍数的放大，无需使用PGA模块对增益值进行步进调节，更节省面积和功耗。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，包括：电容型数模转换器，其中，所述电容型数模转换器采取裂电容开关方式，所述电容型数模转换器的电容阵列使用下极板采样，所述电容阵列包括：采样电容和权重电容，所述采样电容的上极板通过第一开关装置连接第一参考电压，所述采样电容的下极板通过所述第一开关装置连接输入电压，所述采样电容的下极板通过所述第一开关装置连接，每一位所述权重电容均分裂为两个相同容值的电容，所述权重电容的上极板通过所述第一开关装置连接所述第一参考电压，通过第二开关装置一半数量的所述权重电容的下极板连接第二参考电压、另一半数量的所述权重电容的下极板接地。
2.根据权利要求1所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，还包括：
比较器，正输入端与一半数量的所述采样电容和一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压，负输入端与另一半数量的所述采样电容和另一半数量的所述权重电容的上极板连接、并通过所述第一开关装置连接所述第一参考电压；
逐次逼近寄存器逻辑模块，与所述比较器的输出端连接；
同步输出寄存器，与所述逐次逼近寄存器逻辑模块连接。
3.根据权利要求2所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，所述采样电容包括第一采样电容CSP和第二采样电容SCN，CSP的下极板通过第一开关连接输入电压VIP，CSP的上极板通过第二开关连接所述第一参考电压，CSN的下极板通过第三开关连接输入电压VIN，CSN的上极板通过第四开关连接所述第一参考电压，CSP的下极板与CSN的下极板通过第五开关相连接，其中，所述第一开关装置为单刀单掷开关，包括：所述第一开关、所述第二开关、所述第三开关、所述第四开关、所述第五开关。
4.根据权利要求3所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，所述第二开关装置为单刀双掷开关，每一个所述权重电容的下极板连接所述单刀双掷开关的输入端，所述单刀双掷开关的两个输出端分别连接所述第二参考电压和接地，一半数量的所述权重电容的上极板通过所述第二开关连接所述第一参考电压，另一半数量的所述权重电容的上极板通过所述第四开关连接所述第一参考电压。
5.根据权利要求4所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于：
在采样阶段，所述第一开关导通，CSP的下极板连接VIP；所述第三开关导通，CSN的下极板连接VIN；所述第二开关和第四开关导通，CSP的上极板连接所述第一参考电压，CSN的上极板连接所述第一参考电压，所述权重电容的上极板连接所述第一参考电压；一半数量的所述权重电容的下极板连接所述第二参考电压，另一半数量的所述权重电容的下极板接地；
在转换阶段，所述第二开关和所述第四开关断开，CSP的上极板、CSN的上极板、所述权重电容的上极板断开所述第一参考电压；所述第一开关和所述第三开关断开，所述第五开关导通，CSP的下极板和CSN的下极板连接，所述比较器进行第一次比较；所述逐次逼近寄存器逻辑模块根据所述比较器的比较结果生成9位控制信号，所述9位控制信号用于调节一半数量的最高位权重电容的下极板电压、另一半数量的权重电容的下极板电压保持不变；
重复所述转换阶段，直至最低有效位确定。
6.根据权利要求5所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，在所述采样阶段，所述比较器正输入端和负输入端的上极板电荷分别为：
其中，Qp为所述正输入端的上极板电荷，Qn为所述负输入端的上极板电荷，VCM为所述第一参考电压，VREF为所述第二参考电压，Cs为所述第一采样电容和所述第二采样电容的容值，Ct为所述权重电容的容值总和。
7.根据权利要求6所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于：
在第一个转换阶段，所述比较器正输入端的电压Vcn0和负输入端的电压Vcp0为：
所述第一个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差Vc0为：
其中，VX为CSP的下极板与CSN的下极板短接点的电压；
所述比较器进行第一次比较。
8.根据权利要求7所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，若所述比较器第一次比较的比较结果为0，则进入第二个转换阶段，所述负输入端的最高有效位电容下极板全部接地，所述正输入端的最高有效位电容下极板全接所述第二参考电压，所述第二个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc1为：
所述比较器进行第二次比较。
9.根据权利要求8所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，若所述比较器第二次比较的比较结果为1，则进入第三个转换阶段，所述负输入端的最高有效位减1位电容下极板全部接地，所述正输入端的最高有效位减1位电容下极板全接所述第二参考电压，所述第三个转换阶段的所述正输入端的电压与所述负输入端的电压之间的电压差ΔVc2为：
所述比较器进行第三次比较。
10.根据权利要求9所述的具有放大功能的逐次逼近寄存器型模数转换器，其特征在于，若Cs＝Ct＝29C，则：
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310795786.XA CN116722870A (zh) | 2023-06-30 | 2023-06-30 | 一种具有放大功能的逐次逼近寄存器型模数转换器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310795786.XA CN116722870A (zh) | 2023-06-30 | 2023-06-30 | 一种具有放大功能的逐次逼近寄存器型模数转换器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116722870A true CN116722870A (zh) | 2023-09-08 |
Family
ID=87873311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310795786.XA Pending CN116722870A (zh) | 2023-06-30 | 2023-06-30 | 一种具有放大功能的逐次逼近寄存器型模数转换器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116722870A (zh) |
-
2023
- 2023-06-30 CN CN202310795786.XA patent/CN116722870A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | A 0.92 mW 10-bit 50-MS/s SAR ADC in 0.13 μm CMOS process | |
| CN109039332B (zh) | 一种逐次逼近型模数转换器及其低功耗开关算法 | |
| US5710563A (en) | Pipeline analog to digital converter architecture with reduced mismatch error | |
| US8159382B2 (en) | Low power converter and shutdown SAR ADC architecture | |
| CN108574487B (zh) | 逐次逼近寄存器模数转换器 | |
| Cho et al. | A 9-bit 80 MS/s successive approximation register analog-to-digital converter with a capacitor reduction technique | |
| CN109639282B (zh) | 一种单端输入的低功耗同步寄存器型逐次逼近adc | |
| US9219489B2 (en) | Successive approximation register analog-to-digital converter | |
| US7796079B2 (en) | Charge redistribution successive approximation analog-to-digital converter and related operating method | |
| CN108306644B (zh) | 基于10位超低功耗逐次逼近型模数转换器前端电路 | |
| Chen et al. | a 9b 100Ms/s 1.46 mW SAR ADC in 65nm CMOS | |
| US7852254B1 (en) | 1-bit cell circuit used in a pipelined analog to digital converter | |
| WO2018053788A1 (zh) | 一种dac电容阵列、sar型模数转换器及降低功耗的方法 | |
| CN111446964B (zh) | 一种新型十四比特流水线-逐次逼近型模数转换器 | |
| CN111327324B (zh) | 一种适用于逐次逼近型模数转换器的电容阵列结构 | |
| KR20190071536A (ko) | 연속근사 레지스터 아날로그 디지털 변환기 및 그것의 동작 방법 | |
| US7969343B2 (en) | Successive approximation analog-digital converter circuit using capacitance array | |
| Hsieh et al. | A 0.3 V 10bit 7.3 fJ/conversion-step SAR ADC in 0.18 μm CMOS | |
| Deng et al. | A 12-bit 200KS/s SAR ADC with a mixed switching scheme and integer-based split capacitor array | |
| Huang et al. | A 10-bit 100 MS/s successive approximation register analog-to-digital converter design | |
| CN220190856U (zh) | 一种模数转换器 | |
| US10476513B1 (en) | SAR ADC with high linearity | |
| CN116722870A (zh) | 一种具有放大功能的逐次逼近寄存器型模数转换器 | |
| Xu et al. | A 10-bit 120MS/s SAR ADC using tri-switch sampling and VCM-stable switching scheme in 40-nm CMOS | |
| CN110198167B (zh) | 一种非对称的sar adc电容开关时序电路及方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |